JPS5897797A - Voltage-current conversion circuit - Google Patents
Voltage-current conversion circuitInfo
- Publication number
- JPS5897797A JPS5897797A JP56196137A JP19613781A JPS5897797A JP S5897797 A JPS5897797 A JP S5897797A JP 56196137 A JP56196137 A JP 56196137A JP 19613781 A JP19613781 A JP 19613781A JP S5897797 A JPS5897797 A JP S5897797A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- output
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 8
- 239000002131 composite material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 241000270708 Testudinidae Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、接地電位勢の基準レベルに対し正側と負側に
振れる電圧のパルスを入力信号として印加し、増幅器に
よシ出力される電流波形が基準レベルに対し対称な電流
波形となる出力を得る事電圧・電流変換回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention applies pulses of voltage swinging to the positive and negative sides with respect to a reference level of ground potential as an input signal, and the current waveform outputted by an amplifier This invention relates to a voltage/current conversion circuit that produces an output with a symmetrical current waveform.
第1図を用いて従来例について説明する。演算増幅器(
以下、オペアンプという)7の非反転入力端子+はバイ
アス抵抗5を介して接地電位100に接続されている。A conventional example will be explained using FIG. Operational amplifier (
A non-inverting input terminal + of an operational amplifier (hereinafter referred to as an operational amplifier) 7 is connected to a ground potential 100 via a bias resistor 5.
このオペアンプ7の反転入力端子−と信号入力端子12
の間にインピーダンス素子4を接続し、オペアンプ7の
反転入力端子−とインピーダンス素子4との接続点にさ
ら・に帰還用インピーダンス素子6を接続する。帰還用
インピーダンス素子6の他端はトランジスタ1.2のエ
ミ、りとトランジスタ3のコレクタとを共通接続した接
続点に接続し、さらにインピーダンス素子8を接続する
。インピーダンス素子8の他端は接地電位100に接続
する。トランジスタ2のコレクタは出力端子10に接続
し、ベースはオペアンプ7の出力端子とトランジスタ1
,2のベースに接続する。トランジスタ1は株型Pf’
JP )ランジスタのマルチコレクタ構造とし、第1の
コレクタはオペアンプ7の出力端とトランジスタ1,2
のベースとの接続点に接続する。第2のコレクタはトラ
ンジスタ3のベースに接続する。エミ、りは出力端子1
1に接続し、強入力時、出力端子10゜11における出
力電流は下式で表わされるため、■、。=(■。−VB
I2)/Rs ・・・・・・・・・・・・・・・・・
・ (1)I、、= (V0+Vag1) /R,・・
・・・・・・・・・・・・・・・・ (2)ここでl、
。:出力端子から流出される電流値、石:出力端子から
流入される電流値、v0オペアンプ7における出力のダ
イナミックレンジの電圧値、VBE2)ランジスタ2の
ペースエミ、り間の電圧、VBICI)ランジスタ1の
ベース・エミッタ間の電圧、几。インピーダンス素子8
の値
上記の出力電流の値が等しくなるように補正した電圧・
電流変換回路において、トランジスタ2Of7に対し、
トランジスタ1とトランジスタ3から構成される複合ト
ランジスタのfTはトランジスタ1が横型PNPトラン
ジスタであるため、はぼこのトランジスタ1で高域特性
が決定される。またトランジスタ1のf7は、第3図の
ように電流依存性があるため、微少入力信号に対しトラ
ンジスタ1とトランジスタ3から構成される複合トラン
ジスタのfTも下がり、この複合トランジスタの動作時
にオペアンプ7を含む全体の系が不安定になるという不
都合を生ずる。The inverting input terminal of this operational amplifier 7 and the signal input terminal 12
An impedance element 4 is connected between them, and a feedback impedance element 6 is further connected to the connection point between the inverting input terminal of the operational amplifier 7 and the impedance element 4. The other end of the feedback impedance element 6 is connected to a connection point where the emitters of the transistors 1.2 and the collector of the transistor 3 are commonly connected, and further connected to the impedance element 8. The other end of impedance element 8 is connected to ground potential 100. The collector of transistor 2 is connected to output terminal 10, and the base is connected to the output terminal of operational amplifier 7 and transistor 1.
, connect to the base of 2. Transistor 1 is stock type Pf'
JP) Multi-collector structure of transistors, the first collector is connected to the output terminal of operational amplifier 7 and transistors 1 and 2.
Connect to the connection point with the base. The second collector is connected to the base of transistor 3. Emi, Ri is output terminal 1
1 and the output current at the output terminal 10°11 is expressed by the following formula when there is a strong input, so ■. =(■.-VB
I2)/Rs・・・・・・・・・・・・・・・・・・
・ (1) I,, = (V0+Vag1) /R,...
・・・・・・・・・・・・・・・・・・ (2) Here l,
. : Current value flowing out from the output terminal, stone: Current value flowing in from the output terminal, voltage value of the dynamic range of the output in v0 operational amplifier 7, VBE2) Pace emitter of transistor 2, voltage across the gate, VBICI) Voltage of transistor 1 Base-emitter voltage, 几. Impedance element 8
The value of the voltage corrected so that the above output current values are equal.
In the current conversion circuit, for transistor 2Of7,
Since transistor 1 is a lateral PNP transistor, fT of the composite transistor composed of transistor 1 and transistor 3 is determined by the hollow transistor 1 in its high frequency characteristics. Furthermore, since f7 of transistor 1 has current dependence as shown in Fig. 3, fT of the composite transistor composed of transistor 1 and transistor 3 also decreases in response to a small input signal, and when this composite transistor operates, operational amplifier 7 is This results in the inconvenience that the entire system including this becomes unstable.
本発明は上記の欠点を改善し、微少入力信号に対しても
安定に動作する電圧・電流変換回路を提供することにあ
る。The object of the present invention is to improve the above-mentioned drawbacks and provide a voltage/current conversion circuit that operates stably even with very small input signals.
本発明によれば、増幅器の反転入力端子と信号源との間
に第1のインピーダンス素子を接続し、この第1のイン
ピーダンス素子と前記増幅器の反転入力端子の接続点に
第2のインピーダンス素子を接続し、この第2のインピ
ーダンス素子の他端は前記増幅器の出力をそれぞれベー
スに受ける互いに導電型の異なるMl、第2のトランジ
スタのそれぞれのエミ、りに接続し、前記第2のトラン
ジスタは第1および第2のコレクタを有するマルチコレ
クタ構造とし、$1のコレクタはこの第2のトランジス
タのベースに接続され、@2のコレクタは第1のトラン
ジスタと同一導電型の第3のトランジスタのベースに接
続し、第1.第2のトランジスタのエミ、りと亀、3の
トランジスタのコレクタを共通に接続し、この共通接続
点と接地電位間に第3のインピーダンス素子を接続し、
前記第2のトランジスタの第2のコレクタと前記第3の
トランジスタのベースとの共通接続点に定電流源を接続
し、前記第1のトランジスタのコレクタを第1の出力端
子とし、前記第3のトランジスタのエミ、りを第2の出
力端子としたことを特徴とする電圧・電流変換回路を得
る。According to the present invention, a first impedance element is connected between an inverting input terminal of an amplifier and a signal source, and a second impedance element is connected to a connection point between the first impedance element and the inverting input terminal of the amplifier. The other end of the second impedance element is connected to the respective emitters of second transistors having different conductivity types, each of which receives the output of the amplifier at its base. The collector of $1 is connected to the base of this second transistor, and the collector of @2 is connected to the base of a third transistor of the same conductivity type as the first transistor. Connect, 1st. The emitter of the second transistor, the tortoise, and the collector of the third transistor are commonly connected, and a third impedance element is connected between this common connection point and the ground potential,
A constant current source is connected to a common connection point between the second collector of the second transistor and the base of the third transistor, the collector of the first transistor is used as a first output terminal, and the third A voltage/current conversion circuit is obtained, characterized in that the emitters and iris of a transistor are used as second output terminals.
次に図面を参照して、本発明をより詳細に説明する。Next, the present invention will be explained in more detail with reference to the drawings.
第2図は本発明の一実施例を示したもので、第1図の従
来例と等しい部分に付いては同一の符号を付している。FIG. 2 shows an embodiment of the present invention, and the same parts as in the conventional example shown in FIG. 1 are given the same reference numerals.
第2区に於いて、トランジスタ3のベースに定電流回路
9を第2の電圧供給部102との間に接続する。すなわ
ち微少入力信号時において本トランジスタ1は定電流回
路9より引き込まれる電流値以下にならないため%’T
もある値以下にならず、トランジスタ1とトランジスタ
3からなる複合トランジスタの動作時にオペアンプ7を
含む全体の系の安定化が計れる。特に本発明では定電流
源9の電流値はマルチコレクタ・トランジスタの電流増
幅率のピークが100μにあるのでそれよりも少ない5
μA〜50μAの間の値を選ぶことが望ましい。In the second section, a constant current circuit 9 is connected between the base of the transistor 3 and the second voltage supply section 102 . In other words, when the input signal is small, this transistor 1 does not exceed the current value drawn from the constant current circuit 9, so %'T
does not fall below a certain value, and the entire system including the operational amplifier 7 can be stabilized when the composite transistor consisting of the transistor 1 and the transistor 3 is operated. In particular, in the present invention, the current value of the constant current source 9 is smaller than 5, since the peak of the current amplification factor of the multi-collector transistor is at 100μ.
It is desirable to choose a value between μA and 50 μA.
第3図は本発明の他の実施例を示したもので、第1.2
図と同一部分は同一の符号で示しである。Fig. 3 shows another embodiment of the present invention, and Fig. 1.2 shows another embodiment of the present invention.
The same parts as those in the figure are indicated by the same reference numerals.
インピーダンス素子4と6として抵抗18.21、コン
デンサー19.20の直・並列接続でフィルタを構成し
ており、インピーダンス素子5はバイアス用に挿入し、
たものである。抵抗24 、25 。A filter is constructed by connecting resistors 18.21 and capacitors 19.20 in series and parallel as impedance elements 4 and 6, and impedance element 5 is inserted for bias.
It is something that Resistance 24, 25.
26、コンデンサ27は位相補償用である。出力端子1
0に接続したトランジスタ1:11,15,14、抵抗
11,12’からなるカレントミラー回路は、出力端子
10に流れる電流の向きを変え、出力端子17に供鮒す
る回路である。入力端子12から入力される電圧の向き
によシ変換された電流が出力端子11.17のいずれか
に出力される電圧・電流変換回路を構成している。26, a capacitor 27 is for phase compensation. Output terminal 1
A current mirror circuit consisting of transistors 11, 15, 14 and resistors 11, 12' connected to the output terminal 10 is a circuit that changes the direction of the current flowing to the output terminal 10 and supplies it to the output terminal 17. A voltage/current conversion circuit is configured in which a current converted according to the direction of the voltage inputted from the input terminal 12 is outputted to either of the output terminals 11 and 17.
この電圧・電流変換回路は次のように動作する。This voltage/current conversion circuit operates as follows.
弱入力時、出力端子10.11に表われる電流工10
e工11は次式で表わされる。Current output 10 appearing on output terminal 10.11 during weak input
The e-work 11 is expressed by the following formula.
但しZ4:インピーダンス素子4を構成するインピーダ
ンス
z6:インピーダンス素子6を構成するインピーダンス
強入力時の工、。、工1、は次式で表わされる。However, Z4: Impedance forming the impedance element 4 Z6: Impedance forming the impedance element 6 during strong input. , step 1, is expressed by the following equation.
但しvo:オペアンプ7に於る出力のダイナミ。However, vo: Dynamics of output in operational amplifier 7.
り動作時の電圧
従って、出力端子10.11の電流値は、オペアンプ出
力のダイナミ、り動作時の電圧か上下増幅時等しい場合
、電圧電流変換を行うトランジスタ1,2の1個のVB
Eのみに依存する電圧を抵抗R,の値で除したもので決
定される。又、オペアンプ出力とトランジスタ1,2の
間に減衰器を挿入してもその関係は同様である。又、イ
ンピーダンス素子4,6に周波数特性を持たせる拳も可
能な為、入力信号に重畳される。ノイズ、ワウプル分を
除去出来るシステムに発展させる事が可能である。Therefore, the current value of the output terminal 10.11 is the dynamic value of the operational amplifier output, and if the voltage during operation is equal to the voltage during upper and lower amplification, then the current value of the output terminal 10.
It is determined by dividing the voltage that depends only on E by the value of resistance R. Further, even if an attenuator is inserted between the operational amplifier output and transistors 1 and 2, the relationship is the same. Furthermore, since it is also possible to make a fist in which the impedance elements 4 and 6 have frequency characteristics, they are superimposed on the input signal. It is possible to develop a system that can remove noise and wow-pull components.
第1図は従来例を示す回路図である。第2図は本発明の
一実施例を示す回路図である。第3図は一型PNPにお
けるfTの電流依存を示すグラフである。第4図は本発
明の他の笑施例を示す回路図である。
1.2,3,13,14.15・・・・・・トランジス
タ、7・・・・・・オペアン7% 4#5−6−8・・
・・・・インピーダンス素子、9・・・・・・定電流源
、11.12’。
21.22,23,24,25.26・・・・・・抵抗
、19.20,27・・・・・・コンデンサ、100・
・・・・・グランド、101・・・・・・正の電圧源、
102・・・・・・負の電圧源、12・・・・・・入力
端子、10,11.17・・・・・・出力端子。
第1@
第2図
1)i fケ /ρケ雪乏九
第3図FIG. 1 is a circuit diagram showing a conventional example. FIG. 2 is a circuit diagram showing one embodiment of the present invention. FIG. 3 is a graph showing the current dependence of fT in a type 1 PNP. FIG. 4 is a circuit diagram showing another embodiment of the present invention. 1.2, 3, 13, 14.15...Transistor, 7...Opean 7% 4#5-6-8...
...Impedance element, 9... Constant current source, 11.12'. 21.22, 23, 24, 25.26... Resistor, 19.20, 27... Capacitor, 100.
...Ground, 101...Positive voltage source,
102... Negative voltage source, 12... Input terminal, 10, 11.17... Output terminal. 1 @ Fig. 2 1) if ke / ρ ke Yukiho 9 Fig. 3
Claims (1)
信号が印加される増幅器と、該増幅器の出力をベースに
受ける第1の導電型の第1のトランジスタと第2の導電
型の、諮2のトランジスタと、該第2のトランジスタの
コレクタ出力をベースに受ける前記第1の導電型の第3
のトランジスタと、前記第1のトランジスタのエミッタ
と前記第2のトランジスタのエミ、りと前記第3のトラ
ンジスタのコレクタとを共通に接続する手段と、該共通
に接続する手段に得られる出力信号を前記増幅器に負帰
還する手段と、前記第2のトランジスタのコレクタと前
記第3のトランジスタのベースとの接続部に是電流を与
える手段とを有し、前記第1およびti&3のトランジ
スタの各コレクタから出力を得ることを特徴とする電圧
・電流変換回路。an amplifier having at least an inverting input terminal to which an input signal is applied; a first transistor of a first conductivity type whose base receives the output of the amplifier; and a transistor of a second conductivity type; and a third transistor of the first conductivity type whose base receives the collector output of the second transistor.
a transistor, means for commonly connecting the emitter of the first transistor, the emitter of the second transistor, and the collector of the third transistor, and an output signal obtained by the common connecting means. means for providing negative feedback to the amplifier; and means for applying current to a connection between the collector of the second transistor and the base of the third transistor; A voltage/current conversion circuit characterized by obtaining an output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196137A JPS5897797A (en) | 1981-12-04 | 1981-12-04 | Voltage-current conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196137A JPS5897797A (en) | 1981-12-04 | 1981-12-04 | Voltage-current conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897797A true JPS5897797A (en) | 1983-06-10 |
| JPH0243232B2 JPH0243232B2 (en) | 1990-09-27 |
Family
ID=16352843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196137A Granted JPS5897797A (en) | 1981-12-04 | 1981-12-04 | Voltage-current conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897797A (en) |
-
1981
- 1981-12-04 JP JP56196137A patent/JPS5897797A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0243232B2 (en) | 1990-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000774B1 (en) | Bridge amplifier | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0232585B2 (en) | ||
| US4283683A (en) | Audio bridge circuit | |
| JPS6378612A (en) | Level shifting circuit | |
| JPS60239108A (en) | Improved mutual conductance amplifier | |
| JP2695787B2 (en) | Voltage-current conversion circuit | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPH0225286B2 (en) | ||
| JPS6336745Y2 (en) | ||
| JPS61295701A (en) | Differential amplifier circuit type detector | |
| JP2725290B2 (en) | Power amplifier circuit | |
| JPH0243232B2 (en) | ||
| JP3123581B2 (en) | High-speed composite inverting amplifier | |
| JPS5914817Y2 (en) | Stabilized power supply circuit | |
| JPH01268302A (en) | Amplifier circuit | |
| JP2717539B2 (en) | Power circuit | |
| JP2926591B2 (en) | Differential transistor circuit | |
| JPS6115619Y2 (en) | ||
| JPH0449701Y2 (en) | ||
| JPS5928285B2 (en) | phase inversion circuit | |
| JP3671519B2 (en) | Current supply circuit | |
| JP2653437B2 (en) | Voltage / current conversion circuit | |
| JPS6228884B2 (en) | ||
| JPS6252489B2 (en) |