JPS5897797A - 電圧・電流変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、接地電位勢の基準レベルに対し正側と負側に
振れる電圧のパルスを入力信号として印加し、増幅器に
よシ出力される電流波形が基準レベルに対し対称な電流
波形となる出力を得る事電圧・電流変換回路に関する。

第１図を用いて従来例について説明する。演算増幅器（
以下、オペアンプという）７の非反転入力端子＋はバイ
アス抵抗５を介して接地電位１００に接続されている。

このオペアンプ７の反転入力端子−と信号入力端子１２
の間にインピーダンス素子４を接続し、オペアンプ７の
反転入力端子−とインピーダンス素子４との接続点にさ
ら・に帰還用インピーダンス素子６を接続する。帰還用
インピーダンス素子６の他端はトランジスタ１．２のエ
ミ、りとトランジスタ３のコレクタとを共通接続した接
続点に接続し、さらにインピーダンス素子８を接続する
。インピーダンス素子８の他端は接地電位１００に接続
する。トランジスタ２のコレクタは出力端子１０に接続
し、ベースはオペアンプ７の出力端子とトランジスタ１
，２のベースに接続する。トランジスタ１は株型Ｐｆ’
ＪＰ　）ランジスタのマルチコレクタ構造とし、第１の
コレクタはオペアンプ７の出力端とトランジスタ１，２
のベースとの接続点に接続する。第２のコレクタはトラ
ンジスタ３のベースに接続する。エミ、りは出力端子１
１に接続し、強入力時、出力端子１０゜１１における出
力電流は下式で表わされるため、■、。＝（■。−ＶＢ
Ｉ２）／Ｒｓ　　・・・・・・・・・・・・・・・・・
・　（１）Ｉ、、＝　（Ｖ０＋Ｖａｇ１）　／Ｒ，・・
・・・・・・・・・・・・・・・・　（２）ここでｌ、
。：出力端子から流出される電流値、石：出力端子から
流入される電流値、ｖ０オペアンプ７における出力のダ
イナミックレンジの電圧値、ＶＢＥ２）ランジスタ２の
ペースエミ、り間の電圧、ＶＢＩＣＩ）ランジスタ１の
ベース・エミッタ間の電圧、几。インピーダンス素子８
の値 上記の出力電流の値が等しくなるように補正した電圧・
電流変換回路において、トランジスタ２Ｏｆ７に対し、
トランジスタ１とトランジスタ３から構成される複合ト
ランジスタのｆＴはトランジスタ１が横型ＰＮＰトラン
ジスタであるため、はぼこのトランジスタ１で高域特性
が決定される。またトランジスタ１のｆ７は、第３図の
ように電流依存性があるため、微少入力信号に対しトラ
ンジスタ１とトランジスタ３から構成される複合トラン
ジスタのｆＴも下がり、この複合トランジスタの動作時
にオペアンプ７を含む全体の系が不安定になるという不
都合を生ずる。

本発明は上記の欠点を改善し、微少入力信号に対しても
安定に動作する電圧・電流変換回路を提供することにあ
る。

本発明によれば、増幅器の反転入力端子と信号源との間
に第１のインピーダンス素子を接続し、この第１のイン
ピーダンス素子と前記増幅器の反転入力端子の接続点に
第２のインピーダンス素子を接続し、この第２のインピ
ーダンス素子の他端は前記増幅器の出力をそれぞれベー
スに受ける互いに導電型の異なるＭｌ、第２のトランジ
スタのそれぞれのエミ、りに接続し、前記第２のトラン
ジスタは第１および第２のコレクタを有するマルチコレ
クタ構造とし、＄１のコレクタはこの第２のトランジス
タのベースに接続され、＠２のコレクタは第１のトラン
ジスタと同一導電型の第３のトランジスタのベースに接
続し、第１．第２のトランジスタのエミ、りと亀、３の
トランジスタのコレクタを共通に接続し、この共通接続
点と接地電位間に第３のインピーダンス素子を接続し、
前記第２のトランジスタの第２のコレクタと前記第３の
トランジスタのベースとの共通接続点に定電流源を接続
し、前記第１のトランジスタのコレクタを第１の出力端
子とし、前記第３のトランジスタのエミ、りを第２の出
力端子としたことを特徴とする電圧・電流変換回路を得
る。

次に図面を参照して、本発明をより詳細に説明する。

第２図は本発明の一実施例を示したもので、第１図の従
来例と等しい部分に付いては同一の符号を付している。

第２区に於いて、トランジスタ３のベースに定電流回路
９を第２の電圧供給部１０２との間に接続する。すなわ
ち微少入力信号時において本トランジスタ１は定電流回
路９より引き込まれる電流値以下にならないため％’Ｔ
もある値以下にならず、トランジスタ１とトランジスタ
３からなる複合トランジスタの動作時にオペアンプ７を
含む全体の系の安定化が計れる。特に本発明では定電流
源９の電流値はマルチコレクタ・トランジスタの電流増
幅率のピークが１００μにあるのでそれよりも少ない５
μＡ〜５０μＡの間の値を選ぶことが望ましい。

第３図は本発明の他の実施例を示したもので、第１．２
図と同一部分は同一の符号で示しである。

インピーダンス素子４と６として抵抗１８．２１、コン
デンサー１９．２０の直・並列接続でフィルタを構成し
ており、インピーダンス素子５はバイアス用に挿入し、
たものである。抵抗２４　、２５　。

２６、コンデンサ２７は位相補償用である。出力端子１
０に接続したトランジスタ１：１１，１５，１４、抵抗
１１，１２’からなるカレントミラー回路は、出力端子
１０に流れる電流の向きを変え、出力端子１７に供鮒す
る回路である。入力端子１２から入力される電圧の向き
によシ変換された電流が出力端子１１．１７のいずれか
に出力される電圧・電流変換回路を構成している。

この電圧・電流変換回路は次のように動作する。

弱入力時、出力端子１０．１１に表われる電流工１０　
ｅ工１１は次式で表わされる。

但しＺ４：インピーダンス素子４を構成するインピーダ
ンス ｚ６：インピーダンス素子６を構成するインピーダンス 強入力時の工、。、工１、は次式で表わされる。

但しｖｏ：オペアンプ７に於る出力のダイナミ。

り動作時の電圧 従って、出力端子１０．１１の電流値は、オペアンプ出
力のダイナミ、り動作時の電圧か上下増幅時等しい場合
、電圧電流変換を行うトランジスタ１，２の１個のＶＢ
Ｅのみに依存する電圧を抵抗Ｒ，の値で除したもので決
定される。又、オペアンプ出力とトランジスタ１，２の
間に減衰器を挿入してもその関係は同様である。又、イ
ンピーダンス素子４，６に周波数特性を持たせる拳も可
能な為、入力信号に重畳される。ノイズ、ワウプル分を
除去出来るシステムに発展させる事が可能である。

【図面の簡単な説明】

第１図は従来例を示す回路図である。第２図は本発明の
一実施例を示す回路図である。第３図は一型ＰＮＰにお
けるｆＴの電流依存を示すグラフである。第４図は本発
明の他の笑施例を示す回路図である。 １．２，３，１３，１４．１５・・・・・・トランジス
タ、７・・・・・・オペアン７％　４＃５−６−８・・
・・・・インピーダンス素子、９・・・・・・定電流源
、１１．１２’。 ２１．２２，２３，２４，２５．２６・・・・・・抵抗
、１９．２０，２７・・・・・・コンデンサ、１００・
・・・・・グランド、１０１・・・・・・正の電圧源、
１０２・・・・・・負の電圧源、１２・・・・・・入力
端子、１０，１１．１７・・・・・・出力端子。 第１＠ 第２図 １）ｉ　　　　　　ｆケ　　　　　　／ρケ雪乏九 第３図

Claims (1)

【特許請求の範囲】
1. 少なくとも反転入力端子を有し、該反転入力端子に入力
   信号が印加される増幅器と、該増幅器の出力をベースに
   受ける第１の導電型の第１のトランジスタと第２の導電
   型の、諮２のトランジスタと、該第２のトランジスタの
   コレクタ出力をベースに受ける前記第１の導電型の第３
   のトランジスタと、前記第１のトランジスタのエミッタ
   と前記第２のトランジスタのエミ、りと前記第３のトラ
   ンジスタのコレクタとを共通に接続する手段と、該共通
   に接続する手段に得られる出力信号を前記増幅器に負帰
   還する手段と、前記第２のトランジスタのコレクタと前
   記第３のトランジスタのベースとの接続部に是電流を与
   える手段とを有し、前記第１およびｔｉ＆３のトランジ
   スタの各コレクタから出力を得ることを特徴とする電圧
   ・電流変換回路。