JPS5897960A - Scanner - Google Patents

Scanner

Info

Publication number
JPS5897960A
JPS5897960A JP56196497A JP19649781A JPS5897960A JP S5897960 A JPS5897960 A JP S5897960A JP 56196497 A JP56196497 A JP 56196497A JP 19649781 A JP19649781 A JP 19649781A JP S5897960 A JPS5897960 A JP S5897960A
Authority
JP
Japan
Prior art keywords
signal
start pulse
scan
polygon mirror
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56196497A
Other languages
Japanese (ja)
Other versions
JPS6329871B2 (en
Inventor
Einosuke Itou
伊藤 頴之輔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56196497A priority Critical patent/JPS5897960A/en
Publication of JPS5897960A publication Critical patent/JPS5897960A/en
Publication of JPS6329871B2 publication Critical patent/JPS6329871B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/113Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors
    • H04N1/1135Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors for the main-scan only

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

PURPOSE:To eliminate jitter due to an angle error of a rotary polygon mirror, by starting storing a readout signal in response to the scan starting pulse of each surface of the rotary polygon mirror, and then start reading the stored signal in response to the scan starting pulse of a following surface. CONSTITUTION:Light emitted from a scanning light source 2 is made incident to a rotary polygon mirror 1 to make a scan on an original 12. Reflected light from the original 12 is made incident to a photoelectric converting element 31, whose output is inputted as a picture signal to a delay circuit 6. A photosensor 41 is provided at the end part where the scan on the original 12 is started, and generates an output pulse when the reflected light from the rotary polygon mirror 1 is made incident. The output pulse is generated when the scan on the polygon mirror is started. The picture signal obtained by the scanning is written in the line memory of the delay circuit 6 and read when a scan starting pulse corresponding to a following surface is inputted. Then, an angle error of the polygon mirror is eliminated to improve the picture quality.

Description

【発明の詳細な説明】 本発明は走査装置、特に回転多面鏡によって走査光を偏
向する高速度かつ高精度の画像入力装置における走査装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a scanning device, and particularly to a scanning device in a high-speed and high-precision image input device that deflects scanning light using a rotating polygon mirror.

従来の走査装置は、複数の平面鏡が回転軸の周囲に隣接
して配置された回転多面鏡に走査光源からの光を入射し
、該回転多面鏡を尋速回転させることによって前記走査
光源からの光を偏向させて原稿面を走査し、該原稿面か
らの反射光を光電変換して書画信号を得ている。
In a conventional scanning device, light from a scanning light source is incident on a rotating polygon mirror in which a plurality of plane mirrors are arranged adjacent to each other around a rotation axis, and the light from the scanning light source is transmitted by rotating the rotating polygon mirror at a rapid speed. The document surface is scanned by deflecting light, and the reflected light from the document surface is photoelectrically converted to obtain a calligraphy signal.

一方、前記原稿面の走査開始位置の前に設けられた走査
開始パルス発生部に前記回転多面鏡の各面に対応して偏
向され友前記光を入射して前記回転多面鏡の前記各面の
走査開始時期に応動して走該所定の時間ごとに繰返すデ
ータ開始パルスを発生させて、前記各面に対応して得ら
れた前記書画信号の前にそれぞれの面に対応する前記デ
ータ開始パルスを挿入してデータ出力信号を得ている。
On the other hand, a scanning start pulse generator provided in front of the scanning start position of the document surface receives the light beams deflected corresponding to each surface of the rotating polygon mirror, so that the light beams are deflected corresponding to the respective surfaces of the rotating polygon mirror. generating a data start pulse that is repeated at every predetermined scanning time in response to a scanning start time, and generating the data start pulse corresponding to each surface before the document image signal obtained corresponding to each surface; It is inserted to obtain a data output signal.

このような従来の走査装置においては、前記回転多面鏡
の面ごとに分割角度誤差がある場合は、データ開始パル
スの立上υ時間と各面に対応する書画信号の開始時間と
の時間間隔は面ごとの分割角度誤差に比例して変化する
ことになり、この時間差が走査装置におけるジ、りにな
ってい念。
In such a conventional scanning device, if there is a division angle error for each surface of the rotating polygon mirror, the time interval between the rise time υ of the data start pulse and the start time of the document signal corresponding to each surface is This will change in proportion to the division angle error for each surface, and this time difference will cause a jitter in the scanning device.

しかも、回転多面鏡の分割角度誤差を数秒以下の高精度
に仕上げることは、その加工技術から極めて困難である
Furthermore, it is extremely difficult to achieve a high degree of precision in dividing angle errors of a rotating polygon mirror within a few seconds due to the processing technology involved.

す々わち、従来の走査装置は各面の分割角度誤差に対応
して、各面に対応するデータ開始パルスの立上シから走
査開始時期までの時間に変動を生じジッタを発生する欠
点があり九。
In other words, conventional scanning devices have the drawback that the time from the rise of the data start pulse corresponding to each surface to the scanning start time fluctuates in response to the division angle error of each surface, resulting in jitter. Yes, nine.

本発明の目的は上記の欠点を除去し、データ開始パルス
の立上)と各面に対応する走査開始時期までの時間的変
動を抑圧しジッタの発生を無視できるようにすることに
よって画質を向上することのできる走査装置tt−提供
することにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks and improve image quality by suppressing temporal fluctuations between the rise of the data start pulse and the scan start time corresponding to each surface, making it possible to ignore the occurrence of jitter. An object of the present invention is to provide a scanning device tt which is capable of scanning.

本発明の走査装置は、複数の平面鏡が回転軸の周囲に隣
接して配置された回転多面鏡と、該回転多面鏡に入射し
て該回転多面鏡の回転によって偏向されて原稿面を走査
する走査光源と、該原稿面からの反射元金光電変換して
書画信号を出力する光電変換回路と、前記原稿面の走査
開始位置の前に設けられ前記回転多面鏡の各面の走査開
始時期に応動して走査開始パルスを発生する走査開始パ
ルス発生部と、該走査開始パルスのいずれか−うの発生
後の所定の時間経過後から発生し以後該所定の時間ごと
に繰返されるデータ開始パルスを発生するデータ開始パ
ルス発生回路と、前記各面に対応して発生する前記書画
信号を前記各面に対応する走査開始パルスで記憶開始し
かつ記憶された前記書画信号を前記各面の次の面に対応
する前記データ開始パルスで読み出し開始して修正書画
信号を出力する遅延回路とを含んで7構成される。
The scanning device of the present invention includes a rotating polygon mirror in which a plurality of plane mirrors are arranged adjacent to each other around a rotation axis, and a scanning device that scans a document surface by being incident on the rotating polygon mirror and deflected by the rotation of the rotating polygon mirror. a scanning light source, a photoelectric conversion circuit for photoelectrically converting the reflected source from the document surface and outputting a calligraphic signal; a scan start pulse generating section that generates a scan start pulse in response; and a data start pulse that is generated after a predetermined time elapses after the generation of one of the scan start pulses and is repeated at the predetermined time intervals thereafter. A data start pulse generation circuit that generates a data start pulse, starts storing the calligraphy signal generated corresponding to each side with a scan start pulse corresponding to each side, and transfers the stored calligraphy signal to the next side of each side. and a delay circuit for starting reading at the data start pulse corresponding to the data start pulse and outputting a corrected document image signal.

次に、本発明の実施例について図面を参照して詳細に説
明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

第1図に示す走査装flii、 6面の平面鏡Ml、〜
A scanning device flii shown in FIG. 1, a six-sided plane mirror Ml, ~
.

M6t−もつ回転多面鏡1と、走査光源2と、光電変換
素子31および光電流増幅器32を備える光電変換回路
3と、光センサ41、スリット42および時間幅設定回
路43を備える走査開始ノ(ルス発生部4と、データ開
始パルス発生回路5と、遅延回路6とを含んで構成され
る。
A rotating polygon mirror 1 with M6t, a scanning light source 2, a photoelectric conversion circuit 3 including a photoelectric conversion element 31 and a photocurrent amplifier 32, a scanning start node including an optical sensor 41, a slit 42, and a time width setting circuit 43. It is configured to include a generating section 4, a data start pulse generating circuit 5, and a delay circuit 6.

以下に、第1図に示す走査装置の動作を第2図〜第5図
を参照して詳細に説明する。82図は第1図に示す実施
例における動作を説明するための波形図、第3図は第1
図に示す実施例におけるA部の拡大図、第4図は第1図
に示す実施例におけるデータ開始パルス発生回路の詳細
ブロック図、第5図は第1図に示す実施例における遅延
回路の詳細プロ、り図である。
Below, the operation of the scanning device shown in FIG. 1 will be explained in detail with reference to FIGS. 2 to 5. 82 is a waveform diagram for explaining the operation in the embodiment shown in FIG. 1, and FIG.
4 is a detailed block diagram of the data start pulse generation circuit in the embodiment shown in FIG. 1, and FIG. 5 is a detailed block diagram of the delay circuit in the embodiment shown in FIG. 1. This is a professional drawing.

回転多面鏡IFi同期クロック発生回路7から出力され
る同期クロ、り$1によって回転制御されモータ電源8
から駆動電力を供給される同期電動810に回転軸が連
結されており、第1の周期Tlで反時計回シに同期回転
する。
The rotation of the rotating polygon mirror IFi is controlled by the synchronous clock output from the synchronous clock generation circuit 7, and the motor power supply 8
A rotating shaft is connected to a synchronous electric motor 810 that is supplied with driving power from the synchronous motor 810, and synchronously rotates counterclockwise at a first period Tl.

走査光源2から発せられ集束された光は、6面の平面鏡
Mt、−7M6が回転軸の周囲に隣接して配置された構
造の回転多面鏡1に入射され、回転多面鏡lの回転によ
シ偏向され、平面鏡からの反射光はFQレンズ11を経
て原稿12の走査面上を走査する。原稿12からの反射
光は、光電変換回路3の光電変換素子31に入射され、
原稿12の濃淡に応じた電気信号に変換され光電流増幅
器32で増幅されて書画信号aが出力される。また、原
稿12は送りローラ13,13’に挾持されて矢印F方
向に繰出され副走査が行われる。
The focused light emitted from the scanning light source 2 is incident on the rotating polygon mirror 1, which has a structure in which six plane mirrors Mt and -7M6 are arranged adjacent to each other around the rotation axis, and is reflected by the rotation of the rotating polygon mirror l. The reflected light from the plane mirror passes through the FQ lens 11 and scans the scanning surface of the original 12. The reflected light from the original 12 is incident on the photoelectric conversion element 31 of the photoelectric conversion circuit 3,
The signal is converted into an electrical signal corresponding to the density of the original 12, amplified by the photocurrent amplifier 32, and a calligraphy signal a is output. Further, the original 12 is held between feed rollers 13 and 13' and fed out in the direction of arrow F, and sub-scanning is performed.

一方、走査開始パルス発生部4の光センサ41とスリッ
ト42とは原稿の走査開始位置の前に設けられ、第3図
に示すように、回転多面鏡1の各面から反射される反射
光りがスリット42の細隙を通過し友とき、光セ/す4
1から@2図に示す走査開始位tパルスxfi=発生す
る。ここで、走査開始位置パルスXの各面に対する走査
開始位置パル、X X 1./−、X IBはそれぞれ
平面鏡M 1.〜.M 6の走査開始位置に対応してい
る。
On the other hand, the optical sensor 41 and the slit 42 of the scan start pulse generator 4 are provided in front of the scan start position of the document, and as shown in FIG. When passing through the slit 42, the light source 4
1 to @2 The scanning start position t pulse xfi=generated as shown in FIG. Here, the scan start position pulse for each surface of the scan start position pulse X, X X 1. /-, X IB are plane mirrors M1. ~. This corresponds to the scanning start position of M6.

走査開始位置パルスXは時間幅設定回路43に供給され
、パルス時間幅Pをもつ走査開始パルスbが出力される
。パルス時間幅Pはクロック$2の周期の整数倍で、後
述する第2の周期Tzの1%以下の値に設定される。但
し、クロック$2は同期クロック発生回路7で発生し最
大画信号周波数の少くとも2倍の値に設定する。
The scan start position pulse X is supplied to a time width setting circuit 43, and a scan start pulse b having a pulse time width P is output. The pulse time width P is an integral multiple of the period of the clock $2, and is set to a value of 1% or less of a second period Tz, which will be described later. However, the clock $2 is generated by the synchronous clock generation circuit 7 and is set to a value at least twice the maximum image signal frequency.

次に、第4図に示すように、データ開始パルス発生回路
5はフリセットスイッチ851と、カウンタに51と、
プリップフロップF51.F52゜F1aと、論理積回
路54と、位相反転回路55と、時間幅設定回路56と
を備えて督シ、走査開始パルスbの供給によってデータ
開始パルスcf所足の時期に発生させる。
Next, as shown in FIG. 4, the data start pulse generation circuit 5 has a preset switch 851, a counter 51,
Plip-flop F51. F52.degree.

フリ、プフロ、プF51のデータ人力りには端子Bから
+5vが印加されておシ、走査開始パルスbの平面鏡M
1に対応−A査開始パルスb1がフリップフロ、プF5
1のクロ、り端子CKに供給されると、フリップフロ、
プF51の出力端子Qが「ハイ」になシ、フリップフロ
ップF52のデータ入77Dが「ハイ」に々る。フリッ
プフロップF52のクロック端子CKにはクロックS2
が供給されているので、フリ、プフロップF52はデー
タ人力りが「ハイ」になった次のクロックs2の立上り
でセットされ出力端子Qが「ハイ」になυ、論理積回路
54の一方の入力が「ハイ」になる、7リツプフロツプ
F53のデータ入力りは「ロー」であシ、従ってフリ、
プフロップF53の出力端子Qtfirハイ」であるか
ら、論理積回路54の別の入力も「ハイ」であるため、
論理積がとられ論理積回路54の出力が「ハイ」になシ
、カウンタに51のロード端子LDが「ハイ」になる。
+5V is applied from terminal B to the data of F51, F51, and plane mirror M of scan start pulse B.
Corresponds to 1 - A scan start pulse b1 is flip-flop, pu F5
When the black terminal of 1 is supplied to the terminal CK, the flip-flop
The output terminal Q of the flip-flop F51 is not "high", and the data input 77D of the flip-flop F52 is "high". The clock S2 is connected to the clock terminal CK of the flip-flop F52.
is being supplied, the flip-flop F52 is set at the rising edge of the next clock s2 when the data output becomes "high", and the output terminal Q becomes "high", and one input of the AND circuit 54 becomes "high", and the data input of the 7-lip flop F53 is "low", so it is free.
Since the output terminal Qtfir of the flop F53 is "high," another input of the AND circuit 54 is also "high."
The logical product is taken, the output of the logical product circuit 54 becomes "high", and the load terminal LD of the counter 51 becomes "high".

カウンタに51は前述した第1の周期Tl′?:回転多
面鏡1の面数6で割っ危篤2の周期T2とクロックsZ
の周期どの商Nから11”を減イ1N−t”t−プリセ
ットスイッチ851で予めセツ、トシてあり、ロード端
子LDが「ハイ」になるとクロック52t−計数開始す
る。
51 on the counter is the aforementioned first period Tl'? : Divide by the number of faces of rotating polygon mirror 1, 6. Period T2 of critical condition 2 and clock sZ
11'' is subtracted from the quotient N of the period 1N-t''. It is set in advance by the preset switch 851, and when the load terminal LD becomes "high", the clock 52t-counting starts.

力t7fiK5 th”N−1’個のりa、りmlを計
数すると出力端子COから平面@M2に対応する位相パ
ルスC2’t−出力する。フリップフロ、プF53(’
)りC’yり端子CKVCu/a、I*2を位相反転回
路55で位相反転したクロックが供給されてお)、位相
パルスC2′が供給されてデータ入力りが「ハイ」にな
った後に立上るクロックでフリップフロ、プF53がセ
ットされる。従って、フリ、ブフロ、プF53の出力端
子Qが「ロー」になシ論理積回路54の一方の入力が「
ロー」になるため、論理積回路54の出力は「ロー」に
なり、カウンタに51が初期値に設定される。
When the force t7fiK5 th"N-1' glue a and glue ml are counted, the phase pulse C2't- corresponding to the plane @M2 is output from the output terminal CO.
), a clock whose phase is inverted by the phase inversion circuit 55 is supplied to the terminals CKVCu/a and I*2), and after the phase pulse C2' is supplied and the data input becomes "high". The flip-flop F53 is set by the rising clock. Therefore, when the output terminal Q of F53 becomes "low", one input of the AND circuit 54 becomes "low".
Therefore, the output of the AND circuit 54 becomes "low", and 51 is set to the initial value of the counter.

それ故、カウンタに51の出力端子COが「ロー」にな
ルフリ、プフロップF53のデータ人力りが「ロー」に
出力端子Qが「ノ・イ」になる几め、論理積回路54の
すべての入力が「ノーイ」になシカクンタに51がクロ
ックIzの計数を再開する。
Therefore, the output terminal CO of the counter 51 becomes "low", the data output of the flop F53 becomes "low" and the output terminal Q becomes "no", and all of the AND circuits 54 When the input is "Noi", the clock 51 restarts the counting of the clock Iz.

このように、カウンタに51が1N−1”個のクロ、り
I2を計数するごとにカウンタに51から位相パルスが
発生し、走査が終了するまでこの動作が繰返される。従
って、各面に対応する位相パルスc 2 /→c 3 
/〜C6’→cl’の順に、りばツク82の@ N 1
1個に相当する第2の周期T2をもりて順次出力される
位相パルスC′が得られる。なお、カウンタに51のプ
リセット値t−@N−1”に設定するのはフリップフロ
ップF52゜F1aでクロ、り1個分の遅延が生ずるの
を補償するためである。
In this way, each time the counter 51 counts 1N-1'' blacks, a phase pulse is generated from the counter 51, and this operation is repeated until the scanning is completed. The phase pulse c 2 /→c 3
/ ~ C6' → cl' in order, @ N 1 of the terminal 82
Phase pulses C' are obtained which are sequentially output with a second period T2 corresponding to one phase pulse. The preset value t-@N-1'' of 51 is set in the counter in order to compensate for the delay caused by one black and one black in the flip-flop F52°F1a.

位相パルスC′は時間幅設定回路56に供給され、パル
ス時間゛幅P′をもつデータ開始ノ(ルメCが出力され
る。パルス時間幅P′はクロックS2の周期の整数倍で
第2の周期T、01%以下の値に設定される。
The phase pulse C' is supplied to a time width setting circuit 56, which outputs a data start signal C having a pulse time width P'.The pulse time width P' is an integral multiple of the period of the clock S2 and The period T is set to a value of 01% or less.

ここで、第2図に示すように、各面に対応する走査開始
パルスb 2.、l) 6と走査開始ノ(ルスblを基
準として得ちれたデータ開始パルスC2,〜、c6との
それぞれの立上シの時間差の時間t2.〜.teがそれ
ぞれの面の分割角度誤差に起因して生じtものである。
Here, as shown in FIG. 2, a scan start pulse b2 corresponding to each surface is applied. , l) 6 and the data start pulses C2, . This is something that occurs due to.

次に、第5図に示すように、遅延回路6は書込みカウン
タW61と、書込みアドレス切替回路W62と%読出し
カウンタR61と、読出しアドレス切替回路R62と、
2個のラインメモリM 61. MB2と、アナログデ
ジタル変換回路63と、デジタルアナログ変換回路64
とを備えている。
Next, as shown in FIG. 5, the delay circuit 6 includes a write counter W61, a write address switching circuit W62, a % read counter R61, a read address switching circuit R62,
2 line memories M 61. MB2, analog-to-digital conversion circuit 63, and digital-to-analog conversion circuit 64
It is equipped with

アナログデジタル変換回路63は供給される書画信号a
t−クロックS3でサンプリング後デジタル信号に変換
する。クロックI3は回期クロック発生回路7で発生さ
れ、 ”n−s!=s3 (但し、n〉1 の整数)″
に設定される。
The analog-to-digital conversion circuit 63 receives the supplied drawing signal a.
After sampling at t-clock S3, it is converted into a digital signal. The clock I3 is generated by the periodic clock generation circuit 7, and "n-s!=s3 (where n>1 is an integer)"
is set to

書込みカウンタW61は供給される走査開始パルスbK
含まれる平面鏡M1に対応する走査開始パルスblの立
下シ時に起動し、クロックS3でラインメモリM61に
平面鏡M1に対応する書画信号a1のデジタル出力信号
を記憶させ、書込みカウンタW61fl書画信号a1の
書き込み終了によって初期値に設定される。次に、平面
鏡M2に対応する走査開始パルスb2が供給されると、
書込みアドレス切替回路W62がラインメモリM62を
書き込み指定し書込みカウンタW61が走査開始パルス
b2の立下り時に起動し、平面@!M2に対応する書画
信号a2のデジタル信号をラインメモIJM62に記憶
させ、書画信号a2のデジタル信号の書き込み完了によ
って書込みカウンタW61が初期値に設定される。
The write counter W61 receives the supplied scanning start pulse bK.
It is activated at the falling edge of the scan start pulse bl corresponding to the included plane mirror M1, stores the digital output signal of the drawing signal a1 corresponding to the plane mirror M1 in the line memory M61 at clock S3, and writes the writing signal a1 to the write counter W61fl. It is set to the initial value upon termination. Next, when a scanning start pulse b2 corresponding to the plane mirror M2 is supplied,
The write address switching circuit W62 designates the line memory M62 for writing, the write counter W61 is activated at the falling edge of the scan start pulse b2, and the plane @! The digital signal of the drawing signal a2 corresponding to M2 is stored in the line memo IJM62, and upon completion of writing the digital signal of the drawing signal a2, the write counter W61 is set to the initial value.

一方、読出しカウンタR61および読出レアドレス切替
回路R62にはデータ開始パルスCが供給されていて、
平面鏡M2に対応するデータ開始パルスC2が供給され
ると、読出しアドレス切替回路R62がラインメモリM
61を読み出し指定し読出しカウンタR61がデータ開
始パルスc2の立下シ時に起動し、ラインメモリM61
に記憶されている書画信号a1のデジタル信号t−aミ
出し、読み出しを終了すると読出しカウンタR61が初
期値に設定される。
On the other hand, the data start pulse C is supplied to the read counter R61 and the read rare address switching circuit R62.
When the data start pulse C2 corresponding to the plane mirror M2 is supplied, the read address switching circuit R62 switches the line memory M
The read counter R61 is activated at the falling edge of the data start pulse c2, and the line memory M61 is read out.
When the reading of the digital signal t-a of the drawing signal a1 stored in is completed, the reading counter R61 is set to the initial value.

読み出された書画信号a1のデジタル信号はデジタルア
ナログ変換回路64に供給されてアナログ変換され、第
2図に示す修正書画信号dの平面鏡MIK対応する書画
信号a l/が出力される。
The read digital signal of the drawing signal a1 is supplied to the digital-to-analog conversion circuit 64, where it is converted into an analog signal, and the drawing signal a1/ corresponding to the plane mirror MIK of the corrected drawing signal d shown in FIG. 2 is output.

従って、修正書画信号dの平面鏡M1に対応する書画信
号al’は元の書画信号a1に比べて第2の周期T2だ
け遅れ比信号になる。
Therefore, the drawing signal al' corresponding to the plane mirror M1 of the corrected drawing signal d becomes a ratio signal delayed by the second cycle T2 compared to the original drawing signal a1.

次に、平面鏡M3に対応するデータ開始パルスC3が供
給されると、読出しアドレス切替回路R62がラインメ
モリM62を読み出し指定し、読出しカウンタR61が
データ開始パルスC3の立下シ時に起動してラインメモ
リM62に記憶された書画信号a!のデジタル信号t−
読み出し、読み出され几デジタル信号はデジタルアナロ
グ変換回路64に供給されてアナログ信号に変換され、
修正書画信号dの平面鏡M2に対応する書画信号a 2
 /が得られる。この書画信号a 2 /は第2図に示
すように元の書画信号a2に比べて、第2の周期Tzか
ら平面鏡Mlt基準とした平面鏡M2の分割角度誤差に
相当する時間t2f減じた時間だけ遅れた信号になり、
分割角度誤差が修正された信号になる。
Next, when the data start pulse C3 corresponding to the plane mirror M3 is supplied, the read address switching circuit R62 specifies reading from the line memory M62, and the read counter R61 is activated at the falling edge of the data start pulse C3 to read out the line memory M62. The drawing signal a! stored in M62! digital signal t-
The read digital signal is supplied to a digital-to-analog conversion circuit 64 and converted into an analog signal.
Calligraphy signal a2 corresponding to plane mirror M2 of corrected calligraphy signal d
/ is obtained. As shown in FIG. 2, this calligraphy signal a 2 / is delayed compared to the original calligraphy signal a2 by a time subtracted from the second period Tz by a time t2f corresponding to the division angle error of the plane mirror M2 based on the plane mirror Mlt. The signal becomes
The division angle error becomes a corrected signal.

このように、デジタル化された書画信号aの各面に対応
する信号をそれぞれの面に対する走査開始パルスbの立
下シ時からラインメモリM61゜MB2に交互に書き込
み、記憶された信号をそれぞれの面の次の面に対応する
データ開始パルスCの立下シ時から交互に読み出し、読
み出されたデジタル信号をアナログ変換して第2図に示
す修正書画信号dが得られる。それ故、修正書画信号d
は各画に対応する書画信号の走査開始時期が、データ開
始信号Cの第2の周期Tzと同じ周期をもっている。
In this way, signals corresponding to each side of the digitized calligraphy signal a are alternately written into the line memory M61° MB2 from the falling edge of the scan start pulse b for each side, and the stored signals are transferred to each side. The data are read out alternately from the falling edge of the data start pulse C corresponding to the next side, and the read digital signals are converted into analog to obtain the corrected document image signal d shown in FIG. Therefore, the modified calligraphy signal d
The scanning start time of the calligraphy signal corresponding to each stroke has the same cycle as the second cycle Tz of the data start signal C.

同期クロック発生回路7で発生されるクロ、りs2.s
3は同期クロックs1と同期していて、クロック1個分
に相当するジッタの影響を軽減するため最大画信号周波
数の2倍以上に設定する。
The clock generated by the synchronous clock generation circuit 7, ri s2. s
3 is synchronized with the synchronization clock s1, and is set to more than twice the maximum image signal frequency in order to reduce the influence of jitter equivalent to one clock.

次に、修正書画信号dをバッファ回路9に供給して、別
に供給されるデータ開始パルスC1−修正書画信号dに
挿入して、第5図に示す回転多面鏡1の各面の分割角度
誤差が修正されたデータ出力信号Cが得られる。
Next, the corrected drawing signal d is supplied to the buffer circuit 9, and inserted into the separately supplied data start pulse C1-corrected drawing signal d, and the division angle error of each surface of the rotating polygon mirror 1 shown in FIG. A data output signal C with corrected data is obtained.

以上説明したとおり、本発明の実施例におhで回転多面
鏡の面数を6面としたが、これは3面以上であれば何面
でも同様の効果が得られる。
As explained above, in the embodiment of the present invention, the number of surfaces of the rotating polygon mirror is six in h, but the same effect can be obtained with any number of surfaces as long as it is three or more.

また、実施例では書画信号をデジタル変換して記憶し、
読み出されたデジタル信号をアナログ変換して修正書画
信号を得てbるが、そのような変換を行わずCODアナ
ログメモリ等を使用することによシアナログ信号で取扱
っても差支えない。
In addition, in the embodiment, the calligraphy and drawing signals are digitally converted and stored,
The read digital signal is converted into an analog signal to obtain a corrected document/picture signal, but it is also possible to handle it as an analog signal by using a COD analog memory or the like without performing such conversion.

以上述べ友ように、本発明の走査装置は遅延回路を追加
して、回転多面鏡の各面の走査開始時期に応じて発生す
る走査開始パルスで該面に対応して発生する書画信号を
記憶開始しかつ記憶された書画信号を次の面に対応する
周期的なデータ開始パルスで読み出し開始することによ
ル、回転多面鏡の各面の分割角度誤差に起因して発生す
る各面の走査開始時期の時間的変動を抑圧しりツタの発
生を無視できるようにすることによって画質を向上でき
るという効果がある。
As described above, the scanning device of the present invention adds a delay circuit to store the document and image signals generated corresponding to each surface of the rotating polygon mirror using the scan start pulses generated in accordance with the scan start timing of each surface. Scanning of each surface, which occurs due to the division angle error of each surface of the rotating polygon mirror, is avoided by starting reading out the stored calligraphy signal with a periodic data start pulse corresponding to the next surface. This has the effect of improving image quality by suppressing temporal fluctuations in the start time and making it possible to ignore the occurrence of ivy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、wc2図
Ifi@1図に示す実施例における動作を説明する几め
の波形図、第3図は第1図に示す実施例におけるA部の
拡大南、第4図は第1図に示す実施例におけるデータ開
始パルス発生回路の詳細ブロック図、第5図は第1図に
示す実施例における遅延回路の詳細ブロック図である。 図において、1・・・・・・回転多面鏡、2・山・・走
査光源、3・・・・・・光電変換回路、4・・・・・・
走査開始パルス発生部、5・・・・・・データ開始パル
ス発生回路、6・・・・・・遅延回路、7・・・・・・
同期クロック発生回路、8・・・・・・モータ電源、9
・・・・・・バッファ回路、12・・・・・・原稿、4
1・・・・・・光センサ、42・・・・・・スリ、ト、
a・・・・・・書画信号、b・・・・・・走査開始パル
ス、C・・・・・・データ開始パルス、d・・・・・・
修正書画信号、e・・・・・・データ出力信号。 第4図 ゛ 第5図
FIG. 1 is a block diagram showing an embodiment of the present invention, a detailed waveform diagram explaining the operation in the embodiment shown in wc2 and Ifi@1, and FIG. 3 is a section A in the embodiment shown in FIG. 4 is a detailed block diagram of the data start pulse generation circuit in the embodiment shown in FIG. 1, and FIG. 5 is a detailed block diagram of the delay circuit in the embodiment shown in FIG. In the figure, 1... rotating polygon mirror, 2... scanning light source, 3... photoelectric conversion circuit, 4......
Scan start pulse generation section, 5... Data start pulse generation circuit, 6... Delay circuit, 7...
Synchronous clock generation circuit, 8...Motor power supply, 9
...Buffer circuit, 12...Manuscript, 4
1... Optical sensor, 42... Pickpocket, To,
a...Documentation signal, b...Scanning start pulse, C...Data start pulse, d...
Corrected drawing signal, e...Data output signal. Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] !ll数の平面鏡が回転軸の周囲に隣接して配置された
回・転多面鐘と、該回転多面鏡に入射して該回転多面鏡
の回転によって偏向されて原稿面を走査する走査光源と
、該原稿面からの反射光を光電変換して書画信号を出力
する光電変換回路と、前記原稿面の走査開始位置の前に
設けられ前記回転多f@!の各夏の走査開始時期に応動
して走査開始パルスを発生する走査開始パルス発生部と
、該走査開始パルスのいずれか一つの発生後の所定の時
間経過後から発生し以後該所定の時間ごとに繰返される
データ開始パルスを発生するデータ開始パルス発生回路
と、前記各面に対応して発生する前記書面信号を前記各
面に対応する走査開始パルスで記憶開始しかつ記憶され
た前記書画信号を前記各面の次の面に対応する前記デー
タ開始パルスで読み出し開始して修正書画信号を出力す
る遅延回路とを含むことを特徴とする走査装置。
! a rotating/rotating polygonal bell in which 11 plane mirrors are arranged adjacent to a rotation axis; a scanning light source that enters the rotating polygonal mirror and is deflected by the rotation of the rotating polygonal mirror to scan the document surface; A photoelectric conversion circuit that photoelectrically converts light reflected from the document surface and outputs a writing signal, and a photoelectric conversion circuit that is provided in front of the scanning start position of the document surface and the rotation multiplier f@! a scan start pulse generator that generates a scan start pulse in response to each summer scan start time; a data start pulse generation circuit that generates a data start pulse that is repeated in a row; and a data start pulse generation circuit that starts storing the document signal generated corresponding to each side with a scan start pulse corresponding to each side, and stores the stored document signal. A scanning device comprising: a delay circuit that starts reading at the data start pulse corresponding to the next side of each side and outputs a corrected document image signal.
JP56196497A 1981-12-07 1981-12-07 Scanner Granted JPS5897960A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56196497A JPS5897960A (en) 1981-12-07 1981-12-07 Scanner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56196497A JPS5897960A (en) 1981-12-07 1981-12-07 Scanner

Publications (2)

Publication Number Publication Date
JPS5897960A true JPS5897960A (en) 1983-06-10
JPS6329871B2 JPS6329871B2 (en) 1988-06-15

Family

ID=16358747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56196497A Granted JPS5897960A (en) 1981-12-07 1981-12-07 Scanner

Country Status (1)

Country Link
JP (1) JPS5897960A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227687U (en) * 1988-08-11 1990-02-22

Also Published As

Publication number Publication date
JPS6329871B2 (en) 1988-06-15

Similar Documents

Publication Publication Date Title
US5473577A (en) Serial memory
US4282550A (en) Digital magnification system
US6268929B1 (en) Data processing device for simultaneously reading out plural lines of image and a method therefor
JPS6154306B2 (en)
JPS6329871B2 (en)
JPH065872B2 (en) Image playback device
WO1991020152A1 (en) Scanner with a linearized vco pixel clock
US4492985A (en) Beam scanning means for input/output unit
JPS61150566A (en) Image scanning clock generator in optical scanning device
JPS637705B2 (en)
KR100232028B1 (en) Mosaic effect generator
JP2658263B2 (en) Image scanner
US5343225A (en) Buffering method
JP2670069B2 (en) Image forming device
JP3343416B2 (en) Image processing device
JPH0153540B2 (en)
JP3150395B2 (en) Delay generator between serial data
JPH1090629A (en) Optical scanner
KR960009905Y1 (en) Memory data processing circuit
JP2661343B2 (en) Image special effect device and address generating circuit for image special effect device
JP3535644B2 (en) Image forming device
JPS60169272A (en) Beam recorder
SU1550509A1 (en) Scaling device
JP2526201B2 (en) Recording controller
KR0167893B1 (en) Scan transformation apparatus of image impression/reconstruction device