JPS5899267A - Ｄｃ−ｄｃコンバ−タ - Google Patents
Ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS5899267A JPS5899267A JP19709081A JP19709081A JPS5899267A JP S5899267 A JPS5899267 A JP S5899267A JP 19709081 A JP19709081 A JP 19709081A JP 19709081 A JP19709081 A JP 19709081A JP S5899267 A JPS5899267 A JP S5899267A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- current
- switching pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、１次巻線と２次巻線とを有するトランスを有
し、そのトランスの１次巻＃！がスイッチング素子を通
じて直流入力端に接続され一１上記トランスの２次巻線
が整流回路の入力端に＊ａされ、その整流回路の出力端
が！流出刃端にＷ！続され、上記スイッチング素子がス
イッチングパルス発生回路よりのスイッチング用パルス
にて制御される様になされたＤＯ−ＤＣコンバータの改
東に関する。
し、そのトランスの１次巻＃！がスイッチング素子を通
じて直流入力端に接続され一１上記トランスの２次巻線
が整流回路の入力端に＊ａされ、その整流回路の出力端
が！流出刃端にＷ！続され、上記スイッチング素子がス
イッチングパルス発生回路よりのスイッチング用パルス
にて制御される様になされたＤＯ−ＤＣコンバータの改
東に関する。
斯＠ＤＯ−ＤＣコンバータに於ては、その直流出力端に
接続される負荷に供給される直流出力を検出し、その検
出出力により、スイッチングパルス樋先回路を、これよ
り祷られるスイッチング用パルスの幅又は周期をして制
御されるべく、制御する様にすれば、負荷に供給される
直流出力を定電圧化又は定電流化石しくは定電圧電流化
し得るものである。
接続される負荷に供給される直流出力を検出し、その検
出出力により、スイッチングパルス樋先回路を、これよ
り祷られるスイッチング用パルスの幅又は周期をして制
御されるべく、制御する様にすれば、負荷に供給される
直流出力を定電圧化又は定電流化石しくは定電圧電流化
し得るものである。
所で斯くスイッチングパルス発生回路を制御し得べく、
負荷に供給される直流出力を検出する場合、その検出手
段・が、これ（よって負荷に供給される直流出力に影響
を与えない橡に構成されていなければならないものであ
る。この為従来、上述せる如（（、スイッチングパルス
発生ｍ路を制御し得べ（、負荷に供給される直流出力を
検出するにつき、その検出手段が、トランス又はフォト
カプラを用いて構成されてなる構成のものが提案されて
いる。
負荷に供給される直流出力を検出する場合、その検出手
段・が、これ（よって負荷に供給される直流出力に影響
を与えない橡に構成されていなければならないものであ
る。この為従来、上述せる如（（、スイッチングパルス
発生ｍ路を制御し得べ（、負荷に供給される直流出力を
検出するにつき、その検出手段が、トランス又はフォト
カプラを用いて構成されてなる構成のものが提案されて
いる。
然し乍ら斯く検出手段が、トランス又はフォトカプラを
用いて構成されている場合、そのトランス又はフォトカ
プラを半導体集積−酪化することが困−な理由で、検出
手段を全体として半導体集積回路化し得ず、−依ってＤ
Ｏ−ＤＯコンバータを全体として小゛蓋、低廉化するに
一定の＠直を有していた等の欠点を有していた。
用いて構成されている場合、そのトランス又はフォトカ
プラを半導体集積−酪化することが困−な理由で、検出
手段を全体として半導体集積回路化し得ず、−依ってＤ
Ｏ−ＤＯコンバータを全体として小゛蓋、低廉化するに
一定の＠直を有していた等の欠点を有していた。
依って本発明は、上述せる欠点なしに、負荷に供給され
る直流出力を定電圧化又は定′ｅＬ流化若しくは定電圧
電流化し得る新規な期穏ＤＯ−ＤＯコンバータを提案せ
んとするもので、以下詳述する所より明らかとなるであ
ろう。
る直流出力を定電圧化又は定′ｅＬ流化若しくは定電圧
電流化し得る新規な期穏ＤＯ−ＤＯコンバータを提案せ
んとするもので、以下詳述する所より明らかとなるであ
ろう。
第１１１は本発明によるＤＯ−ＤＯコンバータの一例を
示し、１次巻線１と２次巻線２とを有するトランス３を
有し、そのトランス３の１次巻線１の両端４ａ及び４ｂ
が後述するスイッチングパルス発生＠％Ｓ５より得られ
るスイッチング用パルス８Ｐにて制御されるスイッチン
グ素子５としての例えばトランジスタ６のコレクターエ
建ツタを通じて入力直流電ＩＩ７の振絖される対の直流
入力端８ａ及び８ｂＥ接続され、従って直流入力端８ａ
及び８ｂ閣に入力直流電＄７か後続され且スイッチング
累子５が後述するスイッチング用パにス８Ｐにてｓｔｅ
ｗされている場合、トランス３の２次巻１ｌｌｉ２の−
ｊｌｌｉ１９ｍ及び？ｂ闘にパルス出力が得ら、れる様
になされている。
示し、１次巻線１と２次巻線２とを有するトランス３を
有し、そのトランス３の１次巻線１の両端４ａ及び４ｂ
が後述するスイッチングパルス発生＠％Ｓ５より得られ
るスイッチング用パルス８Ｐにて制御されるスイッチン
グ素子５としての例えばトランジスタ６のコレクターエ
建ツタを通じて入力直流電ＩＩ７の振絖される対の直流
入力端８ａ及び８ｂＥ接続され、従って直流入力端８ａ
及び８ｂ閣に入力直流電＄７か後続され且スイッチング
累子５が後述するスイッチング用パにス８Ｐにてｓｔｅ
ｗされている場合、トランス３の２次巻１ｌｌｉ２の−
ｊｌｌｉ１９ｍ及び？ｂ闘にパルス出力が得ら、れる様
になされている。
又トランス５の２次巻＠２の両端９ａ及びび？ｂがＩ！
：流回絡１１の対の入力端１２ｍ及び１２ｂに接続され
、一方その整ｆｔ回路１１の対の出力端１３ｍ及び１５
１ｓ中の一方の出力端１３ｍが負荷１５の接続される対
の直流出力端１６ｍ及び１６ｂの一方の出方４１６ｍに
直接接続され、又他方の出力端１３ｂが後述するｐレン
トミラー回路ＭＩの入力端ム及び共通端Ｃ間の１次側を
介して他方の直流出力端１４ｂに接続されている。この
場合整ａｉｍ路１１の一例は、入力端１２ｍ及び出力端
１Ａａ間に、アノード儒を入力端１２島情としてＩＩ！
絖せる整流用ダイオード１７と、出力端１６島及び１３
ｂ閣に接続された平滑用コンデンサ１８とを有し、又入
力端１２ｂ及び出力＊１５ｂ間か直＊＊絖されてなる構
成を有する。従って整＃ｉ−路１１の出力端１３ｍ及び
Ｔｈｂ間に、トランス３の２次８６１２の両Ｍ？ｍ及び
９ｂで得られるパルス出力に蒼き、出力端１３ａ＠を正
とする極性の直流出力電圧■１ が得られる橡になさ
れている。又直流出力端１６ｍ及び１６ｂ閣に負荷１５
か接続され且後述するカレン）＜ラー回路ＭＹの入力端
ム及び共通端０間の１次側が後述する抵抗２１と後述す
るカレントミラー回路ＭＩの入力端ム及び共通端０関の
１次側とを通じて接続されている場合、その負荷１５に
、出力端１３ａ側より、出力ｆｉ１６ｍと、負＃１５と
、出力端１４ｂと、後述するカレントミラーｌ路］路Ｍ
Ｉの入力端ム及び共通端Ｃ間の１次個とをそれ等の願に
通る直流出力ｔｆｉ Ｉ、 が流れる様になされ、又
後述するカレントミラー回路ＭＹの入力端ム及び共通端
Ｃ関の１次側に後述せる抵抗２１を通ずる１１１ＬＲ１
２が流れる様になされ、従って、トランス３の２次巻［
２のｐ＠趨９ａ及び９にで得られるパルス出力に着き、
出力端１３ａ側より直流出力端Ｒ１，及び１２の和の直
流出力端＊ （１１＋ １２） が直流化カ熾１６ａ真
に流出し、又出力端１ｓｂｌｕｃｉ［ｇ出方電流（１，
＋ Ｉ、）が直流出力端１６ｂ儒より＃１人する褌にな
されている。
：流回絡１１の対の入力端１２ｍ及び１２ｂに接続され
、一方その整ｆｔ回路１１の対の出力端１３ｍ及び１５
１ｓ中の一方の出力端１３ｍが負荷１５の接続される対
の直流出力端１６ｍ及び１６ｂの一方の出方４１６ｍに
直接接続され、又他方の出力端１３ｂが後述するｐレン
トミラー回路ＭＩの入力端ム及び共通端Ｃ間の１次側を
介して他方の直流出力端１４ｂに接続されている。この
場合整ａｉｍ路１１の一例は、入力端１２ｍ及び出力端
１Ａａ間に、アノード儒を入力端１２島情としてＩＩ！
絖せる整流用ダイオード１７と、出力端１６島及び１３
ｂ閣に接続された平滑用コンデンサ１８とを有し、又入
力端１２ｂ及び出力＊１５ｂ間か直＊＊絖されてなる構
成を有する。従って整＃ｉ−路１１の出力端１３ｍ及び
Ｔｈｂ間に、トランス３の２次８６１２の両Ｍ？ｍ及び
９ｂで得られるパルス出力に蒼き、出力端１３ａ＠を正
とする極性の直流出力電圧■１ が得られる橡になさ
れている。又直流出力端１６ｍ及び１６ｂ閣に負荷１５
か接続され且後述するカレン）＜ラー回路ＭＹの入力端
ム及び共通端０間の１次側が後述する抵抗２１と後述す
るカレントミラー回路ＭＩの入力端ム及び共通端０関の
１次側とを通じて接続されている場合、その負荷１５に
、出力端１３ａ側より、出力ｆｉ１６ｍと、負＃１５と
、出力端１４ｂと、後述するカレントミラーｌ路］路Ｍ
Ｉの入力端ム及び共通端Ｃ間の１次個とをそれ等の願に
通る直流出力ｔｆｉ Ｉ、 が流れる様になされ、又
後述するカレントミラー回路ＭＹの入力端ム及び共通端
Ｃ関の１次側に後述せる抵抗２１を通ずる１１１ＬＲ１
２が流れる様になされ、従って、トランス３の２次巻［
２のｐ＠趨９ａ及び９にで得られるパルス出力に着き、
出力端１３ａ側より直流出力端Ｒ１，及び１２の和の直
流出力端＊ （１１＋ １２） が直流化カ熾１６ａ真
に流出し、又出力端１ｓｂｌｕｃｉ［ｇ出方電流（１，
＋ Ｉ、）が直流出力端１６ｂ儒より＃１人する褌にな
されている。
更に直流出力端１６ｍ及び１６ｂ間に接続される負荷１
５＆ｃ供給される直流出力電圧即ち直流出力端１６ｍ及
び１６ｂ間の直流出力電圧■２を検出する電圧検出手段
（これを一般にＤＶとする）を構成する為のカレントミ
ラーｌ路ＭＹと、直流出力端１６ｍ及び１６ｂ閣に接続
される負荷１５に供給される直流出力端ｆｆ１ｌ、を検
出する電流検出手段（これを一般にＩ）Ｉとする）を構
成する為のカレントミラー回路ＭＩとを有する。この場
合、カレントミラーＷＡｊｌ）ＭＹ及びＭＩの夫々は、
通常の如く、入力端Ａと、出力端Ｂと、・それ等入力端
Ａ及び…刃端Ｂに対して共通な共ａ端０とを有し、而し
て入力端ム及び共通端Ｃ間を１次側とし、出力端Ｂ及び
共通端０間を２次個としている構成を膚するが、−例と
して、入力端ム及び共通端Ｏ関に、入力端ム及び共通！
ＩＯを通る電流によって制御されるＮＰＮ型のトランジ
スタＱ１がそのコレクタを入力端Ａ１エンツタを共通＋
１１１１０に接続せる態様を以って接続され、又出力＠
Ｂ及び共通端０関に、入力熾ム及び共通端Ｃを通る電流
によって１１１ＩｗされるＮＰＮＩＩのトランジスタＱ
２がそのコレクタを出力趨Ｂ、工建ツタを共通端Ｃに接
続せる態様を以って接続され、トランジスタＱ１及びＱ
２のペースが入力端Ａ ｔｃｍ続されてなる構成を有す
る。
５＆ｃ供給される直流出力電圧即ち直流出力端１６ｍ及
び１６ｂ間の直流出力電圧■２を検出する電圧検出手段
（これを一般にＤＶとする）を構成する為のカレントミ
ラーｌ路ＭＹと、直流出力端１６ｍ及び１６ｂ閣に接続
される負荷１５に供給される直流出力端ｆｆ１ｌ、を検
出する電流検出手段（これを一般にＩ）Ｉとする）を構
成する為のカレントミラー回路ＭＩとを有する。この場
合、カレントミラーＷＡｊｌ）ＭＹ及びＭＩの夫々は、
通常の如く、入力端Ａと、出力端Ｂと、・それ等入力端
Ａ及び…刃端Ｂに対して共通な共ａ端０とを有し、而し
て入力端ム及び共通端Ｃ間を１次側とし、出力端Ｂ及び
共通端０間を２次個としている構成を膚するが、−例と
して、入力端ム及び共通端Ｏ関に、入力端ム及び共通！
ＩＯを通る電流によって制御されるＮＰＮ型のトランジ
スタＱ１がそのコレクタを入力端Ａ１エンツタを共通＋
１１１１０に接続せる態様を以って接続され、又出力＠
Ｂ及び共通端０関に、入力熾ム及び共通端Ｃを通る電流
によって１１１ＩｗされるＮＰＮＩＩのトランジスタＱ
２がそのコレクタを出力趨Ｂ、工建ツタを共通端Ｃに接
続せる態様を以って接続され、トランジスタＱ１及びＱ
２のペースが入力端Ａ ｔｃｍ続されてなる構成を有す
る。
而して電圧検出手段ＤＶを構成する為のカレントミラー
回路ＭＹの入力端Ａ及び共通端Ｃ関の１次個が、直流出
力ｊ１１１６＊及び１６ｂ間に、入力端ムを入力抵抗２
１を通じて直流出力痛１４ｍに、共通端０を電流検出手
段ＤＩを構成する為のカレントミラーｌ路ＭＩの入力Ｘ
Ａ及び共通端Ｃ間の１次側を通じて直流出力端１６ｂに
接続せる態様を以って接続されている。又カレントミラ
ー回路ＭＹの出力端Ｂが、検出用抵抗２２を通じて、後
述する直流寛詠２６の接地されている側の端に接続され
るべく、接尾されている。
回路ＭＹの入力端Ａ及び共通端Ｃ関の１次個が、直流出
力ｊ１１１６＊及び１６ｂ間に、入力端ムを入力抵抗２
１を通じて直流出力痛１４ｍに、共通端０を電流検出手
段ＤＩを構成する為のカレントミラーｌ路ＭＩの入力Ｘ
Ａ及び共通端Ｃ間の１次側を通じて直流出力端１６ｂに
接続せる態様を以って接続されている。又カレントミラ
ー回路ＭＹの出力端Ｂが、検出用抵抗２２を通じて、後
述する直流寛詠２６の接地されている側の端に接続され
るべく、接尾されている。
又電流検出手［ＤＩ￥ｒＩＩ成する為のカレントミラー
ｌ路ＭＩの入力端Ａ及び共通基Ｃ間の１次側が、上述せ
る整流回ｗ６１１の一方の出力端ｆｉｂと上述せる直流
出力；４１６ｂとの関に、入力端人を直流出力端１６ｂ
に、共通端０を出力１１１３ｂＧｃｍ続せる態様を以・
つて接続されている。又カレントイラー回路ＭＩの出力
端Ｂが、上述せる検出用抵抗２２を通じて、上述せると
同様に後述する直流１ｉ１２６の接地されている儒の端
に接続されるべく接地されている。
ｌ路ＭＩの入力端Ａ及び共通基Ｃ間の１次側が、上述せ
る整流回ｗ６１１の一方の出力端ｆｉｂと上述せる直流
出力；４１６ｂとの関に、入力端人を直流出力端１６ｂ
に、共通端０を出力１１１３ｂＧｃｍ続せる態様を以・
つて接続されている。又カレントイラー回路ＭＩの出力
端Ｂが、上述せる検出用抵抗２２を通じて、上述せると
同様に後述する直流１ｉ１２６の接地されている儒の端
に接続されるべく接地されている。
更に直流出力端ｔｊｍが、＊、ｉｔ回絡１１の出力端１
５ｍ及び１５ｂ１４で得られる直流出力電圧Ｖ、乃至直
流出力端１６＆及び１６ｂ間で得られる直流出力電圧■
２ にて制御されるトランジスタ回路２５を通じて、
一端が接地ＫＩＩ絖されてなる直流電１１２４の他端に
接続されている。
５ｍ及び１５ｂ１４で得られる直流出力電圧Ｖ、乃至直
流出力端１６＆及び１６ｂ間で得られる直流出力電圧■
２ にて制御されるトランジスタ回路２５を通じて、
一端が接地ＫＩＩ絖されてなる直流電１１２４の他端に
接続されている。
この場合トランジスタ闘１１２５の一例は、整流出力端
１３ｍ及び１５ｂ閣に、ＮＰＮＩＩのトランジスタ２９
とＰＮＰＩＩのトランジスタｓＯとの直列＠賂が、トラ
ンジスタ２９のコレクタを出力端１５ｍに、エミッタを
トランジスタ３０ノエイツタに接続し、又トランジスタ
３ｏのコＳＯのベースが抵抗２７及び２８の接続中点５
１に接続されている。而して直流出力端１６＆がトラン
ジスタ２９のコレクタ及びエミッタ、トランジスタ２９
及び５０の接続中点３２を通じて直流電源２６のＩＩＩ
地されていない端に接続されている。この場合直Ｒ％傘
２６は接地側を正とする極性を有するものである。又抵
抗２７及び２８の接続中点６１が側路用コンデンサ５３
を過じて接地されている。
１３ｍ及び１５ｂ閣に、ＮＰＮＩＩのトランジスタ２９
とＰＮＰＩＩのトランジスタｓＯとの直列＠賂が、トラ
ンジスタ２９のコレクタを出力端１５ｍに、エミッタを
トランジスタ３０ノエイツタに接続し、又トランジスタ
３ｏのコＳＯのベースが抵抗２７及び２８の接続中点５
１に接続されている。而して直流出力端１６＆がトラン
ジスタ２９のコレクタ及びエミッタ、トランジスタ２９
及び５０の接続中点３２を通じて直流電源２６のＩＩＩ
地されていない端に接続されている。この場合直Ｒ％傘
２６は接地側を正とする極性を有するものである。又抵
抗２７及び２８の接続中点６１が側路用コンデンサ５３
を過じて接地されている。
又上述せるトランス３の１次巻線１の両港４＆巌び４ｂ
を直流入力端８ａ及び８ｂに接続しているスイッチング
素子５を制御する為のスイッチング用パルス８Ｐを発生
するスイッチングパルス発生回路５５を有する。この場
合、スイッチングパルス発生回路３５は、比較回路５６
と、その出力にて餉卿されるパルス発生器５７を有する
。比較回路５６は、２つの入力端ｓ８ａ及び５＠ｂと、
１つの出力ＩＩｓ ５８ ｅとを有するそれ自体は全知
の構成を有し、入力端３８ｍが上述せる検出用抵抗２２
の接地されていない儒に接続され、入力端５８ｂが一端
を接地せる参照用直流電源５９の他端に接続され、従っ
て出力端５８ｅより検出用抵抗２２の両端にて得られる
検出出力電圧ｖ１ と参照用ＩＩＬ＃１電源ｓ９の参
照電圧■４ との差の電圧（Ｖ、−Ｖ４）を有する比
較出力８を出力するものである。又パルス発生Ｍｋ５７
は、制御電圧の入力に応じて−又は周期の変調されたパ
ルスを発生するそれ自体は公知の構成を有し、従って比
較−路３６よりの比較出力２を制御電圧として受けるこ
−とにより、その比較出力ｌの電圧（Ｖｓ−Ｖ４）に応
じて幅又は周期の変調されたパルスをスイッチングパル
ス発 従ってスイッチングパルス発生＠ＷＩｒＳ５は、上−達
せる検出用抵抗２２にて得られる檎ｍ１１罵正ｖｌ
により、このスイッチングパルス発生回路Ｓ５より得ら
れるスイッチング用パルス８Ｐの幅又は周期をしてｌ１
１１Ｉされるべく、制御される様になされているもので
ある。而してこのスイッチングパルス発生ｔｌｊ１５５
より得られるスイッチング用パルスＳＰが上述せるスイ
ッチング素子５のトランジスタ６のベースに供給され、
従ってトランジスタ６がスイッチング用パルス８Ｐにて
オン・オフのスイッチングをなす様になされている。
を直流入力端８ａ及び８ｂに接続しているスイッチング
素子５を制御する為のスイッチング用パルス８Ｐを発生
するスイッチングパルス発生回路５５を有する。この場
合、スイッチングパルス発生回路３５は、比較回路５６
と、その出力にて餉卿されるパルス発生器５７を有する
。比較回路５６は、２つの入力端ｓ８ａ及び５＠ｂと、
１つの出力ＩＩｓ ５８ ｅとを有するそれ自体は全知
の構成を有し、入力端３８ｍが上述せる検出用抵抗２２
の接地されていない儒に接続され、入力端５８ｂが一端
を接地せる参照用直流電源５９の他端に接続され、従っ
て出力端５８ｅより検出用抵抗２２の両端にて得られる
検出出力電圧ｖ１ と参照用ＩＩＬ＃１電源ｓ９の参
照電圧■４ との差の電圧（Ｖ、−Ｖ４）を有する比
較出力８を出力するものである。又パルス発生Ｍｋ５７
は、制御電圧の入力に応じて−又は周期の変調されたパ
ルスを発生するそれ自体は公知の構成を有し、従って比
較−路３６よりの比較出力２を制御電圧として受けるこ
−とにより、その比較出力ｌの電圧（Ｖｓ−Ｖ４）に応
じて幅又は周期の変調されたパルスをスイッチングパル
ス発 従ってスイッチングパルス発生＠ＷＩｒＳ５は、上−達
せる検出用抵抗２２にて得られる檎ｍ１１罵正ｖｌ
により、このスイッチングパルス発生回路Ｓ５より得ら
れるスイッチング用パルス８Ｐの幅又は周期をしてｌ１
１１Ｉされるべく、制御される様になされているもので
ある。而してこのスイッチングパルス発生ｔｌｊ１５５
より得られるスイッチング用パルスＳＰが上述せるスイ
ッチング素子５のトランジスタ６のベースに供給され、
従ってトランジスタ６がスイッチング用パルス８Ｐにて
オン・オフのスイッチングをなす様になされている。
以上が本ｌｉ明によるＤＯ−ＤＯコンバータの一例構成
であるが、斯る構成によれば、直流入力端８１及びａｂ
Ｍ−直流電源７を接続し、又スイッチングパルス発生−
路ｓ５を作動せしめてこれよりスイッチング用パルス８
Ｐを得れに。
であるが、斯る構成によれば、直流入力端８１及びａｂ
Ｍ−直流電源７を接続し、又スイッチングパルス発生−
路ｓ５を作動せしめてこれよりスイッチング用パルス８
Ｐを得れに。
スイッチング素子５がスイッチング動作をすることによ
り、トランス５の２次巻ｍｌの両端にパルス出力が得ら
れ、依って―述せる如（整流回路１１の出力端１５ｍ及
び１５ｋＭＭ−直流出力電圧Ｖ、が得られるものである
。又直流出力端１６１及び１６′ｂに予め負荷１５を接
続し置けば、鍵述せる如（負荷ＩＳＣ＊レント建ラーー
うＭＩの入力端ム及び共通端０関の１次側を通る直流出
力電流１．が流れ、又これに基音負荷１５の両端従って
直１ｌｉｌ出力端１４ａＪＬび１６ｋ間に直流出力電圧
ｖ２が帰られるものである。
り、トランス５の２次巻ｍｌの両端にパルス出力が得ら
れ、依って―述せる如（整流回路１１の出力端１５ｍ及
び１５ｋＭＭ−直流出力電圧Ｖ、が得られるものである
。又直流出力端１６１及び１６′ｂに予め負荷１５を接
続し置けば、鍵述せる如（負荷ＩＳＣ＊レント建ラーー
うＭＩの入力端ム及び共通端０関の１次側を通る直流出
力電流１．が流れ、又これに基音負荷１５の両端従って
直１ｌｉｌ出力端１４ａＪＬび１６ｋ間に直流出力電圧
ｖ２が帰られるものである。
更にカレントミラー回路ＭＹの入力端ム及び共通端０閏
の１次側に抵′に２１を通る電流Ｉ２が流れるものであ
る。
の１次側に抵′に２１を通る電流Ｉ２が流れるものであ
る。
又今トランジスタ回路２５のトランジスタ２９及び５０
が夫々オン及びオフしているものとすれば、カレントミ
ラー回路ＭＹの１次側にｍ滝！、が流れていることによ
り、直流電源２６より、抵抗２２とカレントミラー回路
ＭＹの出力１ｌｌＩＢ及び共通端０関の２次側と、整流
−路１１の出力端ｔａｂ及び入力端１２ｂと、シツンス
暴の２次４［２と％整流回路１１のダイオード１７と、
トランジスタ回路２５のトランジスタ２！とをそれ等の
Ｉ［に通る直流＃Ｌ流工、が＃ｌ九、又カレント建ラう
回路ＭＩの１次側に゛電ｇ Ｉ、が流れているこ゛とに
より、直流電源２６より、検出用抵抗２２とカレントミ
ラー回路ＭＩの出力端Ｂ及び共通端０関の２次側と、Ｉ
［１ｍ１ｇ１ｌｌｌｌの出力端１５ｂ及び入力端１２ｂ
と、トランス墨の２次４１）ＪＩＩ２と、ａＲ回路１１
のダイオ−ｒ１７と、トランジスタ回路２５のトランジ
ス−２９とをそれ等の＊＃ｃ通る直ａ慝流工４が流れる
ものである。
が夫々オン及びオフしているものとすれば、カレントミ
ラー回路ＭＹの１次側にｍ滝！、が流れていることによ
り、直流電源２６より、抵抗２２とカレントミラー回路
ＭＹの出力１ｌｌＩＢ及び共通端０関の２次側と、整流
−路１１の出力端ｔａｂ及び入力端１２ｂと、シツンス
暴の２次４［２と％整流回路１１のダイオード１７と、
トランジスタ回路２５のトランジスタ２！とをそれ等の
Ｉ［に通る直流＃Ｌ流工、が＃ｌ九、又カレント建ラう
回路ＭＩの１次側に゛電ｇ Ｉ、が流れているこ゛とに
より、直流電源２６より、検出用抵抗２２とカレントミ
ラー回路ＭＩの出力端Ｂ及び共通端０関の２次側と、Ｉ
［１ｍ１ｇ１ｌｌｌｌの出力端１５ｂ及び入力端１２ｂ
と、トランス墨の２次４１）ＪＩＩ２と、ａＲ回路１１
のダイオ−ｒ１７と、トランジスタ回路２５のトランジ
ス−２９とをそれ等の＊＃ｃ通る直ａ慝流工４が流れる
ものである。
又命トランジスター路２５のトランジスｊ１２？及び５
０が夫々オフ及びオンしているものとすれば、カレント
ミラー回路ＭＶのＩ次ｔｓｃｔ＊Ｉ２が流れていること
により、直流電源２６より、検出用抵抗２２と、カレン
トミラー−路ＭＹの２次側と、トランジスター路２５の
トランジスタ５０とをそれ等の願に通る直−ｍｌｌＨＩ
Ｉ。
０が夫々オフ及びオンしているものとすれば、カレント
ミラー回路ＭＶのＩ次ｔｓｃｔ＊Ｉ２が流れていること
により、直流電源２６より、検出用抵抗２２と、カレン
トミラー−路ＭＹの２次側と、トランジスター路２５の
トランジスタ５０とをそれ等の願に通る直−ｍｌｌＨＩ
Ｉ。
が滝れ、又カレントミラー１ｉｍｌ１ＭＩの１＊Ｉｌに
電流Ｉ、が流れていることにより、直＃１ｌｌｌＩｌｕ
より、検ｍＭ抵抗２２と、カレントミラー回路ＭＩの２
次側と、トランジスター路２ｓのトランジス！５０とを
それ等の願に遁る直ｍｌ電１！Ｉ４が流れるものである
。
電流Ｉ、が流れていることにより、直＃１ｌｌｌＩｌｕ
より、検ｍＭ抵抗２２と、カレントミラー回路ＭＩの２
次側と、トランジスター路２ｓのトランジス！５０とを
それ等の願に遁る直ｍｌ電１！Ｉ４が流れるものである
。
所でトランジスター路２５に１１ｋける抵抗２７及ｑ２
＄の接続中点５１の電位（これをＶ、とする）は、抵に
２７及び２８の抵抗値が亙え等しい場合、直ｍａｉ刃端
１４ｍ及び１６−の電位を夫々Ｖ、及び５とすれば、 で与えられるものである。従って今トランジスタ２９及
び５０のベース・エミッタ関電圧が亙に等しい電圧ｖｍ
ｍであるとすれば、直５ｔａｂの電圧をｖｓとするとき
、 ■、≧Ｖ！ｉ＋ Ｖ、、 −−−−−−（りなる関係
を有する場合、トランジスタ２９及び５Ｇ中、トランジ
スタ２９のみがオンし、又Ｖ、≦ｖｉ −ｖｌｍ ・
−−−・（３）なる関係を有する場合、トランジスタ５
０のみがオンするものである。
＄の接続中点５１の電位（これをＶ、とする）は、抵に
２７及び２８の抵抗値が亙え等しい場合、直ｍａｉ刃端
１４ｍ及び１６−の電位を夫々Ｖ、及び５とすれば、 で与えられるものである。従って今トランジスタ２９及
び５０のベース・エミッタ関電圧が亙に等しい電圧ｖｍ
ｍであるとすれば、直５ｔａｂの電圧をｖｓとするとき
、 ■、≧Ｖ！ｉ＋ Ｖ、、 −−−−−−（りなる関係
を有する場合、トランジスタ２９及び５Ｇ中、トランジ
スタ２９のみがオンし、又Ｖ、≦ｖｉ −ｖｌｍ ・
−−−・（３）なる関係を有する場合、トランジスタ５
０のみがオンするものである。
又トランジスタ回路２５のトランジスタ２９及びｓＯが
夫々オン及びオフしている場合、検出用抵抗ｚ ｚｓｃ
ｉｃ流１．及び■４が流れるので、検出用抵ｍ２２の両
端にて得られる電圧Ｖ、が検出用抵抗２２の抵抗値を”
２２とすれば、Ｖ、ｍ １４．ＣＩ、 ＋ １４）で表
わされるものとして得られ、トランジスタ回路２５のト
ランジス−２？及びｓＯが夫々オフ及びオンしている場
合、検出用ｍ抗２２の両端番こて得られる電圧Ｖ３が、
Ｖ、 −ｓ Ｒ，、ＣＩ、 ＋ １４）で表わされるも
のとして得られるが、今簡単の為！、及び工、を一般に
Ｉｌ、■４及びＸ４を一般にＩｂとすれば。
夫々オン及びオフしている場合、検出用抵抗ｚ ｚｓｃ
ｉｃ流１．及び■４が流れるので、検出用抵ｍ２２の両
端にて得られる電圧Ｖ、が検出用抵抗２２の抵抗値を”
２２とすれば、Ｖ、ｍ １４．ＣＩ、 ＋ １４）で表
わされるものとして得られ、トランジスタ回路２５のト
ランジス−２？及びｓＯが夫々オフ及びオンしている場
合、検出用ｍ抗２２の両端番こて得られる電圧Ｖ３が、
Ｖ、 −ｓ Ｒ，、ＣＩ、 ＋ １４）で表わされるも
のとして得られるが、今簡単の為！、及び工、を一般に
Ｉｌ、■４及びＸ４を一般にＩｂとすれば。
Ｖｓ −Ｒ２ｆｆ１”ａ ＋ｌｂ） ＝・−−−（４
）で表わされるものである。而してこの（４）式で表わ
される電圧Ｖｊ がスイッチングパルス発生回路５５の
比較回路５６【供給されるものである。
）で表わされるものである。而してこの（４）式で表わ
される電圧Ｖｊ がスイッチングパルス発生回路５５の
比較回路５６【供給されるものである。
而してこの電圧ｖＪと参ｍ用直Ｋｌ源Ｓ９の電圧ｖ４と
が比較され、その比較出力１１にてパルス発生器５７が
スイッチング層パルス８Ｐの嘱又は周期をして制御され
るべく制御されるものである。一方スイツチング用パル
ス８Ｆの帳又は周期が制御されれば、これに応じて整ａ
ｍ１１１１の出力端１５ｍ及び１５ｂ閣で得られる直流
出力電圧Ｖ、が羨化し、この為、検出用抵抗２２ｊＣ流
れる電ｆｆ１Ｉ、及びＩ、が変化し、電圧Ｖ、が、電圧
ｖｓ及びｖ４の差（Ｖ、 −Ｖ４）をして零となる方向
に変化するものである。依って比ＩＩ＆−路５６として
１慢の十分高いものが適用されていれば、 一方１１流Ｉ、ｌは、カレントミラー回路ＭＹの１次側
と直列に接続せる入力抵抗２１の抵抗値を−とし、又カ
レントミラー回路ＭＹの力Ｖント（ラー比をＮ１とし、
ｍｌ！に今簡単の為ａｍ−路１’ １１１Ｄ ｍ力１ｉ
１５ａＪｊび１５ｂ５ｉＬ得られる電圧Ｖ、と出力端１
４ｍ及び１４ｂ１ＭＩＭ−得られる電圧Ｖ！とが亙に等
しい電圧Ｖ。であるとすれば。
が比較され、その比較出力１１にてパルス発生器５７が
スイッチング層パルス８Ｐの嘱又は周期をして制御され
るべく制御されるものである。一方スイツチング用パル
ス８Ｆの帳又は周期が制御されれば、これに応じて整ａ
ｍ１１１１の出力端１５ｍ及び１５ｂ閣で得られる直流
出力電圧Ｖ、が羨化し、この為、検出用抵抗２２ｊＣ流
れる電ｆｆ１Ｉ、及びＩ、が変化し、電圧Ｖ、が、電圧
ｖｓ及びｖ４の差（Ｖ、 −Ｖ４）をして零となる方向
に変化するものである。依って比ＩＩ＆−路５６として
１慢の十分高いものが適用されていれば、 一方１１流Ｉ、ｌは、カレントミラー回路ＭＹの１次側
と直列に接続せる入力抵抗２１の抵抗値を−とし、又カ
レントミラー回路ＭＹの力Ｖント（ラー比をＮ１とし、
ｍｌ！に今簡単の為ａｍ−路１’ １１１Ｄ ｍ力１ｉ
１５ａＪｊび１５ｂ５ｉＬ得られる電圧Ｖ、と出力端１
４ｍ及び１４ｂ１ＭＩＭ−得られる電圧Ｖ！とが亙に等
しい電圧Ｖ。であるとすれば。
１、■（Ｖ、／Ｒｇ）Ｎ、−−−（６）で表わされるも
のである。
のである。
入電ＲＩ、は、カレントミラー回路ＭＩの會しント電う
−比をＮｂとすれば。
−比をＮｂとすれば。
Ｉ、■Ｉ、 Ｎ、 −−−＜’Ｉ）
で表わ専れるものである。
従って俤）、（６）及び（７）式より
一一一（６）
なる関係が得られる。
［＊ｃｌｌｌ！Ｉａ及びＩｂ（Ｉ、及びＩ４、又はＩ５
及びＩ４）が上述せる如＜Ｃ＃ｌれるとき、ａｓ力刃端
１４ ａ １ｋＵ １４ ｂ ノＩＬＹ、 ＡヒＶ４
ｔｌｌ上昇Ｌ、従ってトランジスター路２５の接続中４
５１のＩＥ位Ｖ、が上昇するものである。この為電位Ｖ
。
及びＩ４）が上述せる如＜Ｃ＃ｌれるとき、ａｓ力刃端
１４ ａ １ｋＵ １４ ｂ ノＩＬＹ、 ＡヒＶ４
ｔｌｌ上昇Ｌ、従ってトランジスター路２５の接続中４
５１のＩＥ位Ｖ、が上昇するものである。この為電位Ｖ
。
が、飾遮せる（２）式の関係になり、トランジスタ回路
２５のトランジスタ２ｔがオンするものである。依って
一般には、ｍｆＥｖ、が、上述着る（３）式の関係を有
する場合トランジスタ回路２５のトランジスタ２？がオ
ンし、入口）式の関係を有する場合）テンジスタ５０が
オンし、この為電圧Ｖ、は、上述せる（２）式の右辺の
値（Ｖ、＋Ｖ□）と働武の右辺の値（Ｖ、 −Ｖ□）と
の間の範囲をとるも、定常状態に於て％電圧Ｖ、が、電
圧Ｖ。
２５のトランジスタ２ｔがオンするものである。依って
一般には、ｍｆＥｖ、が、上述着る（３）式の関係を有
する場合トランジスタ回路２５のトランジスタ２？がオ
ンし、入口）式の関係を有する場合）テンジスタ５０が
オンし、この為電圧Ｖ、は、上述せる（２）式の右辺の
値（Ｖ、＋Ｖ□）と働武の右辺の値（Ｖ、 −Ｖ□）と
の間の範囲をとるも、定常状態に於て％電圧Ｖ、が、電
圧Ｖ。
をして
Ｖｐ−ＶＢ ＋ Ｖ□ −−−−（１１）なる関係が得
られるべく得られるものである。
られるべく得られるものである。
従って定常状態＃Ｃ於て、上達せる電１！Ｉ、はＩ、、
ＩｂはＩ４となっているものである。
ＩｂはＩ４となっているものである。
又トランジスタ回路２５の接続中点５１に側路用コンデ
ンナ５ｓがＩＩ統されているので、出力端１６ｍ及び１
６ｂＩＣ交流成分が重畳されても、それがこのコンデン
サ５５を通じて側路婁れ、従ってトランジスタ２９及び
５０のベース及びエミッタ関電圧が交流成分の影響を受
けず、従ってトランジスタ２９及び５０が定電流源とし
て作用し、従って上述せるＩＩＥｆｉＩ 及びＩｂが蟲 交＄ｌｌＥ分＃ｃ＃−響されないものとしそ得られるも
のである。
ンナ５ｓがＩＩ統されているので、出力端１６ｍ及び１
６ｂＩＣ交流成分が重畳されても、それがこのコンデン
サ５５を通じて側路婁れ、従ってトランジスタ２９及び
５０のベース及びエミッタ関電圧が交流成分の影響を受
けず、従ってトランジスタ２９及び５０が定電流源とし
て作用し、従って上述せるＩＩＥｆｉＩ 及びＩｂが蟲 交＄ｌｌＥ分＃ｃ＃−響されないものとしそ得られるも
のである。
以上よりして上述せる本発明によるＤＯ−ＤＯコンバー
タによれば、カレントミラー回路ＭＶ及びＭｌ、検出用
抵抗２２及びトランジスタ回路２Ｓを用いた検出子ｉ！
ＩＤＶ及びＤＩを用いて、負荷１５＃ｃ供給される直Ｒ
出力を、検出用抵抗２２＃して得られる電圧Ｖ、を以っ
て検出し、その検出出力により、スイッチングパルス発
生回路ｓｓを、これより得られるスイッチング層バａ＝
ｘ８ＰＩＤ＠又は周期をして制御されるべく制御し、斯
くて負荷１５に供給される直流幽力（電圧ｖ２及び電流
Ｉ、 ）を定電圧電流化し得るものである。
タによれば、カレントミラー回路ＭＶ及びＭｌ、検出用
抵抗２２及びトランジスタ回路２Ｓを用いた検出子ｉ！
ＩＤＶ及びＤＩを用いて、負荷１５＃ｃ供給される直Ｒ
出力を、検出用抵抗２２＃して得られる電圧Ｖ、を以っ
て検出し、その検出出力により、スイッチングパルス発
生回路ｓｓを、これより得られるスイッチング層バａ＝
ｘ８ＰＩＤ＠又は周期をして制御されるべく制御し、斯
くて負荷１５に供給される直流幽力（電圧ｖ２及び電流
Ｉ、 ）を定電圧電流化し得るものである。
そしてこの場合用いられている検出手段ＤＶ及びＤＩは
、飾述せる電流１１及びＩ、の通路を以って負荷１５に
供給される直流出力を検出する様にしているので、その
検出子１ｔＬＤｖ及びＤＩｇ−よって、負荷１５＃ｃ供
給され−る直ｔＩＬ出力ｃ１４等影響を与えないもので
ある。又検出手段ＤＶ及びＤＩがカレン）１ラ一−路Ｍ
Ｖ及びＭＩ、抵＃ｔ２２及びトランジスター路２ｓを用
いて構成されているので、それ等検出手段ＤＶ及びＤＩ
を半導体集積回路化し得るものである。
、飾述せる電流１１及びＩ、の通路を以って負荷１５に
供給される直流出力を検出する様にしているので、その
検出子１ｔＬＤｖ及びＤＩｇ−よって、負荷１５＃ｃ供
給され−る直ｔＩＬ出力ｃ１４等影響を与えないもので
ある。又検出手段ＤＶ及びＤＩがカレン）１ラ一−路Ｍ
Ｖ及びＭＩ、抵＃ｔ２２及びトランジスター路２ｓを用
いて構成されているので、それ等検出手段ＤＶ及びＤＩ
を半導体集積回路化し得るものである。
依って本発明によれば、負荷に供給される直流出力を１
めで安定に定電圧電流化し得る、装置廉価なり０−ＤＯ
コンバーＩを提供し得る大なる轡黴を有するものである
。
めで安定に定電圧電流化し得る、装置廉価なり０−ＤＯ
コンバーＩを提供し得る大なる轡黴を有するものである
。
尚上述＃ｃ１にでは、負荷に供給される直流出力を定電
圧電流化し得るＤＯ−ＤＯコンバーＩにつき述べたもの
であるが、詳ＩＩａｌｌ！明はこれを省略するも、嬉２
閣に示す如＜、８１図にて上述せる構成に於てそのカレ
ント々ラー回路ＭＩを省略したことを除いてはｌ１１１
１Ｉの場合と同様の構ｉＥ＃ｃｔ、、負荷−こ供給され
る直流出力を定電圧化する様曇こなすことも出来、又第
５図に示す如く、第ｔａｌｌにて上述せる構成番こ於て
その′ｔＪＶント（チー１路ＭＹ及び抵抗２１を省略し
たことを除いては第１図の場合と同様の構成とし、負荷
に供給される直流出力を定電流化する様にするとと−も
できるものである。尚第２図ξこ示す如（に負荷に供給
される直流出力を定電圧化し得る構成とした場合、負荷
ｌこは、（８）式右辺第１項と同じ。
圧電流化し得るＤＯ−ＤＯコンバーＩにつき述べたもの
であるが、詳ＩＩａｌｌ！明はこれを省略するも、嬉２
閣に示す如＜、８１図にて上述せる構成に於てそのカレ
ント々ラー回路ＭＩを省略したことを除いてはｌ１１１
１Ｉの場合と同様の構ｉＥ＃ｃｔ、、負荷−こ供給され
る直流出力を定電圧化する様曇こなすことも出来、又第
５図に示す如く、第ｔａｌｌにて上述せる構成番こ於て
その′ｔＪＶント（チー１路ＭＹ及び抵抗２１を省略し
たことを除いては第１図の場合と同様の構成とし、負荷
に供給される直流出力を定電流化する様にするとと−も
できるものである。尚第２図ξこ示す如（に負荷に供給
される直流出力を定電圧化し得る構成とした場合、負荷
ｌこは、（８）式右辺第１項と同じ。
で表わされる直流出力電圧Ｖ。が得られるものである。
又第Ｓａ＃こ示す如（に負荷番こ供給される直流出力を
定ｗ１ｒｌＬ化し得る構成とした場合、負荷には、（旬
式右辺Ｉ１１項に準じた、１−Ｖ −−−
ａｌ ｂＲ２Ｚ で表わされる直流出力ｔ６１１．が得られるものである
。
定ｗ１ｒｌＬ化し得る構成とした場合、負荷には、（旬
式右辺Ｉ１１項に準じた、１−Ｖ −−−
ａｌ ｂＲ２Ｚ で表わされる直流出力ｔ６１１．が得られるものである
。
又上述に於ては、本発明の僅かな実施例を示したに留ま
り、本発明の精神を脱することなしに種々の賓■変更を
なし得るであろう。
り、本発明の精神を脱することなしに種々の賓■変更を
なし得るであろう。
４ ｍ−の憤槃なｌ！嘴
嬉Ｉｌｌは本ａｒｃよるＤｏ−ＤＯｙｘンＡ−１の一例
を示す接続ｇ％＄９１２１１及び嬉５１１４１夫々本ｖ
ｈｖｓｃヨるＤＯ−ＤＯブンパーーの他の例を示す接続
図である。
を示す接続ｇ％＄９１２１１及び嬉５１１４１夫々本ｖ
ｈｖｓｃヨるＤＯ−ＤＯブンパーーの他の例を示す接続
図である。
図中、１−は１次１１ｍ、 ２は２次巻纏、Ｓはトラン
ス、ｔＩはスイッチング素子、１ｌａｌび８１１は直流
入力端％１１はＩＩＩＩＬ−路、１２鳳及び１２には入
力端、１３１及び１５１１は出力端。
ス、ｔＩはスイッチング素子、１ｌａｌび８１１は直流
入力端％１１はＩＩＩＩＬ−路、１２鳳及び１２には入
力端、１３１及び１５１１は出力端。
５５はスイッチングパルス発生−路、１５番ま負荷、１
６ｍ及び１４には直りｌ出刃端、ムは入力端、Ｂは出力
端％０は共通端、Ｍマ及びＭＩ４ま禽しント建ツー回路
、 ２２４１機ａｆｉｊｌｔＫ、 ２ Ｓはトランジス
ター路、２６は直＃！電源を夫々示す・ 出願人日本電償電−公社
６ｍ及び１４には直りｌ出刃端、ムは入力端、Ｂは出力
端％０は共通端、Ｍマ及びＭＩ４ま禽しント建ツー回路
、 ２２４１機ａｆｉｊｌｔＫ、 ２ Ｓはトランジス
ター路、２６は直＃！電源を夫々示す・ 出願人日本電償電−公社
Claims (2)
- １．１次巻線と２次巻線とを有するトランスを有し、該
トランスの１次巻線の両端かスイッチング素子を通じて
対の直流入力端に接続され、上記トランスの２次巻線の
両端がｍｍｍ路の対の入力端に接続され、皺整流ａｌｌ
の対の出力端が第１及び第２の直流出力端に接続され、
上記スイッチング素子がスイッチングパルス発生＠賂よ
りのスイッチング用パルスにて制御される橡になされた
Ｄｏ−Ｄｏコンバータに於て、 上記第１及び第２の直流出力端間に接続される負荷に供
給される直流出力を検出する検出手段を臭備し、 該検出手段は、入力端と出力端と上記入力端及び出力端
に対して共通端とを有するカレントミラ７回路を有し、 上記カレン）ミラー＠路の入力端及び共通端間の１次側
が上記第１及び第２の直流出力端間に接続され、上記カ
レントミラー回路の出力端が検出用抵抗を通じて直流電
源の一端に接続され、 上記第１又は第２の直流出力端が上記［ｍ出力の電圧に
て制御されるトランジスタ回路を通じて上記直流電源の
他端にＷ！絖され、上記検出用抵抗に得られる検出出力
により、上記スイッチングパルス発生回路が、これより
得られる上記スイッチング用パルスの・暢又は周期をし
て制御、されるべく、１１１１ｉｉＩされる様になされ
た事を脣黴とするＤＣ−Ｄｏコンバータ。 - ２．１次ＩＩＩと２次巻−とを有するトランスを有し、
皺トランスの１次巻−のＷ＃端がスイッチング素子−を
通じて対の直流入力端に接続され、上記トランスの２次
巻線の一端が贅滝回路の対の入力端に接続され、該棗ｔ
ｉＬ回路の対の出力端が第１及び第２の直流出力端にｇ
ｊｋ絖され、上記スイッチング素子がスイッチングパル
ス発生回路よりのスイッチング用パルスにて制御される
様になされたＤＯ−Ｄｏコンバータに於て、 上記第１及び第２の直流出力端間に接続される負荷に供
給される直流出力を検出する検出手段を具備し、 該検出手段は、入力端と出力端と上記人力端及び出力端
に対して共通端とを有するカレントミラー回路を有し、 上記カレント建う−回路の入力端及び共通端間の１次側
が上記整＃１回路の対の出力端の何れか一方とこれにＩ
Ｉ絖せる上記第１及び第２の直流出力端の何れか一方と
の間に介挿され、上記カレン）１ラ一回路の出力端が検
出用抵抗を通じて直流電源の一端に接続され、上記第１
の直流出力端が上記直流出力の電圧にて制御されるトラ
ンジスタ回路を通じて上記直流電源の他端に接続され、 上記検出用抵抗にて得られる検出出力により、上記スイ
ッチングパルス発生回路が、これより得られる上記スイ
ッチング用パルスの幅又は周期をして制御されるべく、
制御される様になされた事を％微とするＤＣ−Ｄｏコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19709081A JPS5899267A (ja) | 1981-12-08 | 1981-12-08 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19709081A JPS5899267A (ja) | 1981-12-08 | 1981-12-08 | Ｄｃ−ｄｃコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5899267A true JPS5899267A (ja) | 1983-06-13 |
Family
ID=16368555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19709081A Pending JPS5899267A (ja) | 1981-12-08 | 1981-12-08 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899267A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012228071A (ja) * | 2011-04-20 | 2012-11-15 | Onkyo Corp | 電源回路 |
| JP2015186363A (ja) * | 2014-03-25 | 2015-10-22 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
-
1981
- 1981-12-08 JP JP19709081A patent/JPS5899267A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012228071A (ja) * | 2011-04-20 | 2012-11-15 | Onkyo Corp | 電源回路 |
| EP2536015A3 (en) * | 2011-04-20 | 2013-01-09 | Onkyo Corporation | Power supply circuit |
| US8760887B2 (en) | 2011-04-20 | 2014-06-24 | Onkyo Corporation | Power supply circuit |
| JP2015186363A (ja) * | 2014-03-25 | 2015-10-22 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980812A (en) | Uninterrupted power supply system having improved power factor correction circuit | |
| KR900004349B1 (ko) | 인버터출력전압의 직류분 보정장치 | |
| US4939633A (en) | Inverter power supply system | |
| FI117363B (fi) | Laite pulssinleveysmodulaatio (PWM) muuntimen ohjaukseen | |
| US4035710A (en) | Pulse width modulated voltage regulator-converter/power converter having means for improving the static stability characteristics thereof | |
| US5212630A (en) | Parallel inverter system | |
| US5115205A (en) | AC amplifier with automatic DC compensation | |
| US6351403B2 (en) | Secondary side switching regulator having a phase lock loop control circuit | |
| AU596863B2 (en) | Pwm inverter with a saturable core | |
| WO2022059138A1 (ja) | 無停電電源装置 | |
| US4591810A (en) | Pulse width modulator for electronic watthour metering | |
| JPS5899267A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH09121559A (ja) | インバータ装置 | |
| JP2765372B2 (ja) | 交流直流変換装置 | |
| JP2632586B2 (ja) | 蓋付容器 | |
| US4209711A (en) | Transistor power circuit with preventive diode bridge | |
| JPS61142961A (ja) | チヨツパ装置の制御方法 | |
| JPH05328728A (ja) | 交流直流変換装置 | |
| JP2632587B2 (ja) | 電源装置 | |
| JPH05928B2 (ja) | ||
| JPH06121544A (ja) | インバータにおける電圧検出回路 | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPH0715350Y2 (ja) | インバータ装置 | |
| JPH0127602B2 (ja) | ||
| JPS63206815A (ja) | 電圧変換装置 |