JPS5851352U - アナログ入力コントロ−ラ - Google Patents
アナログ入力コントロ−ラInfo
- Publication number
- JPS5851352U JPS5851352U JP14678881U JP14678881U JPS5851352U JP S5851352 U JPS5851352 U JP S5851352U JP 14678881 U JP14678881 U JP 14678881U JP 14678881 U JP14678881 U JP 14678881U JP S5851352 U JPS5851352 U JP S5851352U
- Authority
- JP
- Japan
- Prior art keywords
- input controller
- analog input
- analog
- data
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のダイレクトメモリアクセス方式の一例を
示す図、第2図は本考案の一実施例を示すブロック図、
第3図は従来のダイレクトメモリアクセス方式の動作を
説明するタイミング図、第4図は本考案の一実施例を示
すタイミング図である。 10・・・・・・内部メモリ、18・・・・・・制御回
路、19・・・・・・入力回路、20・・・・・−DM
Aバスインクフェイス。
示す図、第2図は本考案の一実施例を示すブロック図、
第3図は従来のダイレクトメモリアクセス方式の動作を
説明するタイミング図、第4図は本考案の一実施例を示
すタイミング図である。 10・・・・・・内部メモリ、18・・・・・・制御回
路、19・・・・・・入力回路、20・・・・・−DM
Aバスインクフェイス。
Claims (1)
- アナログ信号をデジタル信号に変換するアナログボード
と、このアナログボードのデジタル出力を一時的に記憶
する内部メモリとを有し、この内部メモリ内のデータを
DMAバスの使用許可状態を待ってDMAバスを介して
主記憶装置へ転送することを特徴とするアナログ入力コ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14678881U JPS5851352U (ja) | 1981-10-02 | 1981-10-02 | アナログ入力コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14678881U JPS5851352U (ja) | 1981-10-02 | 1981-10-02 | アナログ入力コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5851352U true JPS5851352U (ja) | 1983-04-07 |
Family
ID=29939672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14678881U Pending JPS5851352U (ja) | 1981-10-02 | 1981-10-02 | アナログ入力コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851352U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157697U (ja) * | 1985-03-20 | 1986-09-30 |
-
1981
- 1981-10-02 JP JP14678881U patent/JPS5851352U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61157697U (ja) * | 1985-03-20 | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851352U (ja) | アナログ入力コントロ−ラ | |
| JPS594054U (ja) | ディジタルデータ処理装置 | |
| JPS59119664U (ja) | 複写用卓上入力装置 | |
| JPS6035290U (ja) | カレンダ−時計のシステムバス結合装置 | |
| JPS6339754U (ja) | ||
| JPS59100337U (ja) | Dma制御回路 | |
| JPS5958869U (ja) | 画像デ−タ処理装置 | |
| JPS59134838U (ja) | メモリアクセス記録装置 | |
| JPS58164046U (ja) | マイクロプロセツサの制御装置 | |
| JPS5894021U (ja) | マイクロコンピユ−タ | |
| JPS61653U (ja) | Dma転送回路 | |
| JPS5851359U (ja) | 出力回路 | |
| JPS60144146U (ja) | プリント板の履歴情報読取り回路 | |
| JPS58108547U (ja) | デ−タ転送装置 | |
| JPS5817568U (ja) | レベルメ−タ装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS5872800U (ja) | 設定デ−タのメモリ保護装置 | |
| JPS59182762U (ja) | 情報処理装置 | |
| JPS6047058U (ja) | チヤネル制御装置 | |
| JPS6095653U (ja) | デ−タバス制御装置 | |
| JPS5872050U (ja) | レシ−ト印字装置 | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS6151548U (ja) | ||
| JPS60167462U (ja) | 画像処理装置 | |
| JPS5911354U (ja) | 電子式キヤツシユレジスタ− |