JPS5910068A - 光センサアレイ装置 - Google Patents
光センサアレイ装置Info
- Publication number
- JPS5910068A JPS5910068A JP57118584A JP11858482A JPS5910068A JP S5910068 A JPS5910068 A JP S5910068A JP 57118584 A JP57118584 A JP 57118584A JP 11858482 A JP11858482 A JP 11858482A JP S5910068 A JPS5910068 A JP S5910068A
- Authority
- JP
- Japan
- Prior art keywords
- sensor array
- array device
- optical sensor
- thin film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は光センサアレイ装置に係わり、特にファクシミ
リ送信装置などの密着形光センサアレイ装置に用いられ
るラインセンサの構造の改良に関するものである。
リ送信装置などの密着形光センサアレイ装置に用いられ
るラインセンサの構造の改良に関するものである。
近年、ファクシミリ送信装置の小形化、畠速度化および
高信頼性化を目的として、密着形読み取り方式の光セッ
サアレイ装置が提案されている。
高信頼性化を目的として、密着形読み取り方式の光セッ
サアレイ装置が提案されている。
この光センサアレイ装置は、透光性ガラス基板上腹のピ
ッチで多数本並列配置して構成したラインセンサを送イ
―原稿に密着させて１：１の比率で読み取るようにした
ものである。この場合、送信原稿がＡ４サイズ（約２２
０ＷｒＭ）では、約１７６０本のアモルファスノリコン
薄膜ダイオードとこのダイオードに直列接続され光電変
換信号の廻り込みによってツムじるクロストークを防止
するブロッキングダイオードとその読み出し信号引き出
し線としてのマトリックス配線が必要となる。
ッチで多数本並列配置して構成したラインセンサを送イ
―原稿に密着させて１：１の比率で読み取るようにした
ものである。この場合、送信原稿がＡ４サイズ（約２２
０ＷｒＭ）では、約１７６０本のアモルファスノリコン
薄膜ダイオードとこのダイオードに直列接続され光電変
換信号の廻り込みによってツムじるクロストークを防止
するブロッキングダイオードとその読み出し信号引き出
し線としてのマトリックス配線が必要となる。
このように構成された密着形光センサアレイ装置は、光
電変換機能としてアモルファスノリコン薄膜材料を使用
し、かつ多数本となる読み出しビットについての信号線
を取り出すことは極めて困難となるので、第１図に示す
ようなマトリックス配線構造が提案されている。すなわ
ち第１図において、１は共通電極セレクタ、２は例えば
アモルファスシリコン薄膜ダイオードからなる光電変換
素子、３はクロストーク防止用のブロッキングダイオー
ド、４は読み出し信号線としての信号配線、５は個別電
極セレクタである。
電変換機能としてアモルファスノリコン薄膜材料を使用
し、かつ多数本となる読み出しビットについての信号線
を取り出すことは極めて困難となるので、第１図に示す
ようなマトリックス配線構造が提案されている。すなわ
ち第１図において、１は共通電極セレクタ、２は例えば
アモルファスシリコン薄膜ダイオードからなる光電変換
素子、３はクロストーク防止用のブロッキングダイオー
ド、４は読み出し信号線としての信号配線、５は個別電
極セレクタである。
しかしながら、前記構成による光センサアレイ装置にお
いて、送信原稿がＡ４サイズの場合、約１７６０本の信
号配線４のマトリックス配線を実現するためには多層配
線構造が心安となる。例えば１７２８ビツトの画素を、
３２Ｘ５４ ビットのマトリックス配線を行なった場合
、スルホールポイントが１７２８１同所、クロスオーバ
ーポイントが１７２７ｘ３２＝５５２６４１固所もしく
は１７２７ｘ５４＝９３２５８個所生じることになり、
これらの多層配線相互間の絶縁層として膜厚的３μｍの
８１０２膜を用いた場合、多層配線部の浮遊容量は約１
０３ＰＦとなる。
いて、送信原稿がＡ４サイズの場合、約１７６０本の信
号配線４のマトリックス配線を実現するためには多層配
線構造が心安となる。例えば１７２８ビツトの画素を、
３２Ｘ５４ ビットのマトリックス配線を行なった場合
、スルホールポイントが１７２８１同所、クロスオーバ
ーポイントが１７２７ｘ３２＝５５２６４１固所もしく
は１７２７ｘ５４＝９３２５８個所生じることになり、
これらの多層配線相互間の絶縁層として膜厚的３μｍの
８１０２膜を用いた場合、多層配線部の浮遊容量は約１
０３ＰＦとなる。
そして、これらの多層配線から出力きれる出力信号を入
力インピーダンス約１ＯＫΩ程度のＪ胃幅器で増幅した
場合、ＲＣ時定数が約１０μＳとなり、ファクシミリ送
信装置の応答速度が制限されてしまうという欠点があっ
た。
力インピーダンス約１ＯＫΩ程度のＪ胃幅器で増幅した
場合、ＲＣ時定数が約１０μＳとなり、ファクシミリ送
信装置の応答速度が制限されてしまうという欠点があっ
た。
したがって本発明は、前述した欠点に能みてなされたも
のであり、その目的とするところは、クロスト−り防止
用のブロッキングトランジスタを、薄膜トラン／メタで
構成し、該トランジスタのゲート人力をマトリックス配
線し、トレインを全ピット共１街の出力角−弓配糾とす
ることによって、ラインセンタの出力インピーダンスを
低減させてＲＣ時５５Ｅ数ケ低減させ、多層配線の浮遊
容量に起因する応答速度を同上させた光センサアレイ装
（〆を提供することにある。
のであり、その目的とするところは、クロスト−り防止
用のブロッキングトランジスタを、薄膜トラン／メタで
構成し、該トランジスタのゲート人力をマトリックス配
線し、トレインを全ピット共１街の出力角−弓配糾とす
ることによって、ラインセンタの出力インピーダンスを
低減させてＲＣ時５５Ｅ数ケ低減させ、多層配線の浮遊
容量に起因する応答速度を同上させた光センサアレイ装
（〆を提供することにある。
以下図面を用いて本発明の実施例を詳細に説明する。
化２図は本発明による元センサアレイ装置に係わるライ
ンセンサの一例を説明するための要部回路図である。同
図において、６はソース電極を光電変換素子２の出力端
に、ドレイン電極を全ビット共通の出力信号端子Ｉに、
ゲート電極を多層配線された各信号配線４にそれぞれ接
続させたクロストーク防止用薄膜トランジスタであり、
この薄膜トランジスタ６はアモルファス７リコントラン
ジスタで構成されている。８は前記各薄膜トランジスタ
６のゲート電極を順次選択するパルスジェネレータから
なるゲートセレクタである。
ンセンサの一例を説明するための要部回路図である。同
図において、６はソース電極を光電変換素子２の出力端
に、ドレイン電極を全ビット共通の出力信号端子Ｉに、
ゲート電極を多層配線された各信号配線４にそれぞれ接
続させたクロストーク防止用薄膜トランジスタであり、
この薄膜トランジスタ６はアモルファス７リコントラン
ジスタで構成されている。８は前記各薄膜トランジスタ
６のゲート電極を順次選択するパルスジェネレータから
なるゲートセレクタである。
このように構成された光センサアレイ装置は次のように
して製作される。すなわち、送信原稿を密着配置させる
透光性ガラス基板上にプラズマＣｖＤ法によりアモルフ
ァスシリコンの１形のＩｌｌ形成し、この膜をフォトエ
ツチング法により読み取りビット数だけの光電変換素子
２と薄膜トランジスタ６のパターンとを加工する。そし
て、光電変換素子２はメタルコンタクトと透明導電膜な
どの透明電極とでサンドイッチ構造をもたせて構成する
。また、薄膜トランジスタ６は、第３図に安部断面構成
図で示すように透光性ガラス基板９上ニ形成されたアモ
ルファスシリコンバター７１０上にＡｔ膜を形成し、そ
の中央部に１０ないし１００μｍのギャップを設けてそ
れぞれドレイン電極１１およびソース電極１２を形成す
る。ここで、前記ドレイン、ソース電極１１．１２のコ
ンタクトを良好とするためにｎ＋形のアモルファスシリ
コンを途中に挾んでも良い。そして、前記ドレイン。
して製作される。すなわち、送信原稿を密着配置させる
透光性ガラス基板上にプラズマＣｖＤ法によりアモルフ
ァスシリコンの１形のＩｌｌ形成し、この膜をフォトエ
ツチング法により読み取りビット数だけの光電変換素子
２と薄膜トランジスタ６のパターンとを加工する。そし
て、光電変換素子２はメタルコンタクトと透明導電膜な
どの透明電極とでサンドイッチ構造をもたせて構成する
。また、薄膜トランジスタ６は、第３図に安部断面構成
図で示すように透光性ガラス基板９上ニ形成されたアモ
ルファスシリコンバター７１０上にＡｔ膜を形成し、そ
の中央部に１０ないし１００μｍのギャップを設けてそ
れぞれドレイン電極１１およびソース電極１２を形成す
る。ここで、前記ドレイン、ソース電極１１．１２のコ
ンタクトを良好とするためにｎ＋形のアモルファスシリ
コンを途中に挾んでも良い。そして、前記ドレイン。
ソース電極１１，１２上に８１０２からなるゲート絶縁
膜１３を形μした後、その上面にＩｔ膜からなるゲート
電極１４を形成して製作される。
膜１３を形μした後、その上面にＩｔ膜からなるゲート
電極１４を形成して製作される。
このようにして構成された光センサアレイ装置において
、図示しない送信原稿が密着配置されることにより、各
光電変換素子２によって読み出されだ光信号は、龜気信
号に変換され、各光電変換素子２に接糺さｔｌだ各薄膜
トランジスタ６を、ゲートセレクタ８から出力される各
ゲートを極選択信号で選択されることによって、全ビッ
ト共通のＬＬ力（，４号端子７より読み取ることができ
る。この（ん台、このラインセンサの出力インピーダン
スは、多層配線された１′８号配＋％！４部の浮遊容量
と薄膜トランジスタ６のゲート電極を駆動するゲートセ
レクタ８との槓と々す、この出力インピーダンスは約５
０Ω程度−ｔで低減させることができるので、したがっ
てＲＣ時定数を２桁低減できる。この結果、読み取りセ
ンサの応答速度を大幅に高速化できるととが可能となっ
た。
、図示しない送信原稿が密着配置されることにより、各
光電変換素子２によって読み出されだ光信号は、龜気信
号に変換され、各光電変換素子２に接糺さｔｌだ各薄膜
トランジスタ６を、ゲートセレクタ８から出力される各
ゲートを極選択信号で選択されることによって、全ビッ
ト共通のＬＬ力（，４号端子７より読み取ることができ
る。この（ん台、このラインセンサの出力インピーダン
スは、多層配線された１′８号配＋％！４部の浮遊容量
と薄膜トランジスタ６のゲート電極を駆動するゲートセ
レクタ８との槓と々す、この出力インピーダンスは約５
０Ω程度−ｔで低減させることができるので、したがっ
てＲＣ時定数を２桁低減できる。この結果、読み取りセ
ンサの応答速度を大幅に高速化できるととが可能となっ
た。
以上説明したように本発明によれば、多層配線の浮遊容
量に起因する読み取り時間の遅れを大幅に低減できるの
で、密着形光センサアレイ装置の筒速度化をさらに一層
向上させることができるという極めて優れた効果が得ら
れる。
量に起因する読み取り時間の遅れを大幅に低減できるの
で、密着形光センサアレイ装置の筒速度化をさらに一層
向上させることができるという極めて優れた効果が得ら
れる。
第１図は光センサアレイ装置の一例ヶ示す平部１ｍ路′
！ＩＩｔＦｉｙ、図、第２図は本発明による光センサア
レイ装置の一例を示す袋部回路構成図、第３図は第２図
の薄膜トランジスタの一例を示す委部断面構成図である
。 １・・・・共通電極セレクタ、２・・・・光′咀変換素
子、４・・・・信号配線、６・・・・薄膜トランジスタ
、７・・・・出力信号端子、８・・・・ゲートセレクタ
、９・・・・透光性ガラス基板、ｉｏ・・争φアモルフ
ァスシリコンパターン、１１・・拳・ドレイン’Ｉｌｉ
、１２・・拳・ソース電極、１３・・・・ゲート絶縁膜
、１４・・・・ゲート電極。 代理人 弁理士博田利幸
！ＩＩｔＦｉｙ、図、第２図は本発明による光センサア
レイ装置の一例を示す袋部回路構成図、第３図は第２図
の薄膜トランジスタの一例を示す委部断面構成図である
。 １・・・・共通電極セレクタ、２・・・・光′咀変換素
子、４・・・・信号配線、６・・・・薄膜トランジスタ
、７・・・・出力信号端子、８・・・・ゲートセレクタ
、９・・・・透光性ガラス基板、ｉｏ・・争φアモルフ
ァスシリコンパターン、１１・・拳・ドレイン’Ｉｌｉ
、１２・・拳・ソース電極、１３・・・・ゲート絶縁膜
、１４・・・・ゲート電極。 代理人 弁理士博田利幸
Claims (1)
- 光電変換機能を有するアモルファスシリコンタイオード
と、前記ダイオードに接続されたクロストーク防止用ア
モルファスシリコントランジスタと、前記トランジスタ
の入力端に接続されだマトリックス配線とからなる一組
のセンサを透光性ガラス板上に多数組配列形成してなる
ラインセンサと、前記ラインセンサの前記トランジスタ
を駆動させるゲートセレクタとを備えたことを％鍼とす
る光センサアレイ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118584A JPS5910068A (ja) | 1982-07-09 | 1982-07-09 | 光センサアレイ装置 |
| US06/511,333 US4607168A (en) | 1982-07-09 | 1983-07-06 | Photosensor array devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118584A JPS5910068A (ja) | 1982-07-09 | 1982-07-09 | 光センサアレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910068A true JPS5910068A (ja) | 1984-01-19 |
Family
ID=14740197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118584A Pending JPS5910068A (ja) | 1982-07-09 | 1982-07-09 | 光センサアレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910068A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147173A (ja) * | 1984-01-12 | 1985-08-03 | Canon Inc | フオトセンサアレ− |
| US4689487A (en) * | 1984-09-03 | 1987-08-25 | Kabushiki Kaisha Toshiba | Radiographic image detection apparatus |
-
1982
- 1982-07-09 JP JP57118584A patent/JPS5910068A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60147173A (ja) * | 1984-01-12 | 1985-08-03 | Canon Inc | フオトセンサアレ− |
| US4689487A (en) * | 1984-09-03 | 1987-08-25 | Kabushiki Kaisha Toshiba | Radiographic image detection apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027176A (en) | Photo-electric converter with intervening wirings for capacitive shielding | |
| EP0297413A2 (en) | Photoelectric conversion device | |
| JP4386213B2 (ja) | 光電変換装置及び画素パネル | |
| JPS5910068A (ja) | 光センサアレイ装置 | |
| JPH0590559A (ja) | 密着型イメージセンサ | |
| US12254949B2 (en) | Memory device | |
| JPS6267864A (ja) | 原稿読み取り装置 | |
| JPH0588552B2 (ja) | ||
| US5041913A (en) | Image sensor crosstalk cancelling method | |
| JPH0329197B2 (ja) | ||
| JPH022676A (ja) | イメージセンサ | |
| JPH04313947A (ja) | イメ−ジセンサ及びその駆動方法 | |
| JPS62208665A (ja) | 積層形半導体記憶装置 | |
| JPS5978867A (ja) | ダイレクト・ドライブ形サ−マルヘツド | |
| KR960007915B1 (ko) | 밀착형 이미지 센서 | |
| JP2654291B2 (ja) | 半導体装置用パッケージのリード配線 | |
| JPS62293766A (ja) | 光電変換装置 | |
| JPS62171372A (ja) | 光電変換装置 | |
| JPH02219268A (ja) | 半導体装置及びそれを用いた光電変換装置 | |
| JPH01130564A (ja) | イメージセンサ | |
| JPS61131474A (ja) | 積層型半導体装置 | |
| JPH03225697A (ja) | 半導体集積回路 | |
| JPH0271561A (ja) | 密着型等倍センサ | |
| JPS62293765A (ja) | 光電変換装置 | |
| JPS60137064A (ja) | 電荷転送装置 |