JPH0782467B2 - 集積回路カートリッジ付き電子機器 - Google Patents
集積回路カートリッジ付き電子機器Info
- Publication number
- JPH0782467B2 JPH0782467B2 JP61249313A JP24931386A JPH0782467B2 JP H0782467 B2 JPH0782467 B2 JP H0782467B2 JP 61249313 A JP61249313 A JP 61249313A JP 24931386 A JP24931386 A JP 24931386A JP H0782467 B2 JPH0782467 B2 JP H0782467B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- integrated circuit
- electronic device
- memory card
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 54
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Memory System (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、複数の集積回路カートリッジが着脱可能に装
着される電子機器に関し、特にそれら集積回路カートリ
ッジを選択してアクセス可能にした集積回路カートリッ
ジ付き電子機器に関するものである。
着される電子機器に関し、特にそれら集積回路カートリ
ッジを選択してアクセス可能にした集積回路カートリッ
ジ付き電子機器に関するものである。
(従来技術) 近年、1チップマイコンを内蔵したICカードやROM(リ
ード・オンリ・メモリ)或いはRAM(ランダム・アクセ
ス・メモリ)を内蔵したメモリカードは、キャッシュカ
ード、クレジットカード、身分証明書、健康カルテや電
話カード等として、各種の分野で多種多様に用いられ、
携帯型の有力な情報媒体として普及している。
ード・オンリ・メモリ)或いはRAM(ランダム・アクセ
ス・メモリ)を内蔵したメモリカードは、キャッシュカ
ード、クレジットカード、身分証明書、健康カルテや電
話カード等として、各種の分野で多種多様に用いられ、
携帯型の有力な情報媒体として普及している。
特に上記メモリカードは比較的大きなメモリ容量を確保
出来、専用インターフェイスを必要とせず、安価である
ことから、現代の種々な電子機器においてメモリカード
が用途や目的に応じて適宜差換えて使用されている。
出来、専用インターフェイスを必要とせず、安価である
ことから、現代の種々な電子機器においてメモリカード
が用途や目的に応じて適宜差換えて使用されている。
前記メモリカードには雄コネクタ(又は雌コネクタ)が
1個設けられており、この雄コネクタ(又は雌コネク
タ)を電子機器に設けられた雌コネクタ(又は雄コネク
タ)に接続することにより、両コネクタを介してメモリ
カードからデータが読出され、またデータがメモリカー
ドに書込まれるように構成されており、大型コンピュー
タに接続される外部記憶装置としてのハードディスクや
磁気テープ等に記憶する大量のデータをメモリカードに
記憶させたいとき、或いは記憶させるデータを内容に応
じて分類したデータ毎に別々のメモリカードに記憶させ
たいときには、1度に複数のメモリカードを電子機器に
接続する必要が生じる。
1個設けられており、この雄コネクタ(又は雌コネク
タ)を電子機器に設けられた雌コネクタ(又は雄コネク
タ)に接続することにより、両コネクタを介してメモリ
カードからデータが読出され、またデータがメモリカー
ドに書込まれるように構成されており、大型コンピュー
タに接続される外部記憶装置としてのハードディスクや
磁気テープ等に記憶する大量のデータをメモリカードに
記憶させたいとき、或いは記憶させるデータを内容に応
じて分類したデータ毎に別々のメモリカードに記憶させ
たいときには、1度に複数のメモリカードを電子機器に
接続する必要が生じる。
(発明が解決しようとする問題点) 上記のように1度に複数のメモリカードを電子機器に接
続する必要が生じる場合には、複数枚のメモリカードを
夫々電子機器に設けた複数のコネクタに接続することが
考えられる。
続する必要が生じる場合には、複数枚のメモリカードを
夫々電子機器に設けた複数のコネクタに接続することが
考えられる。
しかし、現在においてメモリカードのアドレス設定は固
定され一種類に統一されているので、同一アドレスに対
して複数のメモリチップが存在することになり不都合が
生じる。
定され一種類に統一されているので、同一アドレスに対
して複数のメモリチップが存在することになり不都合が
生じる。
この不都合を解消するために、メモリのアドレス設定を
異ならせた複数種類のメモリカードを使用すればよいこ
とになるが、メモリカードの汎用性がなくなり且つ柔軟
性に欠けること、所望のアドレスに設定されたメモリカ
ードを選択して且つ柔軟性に欠けること、所望のアドレ
スに設定されたメモリカードを選択して入手しなければ
ならないこと、メーカーは複数種類のメモリカードを生
産する必要があると共にメモリカードの管理が複雑化し
製作コストが高くなること等の問題がある。
異ならせた複数種類のメモリカードを使用すればよいこ
とになるが、メモリカードの汎用性がなくなり且つ柔軟
性に欠けること、所望のアドレスに設定されたメモリカ
ードを選択して且つ柔軟性に欠けること、所望のアドレ
スに設定されたメモリカードを選択して入手しなければ
ならないこと、メーカーは複数種類のメモリカードを生
産する必要があると共にメモリカードの管理が複雑化し
製作コストが高くなること等の問題がある。
(発明の目的) 本発明の目的は、複数の集積回路カートリッジのメモリ
を選択してアクセス可能にし、汎用性のある集積回路カ
ートリッジを適用可能にした集積回路カートリッジ付き
電子機器を提供することである。
を選択してアクセス可能にし、汎用性のある集積回路カ
ートリッジを適用可能にした集積回路カートリッジ付き
電子機器を提供することである。
(問題点を解決するための手段) 本発明に係る集積回路カートリッジ付き電子機器は、少
なくともメモリとしての集積回路を有する複数の集積回
路カートリッジを備え、これら複数の集積回路カートリ
ッジが着脱可能に接続される電子機器において、前記各
集積回路カートリッジが、電子機器から供給される複数
のメモリ指定信号を複数の入力端子に受け、予め設定さ
れた真理値テーブルに基づいて、それらメモリ指定信号
の組合せに応じたパターンのメモリセレクト信号を複数
の出力端子に出力するデコーダと、外部から設定操作可
能なスイッチ手段であって、前記デコーダの複数の出力
端子のうちの1つを、前記メモリのチップセレクト端子
に択一的に接続するスイッチ手段とを備え、前記電子機
器において複数のメモリ指定信号を介して、複数の集積
回路カートリッジを夫々選択してアクセス可能に構成し
たものである。
なくともメモリとしての集積回路を有する複数の集積回
路カートリッジを備え、これら複数の集積回路カートリ
ッジが着脱可能に接続される電子機器において、前記各
集積回路カートリッジが、電子機器から供給される複数
のメモリ指定信号を複数の入力端子に受け、予め設定さ
れた真理値テーブルに基づいて、それらメモリ指定信号
の組合せに応じたパターンのメモリセレクト信号を複数
の出力端子に出力するデコーダと、外部から設定操作可
能なスイッチ手段であって、前記デコーダの複数の出力
端子のうちの1つを、前記メモリのチップセレクト端子
に択一的に接続するスイッチ手段とを備え、前記電子機
器において複数のメモリ指定信号を介して、複数の集積
回路カートリッジを夫々選択してアクセス可能に構成し
たものである。
(作用) 本発明に係る集積回路カートリッジ付き電子機器は、少
なくともメモリとしての集積回路を有する複数の集積回
路カートリッジを備え、これら複数の集積回路カートリ
ッジが着脱可能に接続される電子機器であり、この集積
回路カートリッジ付き電子機器においては、各集積回路
カートリッジが、デコーダと、スイッチ手段とを備えて
いる。デコーダは、電子機器から供給される複数のメモ
リ指定信号を複数の入力端子に受け、予め設定された真
理値テーブルに基づいて、それらメモリ指定信号の組合
せに応じたパターンのメモリセレクト信号を複数の出力
端子に出力する。外部から設定操作可能なスイッチ手段
は、デコーダの複数の出力端子のうちの1つを、集積回
路カートリッジのメモリのチップセレクト端子に択一的
に接続する。
なくともメモリとしての集積回路を有する複数の集積回
路カートリッジを備え、これら複数の集積回路カートリ
ッジが着脱可能に接続される電子機器であり、この集積
回路カートリッジ付き電子機器においては、各集積回路
カートリッジが、デコーダと、スイッチ手段とを備えて
いる。デコーダは、電子機器から供給される複数のメモ
リ指定信号を複数の入力端子に受け、予め設定された真
理値テーブルに基づいて、それらメモリ指定信号の組合
せに応じたパターンのメモリセレクト信号を複数の出力
端子に出力する。外部から設定操作可能なスイッチ手段
は、デコーダの複数の出力端子のうちの1つを、集積回
路カートリッジのメモリのチップセレクト端子に択一的
に接続する。
つまり、各集積回路カートリッジにおいて、デコーダ
は、複数のメモリ指定信号の組合せに応じたパターンの
メモリセレクト信号を出力し、スイッチ手段を介して、
そのメモリセレクト信号のうちの「H」レベル信号がメ
モリのチップセレクト端子に供給されると、その集積回
路カートリッジのメモリにアクセス可能となり、また、
メモリセレクト信号のうちの「L」レベル信号がメモリ
のチップセレクト端子に供給されると、前記メモリにア
クセス不能となる。
は、複数のメモリ指定信号の組合せに応じたパターンの
メモリセレクト信号を出力し、スイッチ手段を介して、
そのメモリセレクト信号のうちの「H」レベル信号がメ
モリのチップセレクト端子に供給されると、その集積回
路カートリッジのメモリにアクセス可能となり、また、
メモリセレクト信号のうちの「L」レベル信号がメモリ
のチップセレクト端子に供給されると、前記メモリにア
クセス不能となる。
電子機器に接続される複数の集積回路カートリッジのス
イッチ手段は、相互に異なる位置に設定されるので、電
子機器から所望の集積回路カートリッジのスイッチ手段
の設定に適合する組合せの複数のメモリ指定信号を供給
し、デコーダから出力されるメモリセレクト信号を介し
て「H」レベル信号をチップセレクト端子に供給するこ
とで、その所望の集積回路カートリッジを選択してアク
セスすることができる。
イッチ手段は、相互に異なる位置に設定されるので、電
子機器から所望の集積回路カートリッジのスイッチ手段
の設定に適合する組合せの複数のメモリ指定信号を供給
し、デコーダから出力されるメモリセレクト信号を介し
て「H」レベル信号をチップセレクト端子に供給するこ
とで、その所望の集積回路カートリッジを選択してアク
セスすることができる。
(発明の効果) 本発明に係る集積回路カートリッジ付き電子機器によれ
ば、以上説明したように、少なくともメモリとしての集
積回路を有する各集積回路カートリッジにデコーダとス
イッチ手段を設け、電子機器に複数の集積回路カートリ
ッジを装着た状態で、複数のメモリ指定信号を介して、
複数の集積回路カートリッジを夫々選択してアクセス可
能に構成したので、複数の同一の集積回路カートリッジ
を装着した場合にも、各集積回路カートリッジを選択し
てアクセスすることができること、同一の集積回路カー
トリッジを使用できるため、集積回路カートリッジの汎
用性及び柔軟性を確保できること、集積回路カートリッ
ジの製作コスト及びその管理面で有利であること、等の
効果が得られる。
ば、以上説明したように、少なくともメモリとしての集
積回路を有する各集積回路カートリッジにデコーダとス
イッチ手段を設け、電子機器に複数の集積回路カートリ
ッジを装着た状態で、複数のメモリ指定信号を介して、
複数の集積回路カートリッジを夫々選択してアクセス可
能に構成したので、複数の同一の集積回路カートリッジ
を装着した場合にも、各集積回路カートリッジを選択し
てアクセスすることができること、同一の集積回路カー
トリッジを使用できるため、集積回路カートリッジの汎
用性及び柔軟性を確保できること、集積回路カートリッ
ジの製作コスト及びその管理面で有利であること、等の
効果が得られる。
(実施例) 以下、本発明の実施例について図面を参照しつつ説明す
る。
る。
最初に、RAM(ランダム・アクセス・メモリ)搭載のメ
モリカードの構成とそのメモリカードを電子機器に装着
する装着例について説明する。
モリカードの構成とそのメモリカードを電子機器に装着
する装着例について説明する。
前記メモリカード1は、第1図及び第2図に示すよう
に、縦・横が52mm×86mmで厚さが数mmのカードで、デー
タの書込み或いは読出しが可能な1チップのスタティッ
クRAM(8Kバイト)2と、そのRAM2に書込まれたデータ
を記憶保存するためのバックアップ用のバッテリー3
と、30極の端子が設けられたカードエッジ型の雌コネク
タ4及び雄コネクタ5と、アドレスを選択設定するため
のアドレス設定器6と、AB0〜AB15の16本のアドレスバ
ス9と、DB0〜DB7の8本のデータバス10と、リード・ラ
イト信号線を含む制御バス11と、メモリカード1を保護
するためのプラスチックケースとで構成されている。
に、縦・横が52mm×86mmで厚さが数mmのカードで、デー
タの書込み或いは読出しが可能な1チップのスタティッ
クRAM(8Kバイト)2と、そのRAM2に書込まれたデータ
を記憶保存するためのバックアップ用のバッテリー3
と、30極の端子が設けられたカードエッジ型の雌コネク
タ4及び雄コネクタ5と、アドレスを選択設定するため
のアドレス設定器6と、AB0〜AB15の16本のアドレスバ
ス9と、DB0〜DB7の8本のデータバス10と、リード・ラ
イト信号線を含む制御バス11と、メモリカード1を保護
するためのプラスチックケースとで構成されている。
前記雄コネクタ5はメモリカード1の長手方向の一端に
設けられており、タイプライタやプリンタやパーソナル
コンピュータ等の電子機器12に設けられたカードエッジ
型の雌コネクタに着脱可能に接続され、また雌コネクタ
4はメモリカード1の他端に設けられ、同種のメモリカ
ード1の雄コネクタを着脱可能に直列的に接続し得るよ
うに構成されている。
設けられており、タイプライタやプリンタやパーソナル
コンピュータ等の電子機器12に設けられたカードエッジ
型の雌コネクタに着脱可能に接続され、また雌コネクタ
4はメモリカード1の他端に設けられ、同種のメモリカ
ード1の雄コネクタを着脱可能に直列的に接続し得るよ
うに構成されている。
前記アドレス設定器6はデコーダチップ(ICチップ)7
と、第1位置aから第8位置8位置hに至る8位置を選
択的に切換えるロータリ型の切換スイッチ8とで構成さ
れている。
と、第1位置aから第8位置8位置hに至る8位置を選
択的に切換えるロータリ型の切換スイッチ8とで構成さ
れている。
前記デコーダチップ7には、A0、A1、A2の3つの入力端
子とO0〜O7の8つの出力端子と接地されたE1・E2の2つ
のイネーブル端子とが設けられており、各端子A0、端子
A1、端子A2には16本のアドレスバス9の内AB13、AB14、
AB15が夫々接続され、各端子O0、端子O1、・・・・端子
O7からの出力線が前記切換スイッチ8の各第1位置a、
第2位置b、・・・第8位置hに接続され、コモン端子
iからの出力線がRAM2の端子CS(チップ・セレクト)に
接続されている。
子とO0〜O7の8つの出力端子と接地されたE1・E2の2つ
のイネーブル端子とが設けられており、各端子A0、端子
A1、端子A2には16本のアドレスバス9の内AB13、AB14、
AB15が夫々接続され、各端子O0、端子O1、・・・・端子
O7からの出力線が前記切換スイッチ8の各第1位置a、
第2位置b、・・・第8位置hに接続され、コモン端子
iからの出力線がRAM2の端子CS(チップ・セレクト)に
接続されている。
そして、切換スイッチ8(これが、スイッチ手段に相当
する)の切換操作部がプラスチックケースに設けられた
方形の穴に臨んで位置し、第1図において紙面の直交方
向より第1位置aから第8位置hに亙って切換自在に構
成されている。
する)の切換操作部がプラスチックケースに設けられた
方形の穴に臨んで位置し、第1図において紙面の直交方
向より第1位置aから第8位置hに亙って切換自在に構
成されている。
前記アドレスバス9(AB0〜AB15)と、データバス10(D
B0〜DB7)と、制御バス11とが雌コネクタ4〜雄コネク
タ5間とRAM2とに配線(但し、アドレスバス9のAB0〜A
B12がRAM2に配線)されており、メモリカード1が電子
機器12に接続されると、電子機器12のCPU(中央演算装
置)13の各アドレスバス、データバス、制御バスがメモ
リカードの1の各アドレスバス9、データバス10、制御
バス11に対応して雄・雌コネクタ4・5を介して接続さ
れる。尚、図示していないが、電子機器12のVcc線とGND
線とがメモリカード1に接続されている。
B0〜DB7)と、制御バス11とが雌コネクタ4〜雄コネク
タ5間とRAM2とに配線(但し、アドレスバス9のAB0〜A
B12がRAM2に配線)されており、メモリカード1が電子
機器12に接続されると、電子機器12のCPU(中央演算装
置)13の各アドレスバス、データバス、制御バスがメモ
リカードの1の各アドレスバス9、データバス10、制御
バス11に対応して雄・雌コネクタ4・5を介して接続さ
れる。尚、図示していないが、電子機器12のVcc線とGND
線とがメモリカード1に接続されている。
次に、アドレス設定器6によりメモリカード1のメモリ
領域を選択するときの作用について説明する。
領域を選択するときの作用について説明する。
前記13本のアドレスバス9(AB0〜AB12)のデータによ
りRAM2の8Kバイトの各アドレスが選択されるとともに、
アドレスバス9(AB13〜AB15)のデータ(これが、複数
のメモリ指定信号に相当する)がデコーダチップ7で次
の表1に示す真理値によりデコードされ、端子O0〜端子
O7の何れか1つの端子から「L」レベル信号が出力され
る。尚、デコーダチップ7から出力端子O0〜端子O7に出
力される信号がメモリセレクト信号に相当する。
りRAM2の8Kバイトの各アドレスが選択されるとともに、
アドレスバス9(AB13〜AB15)のデータ(これが、複数
のメモリ指定信号に相当する)がデコーダチップ7で次
の表1に示す真理値によりデコードされ、端子O0〜端子
O7の何れか1つの端子から「L」レベル信号が出力され
る。尚、デコーダチップ7から出力端子O0〜端子O7に出
力される信号がメモリセレクト信号に相当する。
即ち、前記電子機器12のメモリマップと制御プログラム
により、メモリカード1用のメモリ領域があるアドレス
から64Kバイト分設けられており、CPU13はアドレスデー
タの出力に応じてRAM2の8Kバイト毎のメモリ領域を選択
するAB13〜AB15(アドレスバス9)のチップセレクトデ
ータを次の表2に基いて出力する。
により、メモリカード1用のメモリ領域があるアドレス
から64Kバイト分設けられており、CPU13はアドレスデー
タの出力に応じてRAM2の8Kバイト毎のメモリ領域を選択
するAB13〜AB15(アドレスバス9)のチップセレクトデ
ータを次の表2に基いて出力する。
ここで、メモリカード1用に割当てられた64Kバイトに
おいて、切換スイッチ8を第2図に示す第1位置(1の
表示)aに切換えると、RAM2はアドレス「000〜1FFF」
に至る8Kバイトが選択され、同様にして第2位置(2の
表示)bに切換えるとアドレス「2000〜3FFF」に至る8K
バイトが選択され、第3位置(3の表示)cに切換える
とアドレス「4000〜5FFF」に至る8Kバイトが選択され、
第4位置(4の表示)dに切換えるとアドレス「6000〜
7FFF」に至る8Kバイト選択され、第5位置(5の表示)
eに切換えるとアドレス「8000〜9FFF」に至る8Kバイト
が選択され、第6位置(6の表示)fに切換えるとアド
レス「A000〜BFFF」に至る8Kバイトが選択され、第7位
置(7の表示)gに切換えるとアドレス「C000〜DFFF」
に至る8Kバイトが選択され、第8位置(8の表示)hに
切換えるとアドレス「E000〜FFFF」に至る8Kバイトが選
択される。つまり、切換スイッチ8を第1位置a〜第8
位置hの何れかの位置に切換えることにより、RAM2のス
タートアドレスが選択出来る。
おいて、切換スイッチ8を第2図に示す第1位置(1の
表示)aに切換えると、RAM2はアドレス「000〜1FFF」
に至る8Kバイトが選択され、同様にして第2位置(2の
表示)bに切換えるとアドレス「2000〜3FFF」に至る8K
バイトが選択され、第3位置(3の表示)cに切換える
とアドレス「4000〜5FFF」に至る8Kバイトが選択され、
第4位置(4の表示)dに切換えるとアドレス「6000〜
7FFF」に至る8Kバイト選択され、第5位置(5の表示)
eに切換えるとアドレス「8000〜9FFF」に至る8Kバイト
が選択され、第6位置(6の表示)fに切換えるとアド
レス「A000〜BFFF」に至る8Kバイトが選択され、第7位
置(7の表示)gに切換えるとアドレス「C000〜DFFF」
に至る8Kバイトが選択され、第8位置(8の表示)hに
切換えるとアドレス「E000〜FFFF」に至る8Kバイトが選
択される。つまり、切換スイッチ8を第1位置a〜第8
位置hの何れかの位置に切換えることにより、RAM2のス
タートアドレスが選択出来る。
次に、上記メモリカード1を3種類の各電子機器12A、1
2B、12Cに装着する場合の接着例について、第3図に基
いて説明する。
2B、12Cに装着する場合の接着例について、第3図に基
いて説明する。
まず、各電子機器12A、12B、12Cのメモリカード1挿入
口近傍には、各電子機器12A、12B、12Cのメモリ割振り
等によりメモリカード1の接続枚数及びメモリカード1
のアドレス設定器6の設定方法が記載された各ラベル14
A、14B、14Cが貼付されている。
口近傍には、各電子機器12A、12B、12Cのメモリ割振り
等によりメモリカード1の接続枚数及びメモリカード1
のアドレス設定器6の設定方法が記載された各ラベル14
A、14B、14Cが貼付されている。
即ち、電子機器12Aのラベル14Aには第3図(a)に示す
ように「メモリカード1枚、アドレス設定器を「1」に
設定」と記載されており、電子機器12Bのラベル14Bには
第3図(b)に示すように、「メモリカード1枚、アド
レス設定器を「2」に設定。尚、拡張メモリオプション
付のときには2枚目のメモリカードのアドレス設定器を
「3」に設定」と記載されており、また電子機器12Cの
ラベル14Cには第3図(c)に示すように、「メモリカ
ード1枚、アドレス設定器を「3」に設定」と記載され
ている。
ように「メモリカード1枚、アドレス設定器を「1」に
設定」と記載されており、電子機器12Bのラベル14Bには
第3図(b)に示すように、「メモリカード1枚、アド
レス設定器を「2」に設定。尚、拡張メモリオプション
付のときには2枚目のメモリカードのアドレス設定器を
「3」に設定」と記載されており、また電子機器12Cの
ラベル14Cには第3図(c)に示すように、「メモリカ
ード1枚、アドレス設定器を「3」に設定」と記載され
ている。
次に、電子機器12Aについているラベル14Aの記載内容に
従ってメモリカード1のアドレス設定器6が「1」に設
定される。電子機器12Bについても同様に、ラベル14Bの
記載内容に従ってメモリカード1のアドレス設定器6が
「2」に設定され、更に2枚目のメモリカードのアドレ
ス設定器6が「3」に設定され、この2枚目のメモリカ
ード1は1枚目のメモリカード1に雄・雌コネクタ4・
5で直列的に接続される。電子機器12Cについても同様
に、ラベル14Cの記載内容に従ってメモリカード1のア
ドレス設定器6は「3」に設定される。
従ってメモリカード1のアドレス設定器6が「1」に設
定される。電子機器12Bについても同様に、ラベル14Bの
記載内容に従ってメモリカード1のアドレス設定器6が
「2」に設定され、更に2枚目のメモリカードのアドレ
ス設定器6が「3」に設定され、この2枚目のメモリカ
ード1は1枚目のメモリカード1に雄・雌コネクタ4・
5で直列的に接続される。電子機器12Cについても同様
に、ラベル14Cの記載内容に従ってメモリカード1のア
ドレス設定器6は「3」に設定される。
そして、アドレス設定器6を「1」に設定したメモリカ
ード1が電子機器12Aに装着され、各アドレス設定器6
を「2」と「3」に設定したメモリカード1が電子機器
12Bに装着され、アドレス設定器6を「3」に設定した
メモリカード1が電子機器12Cに装着される。
ード1が電子機器12Aに装着され、各アドレス設定器6
を「2」と「3」に設定したメモリカード1が電子機器
12Bに装着され、アドレス設定器6を「3」に設定した
メモリカード1が電子機器12Cに装着される。
以上説明したように、各電子機器12A、12B、12C毎に表
示される設定方法に従ってメモリカード1のアドレスを
アドレス設定器6により選択的に設定することができる
ので、メモリカード1を複数枚使用するときにも同一の
メモリカード1を使用でき、複数のメモリカード1を夫
々選択してアクセスすることができ、メモリカード1の
汎用性及び柔軟性を確保できる。また、一種類のメモリ
カード1を生産すればよいので安価に製造でき、工場に
おけるメモリカード1の管理が複雑化することがない。
また、メモリカード1のアドレス設定器6を設定するに
際し戸惑うことなく迅速に且つ正確に設定出来、メモリ
カード1を各電子機器12A、12B、12Cに装着し使用する
までの準備時間が短縮出来、作業能率が向上する。
示される設定方法に従ってメモリカード1のアドレスを
アドレス設定器6により選択的に設定することができる
ので、メモリカード1を複数枚使用するときにも同一の
メモリカード1を使用でき、複数のメモリカード1を夫
々選択してアクセスすることができ、メモリカード1の
汎用性及び柔軟性を確保できる。また、一種類のメモリ
カード1を生産すればよいので安価に製造でき、工場に
おけるメモリカード1の管理が複雑化することがない。
また、メモリカード1のアドレス設定器6を設定するに
際し戸惑うことなく迅速に且つ正確に設定出来、メモリ
カード1を各電子機器12A、12B、12Cに装着し使用する
までの準備時間が短縮出来、作業能率が向上する。
尚、前記ラベル14A、14B、14Cは取扱説明書等にも貼付
されても良い。尚、上記実施例はRAMを搭載したメモリ
カードを電子機器12に適用した場合の例について説明し
たが、本発明はROM(リード・オンリ・メモリ)を搭載
したメモリカードやICカード、さらには偏平直方体状の
集積回路カートリッジが複数個装着される電子機器12に
も同様に適用し得ることは勿論である。
されても良い。尚、上記実施例はRAMを搭載したメモリ
カードを電子機器12に適用した場合の例について説明し
たが、本発明はROM(リード・オンリ・メモリ)を搭載
したメモリカードやICカード、さらには偏平直方体状の
集積回路カートリッジが複数個装着される電子機器12に
も同様に適用し得ることは勿論である。
図面は本発明の実施例を示すもので、第1図はメモリカ
ードの平面図、第2図はメモリカード内部の配線図、第
3図は各電子機器毎にアドレス設定器を設定したメモリ
カードを装着する装着例を説明する図である。 1……メモリカード、2……RAM(ランダム・アクセス
・メモリ)、6……アドレス設定器、7……デコーダチ
ップ、8……切換スイッチ、12・12A・12B・12C……電
子機器、14A・14B・14C……ラベル。
ードの平面図、第2図はメモリカード内部の配線図、第
3図は各電子機器毎にアドレス設定器を設定したメモリ
カードを装着する装着例を説明する図である。 1……メモリカード、2……RAM(ランダム・アクセス
・メモリ)、6……アドレス設定器、7……デコーダチ
ップ、8……切換スイッチ、12・12A・12B・12C……電
子機器、14A・14B・14C……ラベル。
Claims (1)
- 【請求項1】少なくともメモリとしての集積回路を有す
る複数の集積回路カートリッジを備え、これら複数の集
積回路カートリッジが着脱可能に接続される電子機器に
おいて、 前記各集積回路カートリッジが、 電子機器から供給される複数のメモリ指定信号を複数の
入力端子に受け、予め設定された真理値テーブルに基づ
いて、それらメモリ指定信号の組合せに応じたパターン
のメモリセレクト信号を複数の出力端子に出力するデコ
ーダと、 外部から設定操作可能なスイッチ手段であって、前記デ
コーダの複数の出力端子のうちの1つを、前記メモリの
チップセレクト端子に択一的に接続するスイッチ手段と
を備え、 前記電子機器において、複数のメモリ指定信号を介し
て、複数の集積回路カートリッジを夫々選択してアクセ
ス可能に構成したことを特徴とする集積回路カートリッ
ジ付き電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61249313A JPH0782467B2 (ja) | 1986-10-20 | 1986-10-20 | 集積回路カートリッジ付き電子機器 |
| US07/108,498 US4980856A (en) | 1986-10-20 | 1987-10-14 | IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end |
| DE8787309258T DE3784001T2 (de) | 1986-10-20 | 1987-10-20 | Integrierte speicherkassette und verfahren zur aeusseren versorgung von integrierten speicherkassetten an einer elektronischen anordnung. |
| EP87309258A EP0265227B1 (en) | 1986-10-20 | 1987-10-20 | An ic memory cartridge and a method for providing external ic memory cartridges to an electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61249313A JPH0782467B2 (ja) | 1986-10-20 | 1986-10-20 | 集積回路カートリッジ付き電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63103494A JPS63103494A (ja) | 1988-05-09 |
| JPH0782467B2 true JPH0782467B2 (ja) | 1995-09-06 |
Family
ID=17191134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61249313A Expired - Lifetime JPH0782467B2 (ja) | 1986-10-20 | 1986-10-20 | 集積回路カートリッジ付き電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782467B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3292698B2 (ja) * | 1998-07-10 | 2002-06-17 | 株式会社バンダイ | 電子機器装置 |
| JP4238580B2 (ja) * | 2002-11-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置、データ記録システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60104949U (ja) * | 1983-12-19 | 1985-07-17 | 株式会社東芝 | コンピユ−タのメモリカ−トリツジ |
-
1986
- 1986-10-20 JP JP61249313A patent/JPH0782467B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63103494A (ja) | 1988-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980856A (en) | IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end | |
| US5963463A (en) | Method for on-board programming of PRD serial EEPROMS | |
| US5260555A (en) | IC memory card having direct and indirect access card interface functions | |
| US20040041024A1 (en) | Xd memory card adapter | |
| JPS63285650A (ja) | メモリー・アドレス信号を制御するシステムおよび方法 | |
| US6907486B1 (en) | Disk module of solid state | |
| JPH0782467B2 (ja) | 集積回路カートリッジ付き電子機器 | |
| JPS63103395A (ja) | 集積回路カ−トリツジ | |
| JPS63103493A (ja) | 集積回路カ−トリツジ | |
| JPH0612601B2 (ja) | アクセス可能メモリパツクホルダ | |
| JPH03154922A (ja) | プログラムの変更可能な端末装置 | |
| JPH02245840A (ja) | 記憶装置 | |
| JP3131789B2 (ja) | メモリカ−ド | |
| JPS6111863A (ja) | マイクロコンピユ−タシステム | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JP3138932B2 (ja) | メモリカ−ド | |
| JPH02310688A (ja) | メモリカード | |
| JPS614242A (ja) | 半導体集積回路装置 | |
| JPS63239027A (ja) | 射出成形機の制御装置 | |
| JPS59104779A (ja) | メモリアレイカ−ド選択制御方式 | |
| JPH05233439A (ja) | Icメモリカード | |
| JPH01191955A (ja) | データ記憶装置 | |
| JPS61195479A (ja) | Icカ−ド | |
| JPH05265850A (ja) | メモリカード制御装置 | |
| JPH0488493A (ja) | メモリicカード |