JPS59104780A - メモリアドレス自動切替方式 - Google Patents
メモリアドレス自動切替方式Info
- Publication number
- JPS59104780A JPS59104780A JP21427982A JP21427982A JPS59104780A JP S59104780 A JPS59104780 A JP S59104780A JP 21427982 A JP21427982 A JP 21427982A JP 21427982 A JP21427982 A JP 21427982A JP S59104780 A JPS59104780 A JP S59104780A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- memory unit
- unit
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、任意の記憶容量を持つ複数のメモリユニット
を連続したアドレス空間に縦続して配置するメモリシス
テムに関する。
を連続したアドレス空間に縦続して配置するメモリシス
テムに関する。
従来、複数のメモリユニットを用い”Ｃメモリシステム
を構成するとき各々のメモリユニット内部で該当するメ
モリアドレスを半固定的に設定し該当するアドレスが指
定されたときそのユニットがアクセスされる方法をとっ
′Ｃきた。
を構成するとき各々のメモリユニット内部で該当するメ
モリアドレスを半固定的に設定し該当するアドレスが指
定されたときそのユニットがアクセスされる方法をとっ
′Ｃきた。
しかしこの方式ではメモリユニットの変更や交換等を行
なう時にメモリアドレス指定を再設定する必要があり頻
雑であった。
なう時にメモリアドレス指定を再設定する必要があり頻
雑であった。
従って本発明の目的は、各々のメモリユニ、トのアドレ
ス設定が自動的に行なえるメモリアドレス自動切換方式
を提供することにある。
ス設定が自動的に行なえるメモリアドレス自動切換方式
を提供することにある。
本発明によれは、任意の記憶容量を有するメモリユニッ
トを用いて連続したアドレス空間に配置するメモリシス
テムにおいて、あるメモリュニッる開始アドレスを減算
し、そのユニット内のアドレスとし°Ｃ対応づけると同
時に、開始アドレスとそのメモリユニットの記憶容量と
を加算し次段への開始アドレスとすることを特徴とする
メモリアドレス自動切替方式が得られる。
トを用いて連続したアドレス空間に配置するメモリシス
テムにおいて、あるメモリュニッる開始アドレスを減算
し、そのユニット内のアドレスとし°Ｃ対応づけると同
時に、開始アドレスとそのメモリユニットの記憶容量と
を加算し次段への開始アドレスとすることを特徴とする
メモリアドレス自動切替方式が得られる。
次に本発明の一実施例を示す図面を用いて本発明の詳細
な説明する。
な説明する。
メモリユニット１，２は、？成算器１１，２１、加算器
１２，２２．アドレスデコーダ１３，２３、メモリ４１
４，２４、およびメモリユニットの記憶容量記録部１５
．２５で構成され°Ｃいる。メモリユニット１ではアド
レス八は、開始アドレスＢＯで減算され゛〔内部アドレ
スＡＯとなり、デコーダ１３でデコードされ該当するア
ドレスの内容が読み出される。メモリユニット１のメモ
リ部１４は、変換された内部アドレスＡＯがＢＯ以上Ｂ
ｌ＝Ｂ Ｏ＋ＣＯ未満の時にアクセスされデータバスＤ
とデータのやりとりを行なう様になる。尚ＣＱは、メモ
リユニット１の記憶容量である。加算器１２では、この
ＣＯとＢＱとを加えた結果Ｂ１を次段のメモリユニット
２の開始アドレスとして与える。
１２，２２．アドレスデコーダ１３，２３、メモリ４１
４，２４、およびメモリユニットの記憶容量記録部１５
．２５で構成され°Ｃいる。メモリユニット１ではアド
レス八は、開始アドレスＢＯで減算され゛〔内部アドレ
スＡＯとなり、デコーダ１３でデコードされ該当するア
ドレスの内容が読み出される。メモリユニット１のメモ
リ部１４は、変換された内部アドレスＡＯがＢＯ以上Ｂ
ｌ＝Ｂ Ｏ＋ＣＯ未満の時にアクセスされデータバスＤ
とデータのやりとりを行なう様になる。尚ＣＱは、メモ
リユニット１の記憶容量である。加算器１２では、この
ＣＯとＢＱとを加えた結果Ｂ１を次段のメモリユニット
２の開始アドレスとして与える。
メモリユニット２では、アドレスＡは開始アドレスＢ１
＝ＢＯ＋ＣＯで減″：＊−ａれて内部アドレスＡＩとな
りデコーダ２３でアドレスデコードされ、内部アドレス
Ａ１が該当するアドレス（Ｂ １＝Ｂ（１＋ＣＯ以上Ｂ
２＝ＢＯ＋ＣＯ＋Ｃ１未満）の時にメモリ部２４がアク
セスされ、データバスＤとデータのやりとりを行なう様
になる。
＝ＢＯ＋ＣＯで減″：＊−ａれて内部アドレスＡＩとな
りデコーダ２３でアドレスデコードされ、内部アドレス
Ａ１が該当するアドレス（Ｂ １＝Ｂ（１＋ＣＯ以上Ｂ
２＝ＢＯ＋ＣＯ＋Ｃ１未満）の時にメモリ部２４がアク
セスされ、データバスＤとデータのやりとりを行なう様
になる。
以上の様にしてメモリユニットｌおよび２は、連続した
アドレス空間に縦続し°Ｃ配置される。
アドレス空間に縦続し°Ｃ配置される。
本発明は以上説明したように、前段ユニットから波膜ユ
ニットへの開始アドレスを出力することにより、複数の
メモリユニットを縦続して連続したアドレス空間に自動
的に配置できる効果がある。
ニットへの開始アドレスを出力することにより、複数の
メモリユニットを縦続して連続したアドレス空間に自動
的に配置できる効果がある。
図面は、本発明の一実島例によるメモリユニットの構成
図である。 ｔ、２・・・・・・メモリユニット、１１．２２・・・
・・・減算器、１２．２２・・・・・・加算器、１３．
２３・・・・・・アドレスデコーダ、１４．２４・・・
・・・メモリ部、１５゜２５・・・・・・記憶容量記録
部。
図である。 ｔ、２・・・・・・メモリユニット、１１．２２・・・
・・・減算器、１２．２２・・・・・・加算器、１３．
２３・・・・・・アドレスデコーダ、１４．２４・・・
・・・メモリ部、１５゜２５・・・・・・記憶容量記録
部。
Claims (1)
- 複数のメモリユニットを縦続して配置するメモリシステ
ムにおい°Ｃ１各々の前記メモリユニットがアドレスバ
スに送出されたアドレスから前記メモリユニットに対す
る開始アドレス信号を減算し前記メモリユニットの実ア
ドレスを作成する手段と、前記開始アドレスと前記メモ
リユニットの記憶容量とを加算して次段メモリユニット
の開始アドレスとして与える手段とを有し、前記メモリ
ユニットのアクセスアドレスと前記次段メモリユニット
のアクセスアドレスとを連続させることを特徴とするメ
モリアドレス自動切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21427982A JPS59104780A (ja) | 1982-12-07 | 1982-12-07 | メモリアドレス自動切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21427982A JPS59104780A (ja) | 1982-12-07 | 1982-12-07 | メモリアドレス自動切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104780A true JPS59104780A (ja) | 1984-06-16 |
Family
ID=16653096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21427982A Pending JPS59104780A (ja) | 1982-12-07 | 1982-12-07 | メモリアドレス自動切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104780A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5076942A (ja) * | 1973-09-10 | 1975-06-24 |
-
1982
- 1982-12-07 JP JP21427982A patent/JPS59104780A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5076942A (ja) * | 1973-09-10 | 1975-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1037159A (en) | Processing link control system for data processing equipment | |
| JPS59104780A (ja) | メモリアドレス自動切替方式 | |
| JPS645341B2 (ja) | ||
| JPH07154781A (ja) | 可変長メモリバスを有する映像処理システム | |
| JP2000235494A (ja) | ディジタル信号処理装置 | |
| JPS60129853A (ja) | アドレス発生装置 | |
| JPS58197562A (ja) | 磁気デイスク装置 | |
| JP3439504B2 (ja) | データ転送装置、それを用いたデータ転送方法 | |
| JP3022186B2 (ja) | デジタル信号処理装置 | |
| CA2157572A1 (en) | Method and apparatus for allocating memory to reduce conventional memory requirements | |
| JPS61289440A (ja) | デイジタル信号処理装置 | |
| JPS60134956A (ja) | 情報処理システム | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JP2766191B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
| JPS60243743A (ja) | 多重マイクロプログラム制御方式 | |
| JPS61289439A (ja) | デイジタル信号処理装置 | |
| JPS5621261A (en) | Processing system for memory unit read/write | |
| JPS59189407A (ja) | シ−ケンス制御装置 | |
| JPS5953939A (ja) | リアルタイム用メモリ装置 | |
| JPS61265647A (ja) | デ−タ転送方式 | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPS6249459A (ja) | マイクロプロセツサにおけるメモリバンクの切り換え方式 | |
| JPS62108351A (ja) | 共通メモリアクセス方式 | |
| JPS6167178A (ja) | 画像信号処理装置 | |
| JPS61136399A (ja) | 電子式構内交換機の端末状態メモリ管理方式 |