JPS60243743A - 多重マイクロプログラム制御方式 - Google Patents
多重マイクロプログラム制御方式Info
- Publication number
- JPS60243743A JPS60243743A JP9867884A JP9867884A JPS60243743A JP S60243743 A JPS60243743 A JP S60243743A JP 9867884 A JP9867884 A JP 9867884A JP 9867884 A JP9867884 A JP 9867884A JP S60243743 A JPS60243743 A JP S60243743A
- Authority
- JP
- Japan
- Prior art keywords
- control
- microprogram
- memory
- control memory
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒ Ｍｔ ｅｔｌ Ｍ 子＋Ｉ ｍΔ１ｌＫ）本発明は
複数のマイクロプログラムにより並列制御を行う多重マ
イクロプログラム制御方式に関する。
複数のマイクロプログラムにより並列制御を行う多重マ
イクロプログラム制御方式に関する。
マイクロプログラム制御方式の装置において、装置の性
能向上を図る方法の一つに、制御メモリと制御部からな
るマイクロプログラム制御機構を複数組備え、各マイク
ロプログラム制御機構を同時動作せしめて並列制御する
方式がある。第１図はこれの従来方式を示したもので、
こぎでは装置１が４台のマイクロプログラム制御機構２
．３．４．５を有するとしている。マイクロプログラム
制御機構２．３．４．５は、各々制御メモリ１０と制御
部２０、同じく１１と２１．１２と２２．１３と２３で
構成されている。例えばマイクロプログラム制御機構２
では、制御部２０が線３０を介して制御メモリ１０に格
納されているマイクロプログラムを読み出して装置１で
必要とする処理を実行する。他のマイクロプログラム制
御機構３．４．５についても同様である。この時、各マ
イクロブログラム制御機構２，３．４．５は各々独立に
マイクロプログラムを実行し、装！１で処理する内容を
並列処理している。
能向上を図る方法の一つに、制御メモリと制御部からな
るマイクロプログラム制御機構を複数組備え、各マイク
ロプログラム制御機構を同時動作せしめて並列制御する
方式がある。第１図はこれの従来方式を示したもので、
こぎでは装置１が４台のマイクロプログラム制御機構２
．３．４．５を有するとしている。マイクロプログラム
制御機構２．３．４．５は、各々制御メモリ１０と制御
部２０、同じく１１と２１．１２と２２．１３と２３で
構成されている。例えばマイクロプログラム制御機構２
では、制御部２０が線３０を介して制御メモリ１０に格
納されているマイクロプログラムを読み出して装置１で
必要とする処理を実行する。他のマイクロプログラム制
御機構３．４．５についても同様である。この時、各マ
イクロブログラム制御機構２，３．４．５は各々独立に
マイクロプログラムを実行し、装！１で処理する内容を
並列処理している。
ところで、従来は並列処理による性能向上を最大限に図
るため、各マイクロプログラム制御機構の制御メモリに
それぞれ独自に、同一マイクロプログラムも一様に格納
しており、その為、必要とするマイクロプログラムが多
いと、各マイクロプログラム制御機構の制御メモリの必
要容量も一様↓；膨大なものとなり、装置全体の小型化
、経済化が図れないという欠点があった。
るため、各マイクロプログラム制御機構の制御メモリに
それぞれ独自に、同一マイクロプログラムも一様に格納
しており、その為、必要とするマイクロプログラムが多
いと、各マイクロプログラム制御機構の制御メモリの必
要容量も一様↓；膨大なものとなり、装置全体の小型化
、経済化が図れないという欠点があった。
本発明の目的は、多重マイクロプログラム制御方式にお
いて、処理性能を低下させることなく制御メモリの必要
容量を軽減し、装置の小型化、経済化を図ることにある
。
いて、処理性能を低下させることなく制御メモリの必要
容量を軽減し、装置の小型化、経済化を図ることにある
。
本発明の要点は、各マイクロプログラム制御機構に専有
の制御メモリの他に各マイクロプログラム制御機構で共
有する制御メモリを設け、装置の性能に影響するマイク
ロプログラムは同一内容のものでも各マイクロプログラ
ム制御機構に専有の制御メモリに格納するが、性能にあ
まり影響しない例えばエラー処理等のマイクロプログラ
ムは各マイクロプログラム制御機構で共有する制御メモ
リに格納して、各÷イクロプログラム制御機構の制御メ
モリの必要容量を減らし、ひいては装置全体で必要とす
る制御メモリの総容量を軽減したことである。
の制御メモリの他に各マイクロプログラム制御機構で共
有する制御メモリを設け、装置の性能に影響するマイク
ロプログラムは同一内容のものでも各マイクロプログラ
ム制御機構に専有の制御メモリに格納するが、性能にあ
まり影響しない例えばエラー処理等のマイクロプログラ
ムは各マイクロプログラム制御機構で共有する制御メモ
リに格納して、各÷イクロプログラム制御機構の制御メ
モリの必要容量を減らし、ひいては装置全体で必要とす
る制御メモリの総容量を軽減したことである。
第２図は本発明の一実施例であり、第１図と同様に、装
置１が４台のマイクロプログラム制御機構２．３．４．
５を有する例を示す。マイクロプログラム制御機構２．
３．４．５は、各々制御メモリ１０と制御部２０、同じ
く１１と２１．１２と２２．１３と２３で構成されてい
る。第１図と異なる点は、各マイクロプログラム制御機
構２〜５が専有している制御メモリ１０〜１３の他に。
置１が４台のマイクロプログラム制御機構２．３．４．
５を有する例を示す。マイクロプログラム制御機構２．
３．４．５は、各々制御メモリ１０と制御部２０、同じ
く１１と２１．１２と２２．１３と２３で構成されてい
る。第１図と異なる点は、各マイクロプログラム制御機
構２〜５が専有している制御メモリ１０〜１３の他に。
装置１内に独立に制御メモリ１４を設け、この制御メモ
リ１４のマイクロプログラムを各マイクロプログラム制
御機構２〜５が線３４を介して読みみ出せるようにした
ことである。こぎで、制御メモリ１０〜１３は１例えば
小容量で高速のＩＣメモリを用い、装置１の処理性能に
影響する使用頻度の高いマイクロプログラムをそれが各
マイクロプログラム制御機構２〜５に共通する内容のも
のであっても、各制御メモリ１０〜１３に個別に格納す
る。一方、制御メモリ１４は、例えば大容量で低速の安
価なメモリを用い、使用頻度が低く、各マイクロプログ
ラム制御機構２〜５に共通なエラー処理、例外処理等、
装置１の処理性能にあまり影響を与えないマイクロプロ
グラムを格納する。
リ１４のマイクロプログラムを各マイクロプログラム制
御機構２〜５が線３４を介して読みみ出せるようにした
ことである。こぎで、制御メモリ１０〜１３は１例えば
小容量で高速のＩＣメモリを用い、装置１の処理性能に
影響する使用頻度の高いマイクロプログラムをそれが各
マイクロプログラム制御機構２〜５に共通する内容のも
のであっても、各制御メモリ１０〜１３に個別に格納す
る。一方、制御メモリ１４は、例えば大容量で低速の安
価なメモリを用い、使用頻度が低く、各マイクロプログ
ラム制御機構２〜５に共通なエラー処理、例外処理等、
装置１の処理性能にあまり影響を与えないマイクロプロ
グラムを格納する。
各マイクロプログラム制御機構２〜５では、各々独立に
、制御部２０〜２３別線３０〜３３を介して制御メモリ
１０〜１３のマイクロプログラムを読み出して実行する
と共に、必要に応じて、制御メモリ１４に格納されてい
るマイクロプログラムを読み出して実行する。制御メモ
リ１０〜１３と制御メモリ１４には異なったアドレスが
割り当てられており、各制御部２０〜２３はマイクロプ
ログラムの実行アドレスによって制御メモリ１０〜１３
と制御メモリ１４を区別する。
、制御部２０〜２３別線３０〜３３を介して制御メモリ
１０〜１３のマイクロプログラムを読み出して実行する
と共に、必要に応じて、制御メモリ１４に格納されてい
るマイクロプログラムを読み出して実行する。制御メモ
リ１０〜１３と制御メモリ１４には異なったアドレスが
割り当てられており、各制御部２０〜２３はマイクロプ
ログラムの実行アドレスによって制御メモリ１０〜１３
と制御メモリ１４を区別する。
各マイクロプログラム制御機構２〜５の制御部２０〜２
３が制御メモリ１０〜１３からマイクロプログラムを読
み出すときは時間待ちが発生せず、並列処理が遂行され
るが、制御メモリ１４からマイクロプログラムを読み出
すときは、該制御メモリ１４に対して同時に複数のアク
セス要求があると、時間待ちが発生する。しかし、制御
メモリ１４に格納されているマイクロプログラムは使用
頻度の低いものであるため、複数のアクセス要求が競合
することはまれであり、装置１の処理性能はあまり影響
を受けない。なお、制御メモリ１４のアクセス要求に対
しては、例えば時分割制御方式あるいは優先制御方式に
よって制御部２０〜２３からのアクセス要求の一つを選
択するようにすればよい。
３が制御メモリ１０〜１３からマイクロプログラムを読
み出すときは時間待ちが発生せず、並列処理が遂行され
るが、制御メモリ１４からマイクロプログラムを読み出
すときは、該制御メモリ１４に対して同時に複数のアク
セス要求があると、時間待ちが発生する。しかし、制御
メモリ１４に格納されているマイクロプログラムは使用
頻度の低いものであるため、複数のアクセス要求が競合
することはまれであり、装置１の処理性能はあまり影響
を受けない。なお、制御メモリ１４のアクセス要求に対
しては、例えば時分割制御方式あるいは優先制御方式に
よって制御部２０〜２３からのアクセス要求の一つを選
択するようにすればよい。
本実施例によれば、制御メモリ１４のマイクロプログラ
ムを各々制御メモリ１０〜１３に個別に持つ第１図の従
来例に比較して、各制御メモリ１０〜１３が必要とする
記憶容量は勿論のこと、制御メモリ１０〜１３及び制御
メモリ１４の総記憶容量の軽減がもたらされる。
ムを各々制御メモリ１０〜１３に個別に持つ第１図の従
来例に比較して、各制御メモリ１０〜１３が必要とする
記憶容量は勿論のこと、制御メモリ１０〜１３及び制御
メモリ１４の総記憶容量の軽減がもたらされる。
以上の説明から明らかであるように、本発明によれば、
複数のマイクロプログラムにより並列制御する多重マイ
クロプログラム制御方式において、並列制御の性能を低
下させることなく、各マイクロプログラムを格納する制
御メモリの必要容量を従来方式に比較して減らすことが
可能であり、かぎるマイクロプログラム制御方式を用い
る装置の小型化、経済化がもたらされる。
複数のマイクロプログラムにより並列制御する多重マイ
クロプログラム制御方式において、並列制御の性能を低
下させることなく、各マイクロプログラムを格納する制
御メモリの必要容量を従来方式に比較して減らすことが
可能であり、かぎるマイクロプログラム制御方式を用い
る装置の小型化、経済化がもたらされる。
第１図は従来の多重マイクロプログラム制御方式の構成
例を示す図、第２図は本発明の一実施例を示す図である
。 １・・・装置、２〜５・・・マイクロプログラム制御機
構、１０〜１４・・・制御メモリ、２０〜２３・・・制
御部。
例を示す図、第２図は本発明の一実施例を示す図である
。 １・・・装置、２〜５・・・マイクロプログラム制御機
構、１０〜１４・・・制御メモリ、２０〜２３・・・制
御部。
Claims (1)
- （１）マイクロプログラムを格納する制御メモリと該制
御メモリからマイクロプログラムを読み出して実行する
制御部とからなるマイクロプログラム制御機構を複数組
備え、各マイクロプログラム制御機構を各々独立に並列
動作せしめる多重マイクロプログラム制御方式において
、前記各マイクロプログラム制御機構に専有の制御メモ
リ（以下、専有制御メモリという）とは別に各マイクロ
プログラム制御機構で共有する制御メモリ（以下、共有
制御メモリという）を設け、使用負度の高いマイクロプ
ログラムは各専有制御メモリに個別に格納し、使用頻度
の低いマイクロプログラムは共有制御メモリに格納して
使用することを特徴とする多重マイクロプログラム制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9867884A JPS60243743A (ja) | 1984-05-18 | 1984-05-18 | 多重マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9867884A JPS60243743A (ja) | 1984-05-18 | 1984-05-18 | 多重マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60243743A true JPS60243743A (ja) | 1985-12-03 |
Family
ID=14226168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9867884A Pending JPS60243743A (ja) | 1984-05-18 | 1984-05-18 | 多重マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60243743A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492448A (ja) * | 1972-04-19 | 1974-01-10 | ||
| JPS52153352A (en) * | 1976-06-15 | 1977-12-20 | Fujitsu Ltd | Control system adopting microprogram system |
| JPS5362939A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Common information control system |
| JPS57164335A (en) * | 1981-03-31 | 1982-10-08 | Matsushita Electric Works Ltd | Computer controlling system |
| JPS598056A (ja) * | 1982-07-05 | 1984-01-17 | Nippon Telegr & Teleph Corp <Ntt> | マイクロプログラム制御方式 |
-
1984
- 1984-05-18 JP JP9867884A patent/JPS60243743A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492448A (ja) * | 1972-04-19 | 1974-01-10 | ||
| JPS52153352A (en) * | 1976-06-15 | 1977-12-20 | Fujitsu Ltd | Control system adopting microprogram system |
| JPS5362939A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Common information control system |
| JPS57164335A (en) * | 1981-03-31 | 1982-10-08 | Matsushita Electric Works Ltd | Computer controlling system |
| JPS598056A (ja) * | 1982-07-05 | 1984-01-17 | Nippon Telegr & Teleph Corp <Ntt> | マイクロプログラム制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| US6349370B1 (en) | Multiple bus shared memory parallel processor and processing method | |
| JPS60243743A (ja) | 多重マイクロプログラム制御方式 | |
| EP0787326B1 (en) | System and method for processing of memory data and communication system comprising such system | |
| JPH0552539B2 (ja) | ||
| JPS5847784B2 (ja) | キ−記憶システム | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS60134956A (ja) | 情報処理システム | |
| KR880000995B1 (ko) | 기억장치 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS6314242A (ja) | メモリ拡張方式 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH0447344B2 (ja) | ||
| JPH01156863A (ja) | 計算機システム | |
| JPH0865497A (ja) | 画像処理システム | |
| JPH04340143A (ja) | ディジタル計算機 | |
| JPS6047613B2 (ja) | マイクロプログラム制御方式 | |
| JPS5817587A (ja) | 主メモリの空領域管理装置 | |
| JPH0319570B2 (ja) | ||
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPS6115452B2 (ja) | ||
| JPH0563827B2 (ja) | ||
| JPS6019267A (ja) | デ−タ処理システム |