JPS59105156A - デバツグ方式 - Google Patents
デバツグ方式Info
- Publication number
- JPS59105156A JPS59105156A JP57215073A JP21507382A JPS59105156A JP S59105156 A JPS59105156 A JP S59105156A JP 57215073 A JP57215073 A JP 57215073A JP 21507382 A JP21507382 A JP 21507382A JP S59105156 A JPS59105156 A JP S59105156A
- Authority
- JP
- Japan
- Prior art keywords
- debugging
- information
- data
- devices
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発８８はデバッグ方式、特に複Ｌ＜のオンラインプロ
グラムデバッグ用装置によるデバッグ方式に関する。
グラムデバッグ用装置によるデバッグ方式に関する。
従来のデバッグ方式はデバッグ用装置に組込まれた操作
パネル及びこの１ＩＩＩ＋御部を１１接操作してオンラ
インプログラムナバノグを実かｔｌ、シている。
パネル及びこの１ＩＩＩ＋御部を１１接操作してオンラ
インプログラムナバノグを実かｔｌ、シている。
従来のデバッグ方式の一例について、第１図及び第２図
を疹照して説明する。第１図は従来のデバッグ方式の一
構成例ケ示す楡能ブロック図、又第２図は第１図に２い
て３Ｅ、記憶装動から記憶の一部を胱出す動作を示すフ
ローチャートである。第１図において、操作パネル１１
は、操作パネル制御部１２から表示データ＆！１４１に
より送られるデータを表示する表示パネル１１１．数字
及び６種類のアルファベットから族９一つつつ１１１・
下して設定データを送出するデータ設定キー１１２．設
定するレジスタ及び指定する機能を送出するレジスタ及
び機能指定キー１１３並びに操作パネル１１上の操作を
イ」効にする上動キー１１４を備え、操作パネル制御部
１２は、設定テータｋＭｐ作パネルタ線１５２により転
送するデータ受付回路１２２゜このデータ受付回路１２
２から及びテータ祿１５１経由でテバッグ用装置ｈ １
３から転送されだデータを受は表示できる刑悪に設定し
て的ちに表示パネル１１１にそのデータを転送するデー
タ設定回路１２１、レジスタ及び（般能の指定情辛しを
制御線１４３を経由して受はアバラグ用装植１３に制御
線１５３を経て転送する開側１情報転送回路１２３並ひ
に有効指定糾１４４を経て有効指定を受は設定又は指定
操作した内容を不動にする不動指定回路１２４を協え、
テバノグ用装置１３は上記１．ｖ装ｆｍ（ＭＭ）１３１
及び中央処理会心（ＣＰＵ）１３２を営々、この中火処
理装部・１３２は上記・１】も装置１３１の出力を受信
する上記１．（ｉ装置用一時記憶しシｙ、夕１３３ 、
Ｍｒ作パイ・ル制ｒｌＬｌｌ 都１２とのデータ授受
のための一時記゛匡・レジスタ１３４．上記Ｉｆ＜アド
レスレジスタ１３５及び演ぷ一回路−制征１用記憶回路
等をＩ＋ｉｉｉえ所定のｆｌｊｌｌ側」を行う１ｂ１」
飾部１３６を含む。
を疹照して説明する。第１図は従来のデバッグ方式の一
構成例ケ示す楡能ブロック図、又第２図は第１図に２い
て３Ｅ、記憶装動から記憶の一部を胱出す動作を示すフ
ローチャートである。第１図において、操作パネル１１
は、操作パネル制御部１２から表示データ＆！１４１に
より送られるデータを表示する表示パネル１１１．数字
及び６種類のアルファベットから族９一つつつ１１１・
下して設定データを送出するデータ設定キー１１２．設
定するレジスタ及び指定する機能を送出するレジスタ及
び機能指定キー１１３並びに操作パネル１１上の操作を
イ」効にする上動キー１１４を備え、操作パネル制御部
１２は、設定テータｋＭｐ作パネルタ線１５２により転
送するデータ受付回路１２２゜このデータ受付回路１２
２から及びテータ祿１５１経由でテバッグ用装置ｈ １
３から転送されだデータを受は表示できる刑悪に設定し
て的ちに表示パネル１１１にそのデータを転送するデー
タ設定回路１２１、レジスタ及び（般能の指定情辛しを
制御線１４３を経由して受はアバラグ用装植１３に制御
線１５３を経て転送する開側１情報転送回路１２３並ひ
に有効指定糾１４４を経て有効指定を受は設定又は指定
操作した内容を不動にする不動指定回路１２４を協え、
テバノグ用装置１３は上記１．ｖ装ｆｍ（ＭＭ）１３１
及び中央処理会心（ＣＰＵ）１３２を営々、この中火処
理装部・１３２は上記・１】も装置１３１の出力を受信
する上記１．（ｉ装置用一時記憶しシｙ、夕１３３ 、
Ｍｒ作パイ・ル制ｒｌＬｌｌ 都１２とのデータ授受
のための一時記゛匡・レジスタ１３４．上記Ｉｆ＜アド
レスレジスタ１３５及び演ぷ一回路−制征１用記憶回路
等をＩ＋ｉｉｉえ所定のｆｌｊｌｌ側」を行う１ｂ１」
飾部１３６を含む。
次に第１図及び釦２図を参照して上記＞装置１３１ ）
帯地’ ０１００ ’ ＫＦｊｅ’ｆｃ＜さｔた一ｊ−
タ’１０００’を駄出す動作について８５１明する。壕
ず記１意装置の柑地’ ０ ］、 ００ ’を設定する
ために操作パネル１１のデータ設定キー１１２で第１０
省丁地数字１ｏ“を押す（動作ステップＳｌ）。このデ
ータ１０？はデータ組１４２→データ受付１（！回路１
２２（一時記憶）→データが月５２→一時ｍ１１．ｒ・
し／メタ１３４（一時；ｆ： ＋、＋Ｊ： ）→データ
線１５１の径路でテータ設定回ａｂ １２１に到達し、
とのデータ設定回路１２１によりテータ糺１４１経由で
表示パネル１１１の１桁目に表示される（舶作ステップ
８２）。動作ステップＳ］では糾いてデータ設定キー１
１２で第２〜第４の番」１１Ｌ数字＋１１１．ｌＱｌ、
′ＱＩがそれぞれ押される（動作ステップｓ１）と、上
記動作ステップＳ２と同一■υ作手順を刺、て前言［′
の押された数字が表示パネル１１１の一桁目に表示さ汎
、以前に押された数字ば１桁繰り上って数字データ”０
１００“が表示され（動作ステップＳ２）、番地がデー
タとしてデータ線１５４を介して一時記憶レジスタ１３
４に正しく入力されたことを示す。
帯地’ ０１００ ’ ＫＦｊｅ’ｆｃ＜さｔた一ｊ−
タ’１０００’を駄出す動作について８５１明する。壕
ず記１意装置の柑地’ ０ ］、 ００ ’を設定する
ために操作パネル１１のデータ設定キー１１２で第１０
省丁地数字１ｏ“を押す（動作ステップＳｌ）。このデ
ータ１０？はデータ組１４２→データ受付１（！回路１
２２（一時記憶）→データが月５２→一時ｍ１１．ｒ・
し／メタ１３４（一時；ｆ： ＋、＋Ｊ： ）→データ
線１５１の径路でテータ設定回ａｂ １２１に到達し、
とのデータ設定回路１２１によりテータ糺１４１経由で
表示パネル１１１の１桁目に表示される（舶作ステップ
８２）。動作ステップＳ］では糾いてデータ設定キー１
１２で第２〜第４の番」１１Ｌ数字＋１１１．ｌＱｌ、
′ＱＩがそれぞれ押される（動作ステップｓ１）と、上
記動作ステップＳ２と同一■υ作手順を刺、て前言［′
の押された数字が表示パネル１１１の一桁目に表示さ汎
、以前に押された数字ば１桁繰り上って数字データ”０
１００“が表示され（動作ステップＳ２）、番地がデー
タとしてデータ線１５４を介して一時記憶レジスタ１３
４に正しく入力されたことを示す。
次にｆ３：１ ｇ＋：数字テーダ０１００’を上記・ｉ
ｏアドレスレジスタ１３５に設定するためにレジスタ及
び機能指定キー１１３で、使用レジスタを指定する主１
１、憶アドレスレジスタ相定情報Ｗλ４ＡＲ“のキーを
押す（動作ステップＳ４）。この’ＭＡＲ’キーの指定
は設定されたＵ字テータ”０１００″が主記憶装置：（
ＭＭ）１３１の帯地であることをボし、指定情報’ＭＡ
Ｌ（、’が？ｌｉ制御線１４３→制御情報転送回路１２
３→制御＋糾１５３の径路で制御部１３６へ入力される
（動作ステップｓ５）。動作ステップＳ５により制御部
１３６は、動作ステップＳ２で受信し一時記１．Ｏシた
データを一時ｈ１−：俯回路１３４から主記憶アドレス
レジスタ１３５へ移す（動作ステップｓ６）。１白定悄
ｆｉ”１ｌＪＡＲ’に続いて機能キーのうち主６ｂｆ’
ｊ’、ｋｉｌＵｌ １３１のｗｎ出し機能の１１個１も
Ｅｌ）’キーを押す（飢・作ステップ８７）ことにより
、この惰幸１．・は匍」節制１４３．制徊、情報転送回
路１２３及び制御松１５３経由゛制併部１３６へ転送さ
ｎ（動作ステップＳ８）、制御部１３６は上記１．抵装
置１３１へ上記１．■アドレスレ７スタ３５から帯地“
０１００’を込りこの記１、イプータの送出（しし出し
）を吸ｄ白する（動作ステップＳ９）。この動作ステッ
プＳ９によりよｉ山、Ｑ装置＃： １３１は指定番地’
０１００’に記憶されるデータ”１ＯＯＯ’を上記ｔ○
装置用一時糺１．はレジスタ１３３へ出力するが、この
データ’１０００’す：操作パ洋ルヘ転送のため制徊１
部１３６によシ直ちに一時記憶しシスタ１３４へ転送さ
れ更にデータ約１５１経由データ設定回路１２１址で到
遁する（動作ステップＳ１０）。動作ステップＳ１０に
よシデータ設定回路１２１は受信した’１０００″を第
１数字から順次送出して表示パネル１１１に表示させる
（動作ステップ５１１）ので内容をに認できる。
ｏアドレスレジスタ１３５に設定するためにレジスタ及
び機能指定キー１１３で、使用レジスタを指定する主１
１、憶アドレスレジスタ相定情報Ｗλ４ＡＲ“のキーを
押す（動作ステップＳ４）。この’ＭＡＲ’キーの指定
は設定されたＵ字テータ”０１００″が主記憶装置：（
ＭＭ）１３１の帯地であることをボし、指定情報’ＭＡ
Ｌ（、’が？ｌｉ制御線１４３→制御情報転送回路１２
３→制御＋糾１５３の径路で制御部１３６へ入力される
（動作ステップｓ５）。動作ステップＳ５により制御部
１３６は、動作ステップＳ２で受信し一時記１．Ｏシた
データを一時ｈ１−：俯回路１３４から主記憶アドレス
レジスタ１３５へ移す（動作ステップｓ６）。１白定悄
ｆｉ”１ｌＪＡＲ’に続いて機能キーのうち主６ｂｆ’
ｊ’、ｋｉｌＵｌ １３１のｗｎ出し機能の１１個１も
Ｅｌ）’キーを押す（飢・作ステップ８７）ことにより
、この惰幸１．・は匍」節制１４３．制徊、情報転送回
路１２３及び制御松１５３経由゛制併部１３６へ転送さ
ｎ（動作ステップＳ８）、制御部１３６は上記１．抵装
置１３１へ上記１．■アドレスレ７スタ３５から帯地“
０１００’を込りこの記１、イプータの送出（しし出し
）を吸ｄ白する（動作ステップＳ９）。この動作ステッ
プＳ９によりよｉ山、Ｑ装置＃： １３１は指定番地’
０１００’に記憶されるデータ”１ＯＯＯ’を上記ｔ○
装置用一時糺１．はレジスタ１３３へ出力するが、この
データ’１０００’す：操作パ洋ルヘ転送のため制徊１
部１３６によシ直ちに一時記憶しシスタ１３４へ転送さ
れ更にデータ約１５１経由データ設定回路１２１址で到
遁する（動作ステップＳ１０）。動作ステップＳ１０に
よシデータ設定回路１２１は受信した’１０００″を第
１数字から順次送出して表示パネル１１１に表示させる
（動作ステップ５１１）ので内容をに認できる。
この↓うに従来のデバッグ方式は、操作パネルを一人が
占廟し一つのデバッグ用装置を使用することになる上、
この占有時間はパネル操作以外に準飢、余裕の時１”ｔ
４７を多口にとシブバッグ用時間の側渦てを受けるので
、デバッグ用装置の稼動率が低下し、この結果デバッグ
用装置の数の増加を生じ融済性が悪化するという欠点が
ある。
占廟し一つのデバッグ用装置を使用することになる上、
この占有時間はパネル操作以外に準飢、余裕の時１”ｔ
４７を多口にとシブバッグ用時間の側渦てを受けるので
、デバッグ用装置の稼動率が低下し、この結果デバッグ
用装置の数の増加を生じ融済性が悪化するという欠点が
ある。
本発明の目的は、端末機器を有する情幸１．処理装慟を
備えデバッグ用装置との間を接続装置で結合することに
よシ上配欠点を除去し、デバッグ用装置の栂動率を向上
させ、且つ端末機器を良好な環境に設置してデバッグ環
境を改善し、又システムの経済性を向上させ得るデバッ
グ方式を提供することにある。
備えデバッグ用装置との間を接続装置で結合することに
よシ上配欠点を除去し、デバッグ用装置の栂動率を向上
させ、且つ端末機器を良好な環境に設置してデバッグ環
境を改善し、又システムの経済性を向上させ得るデバッ
グ方式を提供することにある。
本発明によるデバッグ方式は、それぞれ中央処理装置、
主記憶装置を有し情報の高速実時間処理をする複数のデ
バッグ用装置を用いて≠４奔委占◇ケバッグを実行する
デバッグ方式において、入出力装置である複数の路末装
怖二を含む一つの情報処理装置と、それぞれが前記デバ
ッグ用装置の一つ及び前記情報処理装置が備える入出力
バスに接続されｍＪ記テバッグ用装置の数と同数である
接続装置とを伽え、該接続装置は前記情報処理装置−か
ら受信するデバッグ用装置の装置アドレスを判定するア
ドレス判定手段と、舎争寺デバッグに必蚤な設定データ
を前記オｊ（幸し処理駿掩から受信し前記デバッグ用装
置の中央処理装ざに送出する入カデータ受付転送手段と
、前記デバッグ用装置の中央処理装置から出力テークか
あるときは該出力テークを前記情報処理装置に送出する
出力テーク受付転送手段と、→多弁デバッグに必要な桜
能情桔。
主記憶装置を有し情報の高速実時間処理をする複数のデ
バッグ用装置を用いて≠４奔委占◇ケバッグを実行する
デバッグ方式において、入出力装置である複数の路末装
怖二を含む一つの情報処理装置と、それぞれが前記デバ
ッグ用装置の一つ及び前記情報処理装置が備える入出力
バスに接続されｍＪ記テバッグ用装置の数と同数である
接続装置とを伽え、該接続装置は前記情報処理装置−か
ら受信するデバッグ用装置の装置アドレスを判定するア
ドレス判定手段と、舎争寺デバッグに必蚤な設定データ
を前記オｊ（幸し処理駿掩から受信し前記デバッグ用装
置の中央処理装ざに送出する入カデータ受付転送手段と
、前記デバッグ用装置の中央処理装置から出力テークか
あるときは該出力テークを前記情報処理装置に送出する
出力テーク受付転送手段と、→多弁デバッグに必要な桜
能情桔。
制御情報を前記情報処理装置から受信し前記デバッグ用
装置の中央処理装置−に送出すると共に前記情報処理装
置から制御情報を受信し所定の制御を行う情報転送制御
手段とｋ （０６えたこと？特徴とする。
装置の中央処理装置−に送出すると共に前記情報処理装
置から制御情報を受信し所定の制御を行う情報転送制御
手段とｋ （０６えたこと？特徴とする。
次に本発明について第３図乃至第５図を参照して説明す
る。第３図は本発明のデバッグ方式の一実施例を示す構
成フロック図、又第４図及び第５図は第３図においてデ
バッグ用装置の主記憶装置から記憶の一部ヲ胱出す動作
を示す一連のフローチャートである。
る。第３図は本発明のデバッグ方式の一実施例を示す構
成フロック図、又第４図及び第５図は第３図においてデ
バッグ用装置の主記憶装置から記憶の一部ヲ胱出す動作
を示す一連のフローチャートである。
紀３図において、第１図と同じ構成要素であるデバッグ
用装置１３及びその内部のものには同一符号が伺しであ
る。汎用情報処理装に３ｏは、複数（０１〜１）の端末
機器３０１．主記憶装置３０５及び＠算部制伊］部を有
する汎用中央処理装置（ＣＰＵ）３０６で構成され入出
力バス３０４にインクフェイス線３２で接続される複数
（０１〜ｊ）の接続装置３１を介してデバッグ用装置１
３と接続し被デバツグプログラムの所定機能実行をチェ
ックする。端末機器３０１はＣＲＴ表示装置３０２を入
出力装置としタイプライタ形電鍵盤３０３を入力装該と
してＩｊｊ＋える。接続装置３１は、デバッグ用装置１
３の出力テークをデータ線」５１紗由で受はデータ線３
２１で汎用情報処理装置３０へ情報処理装置３０から受
はデータ線１５２に白でデバッグ用装置１３へ入力する
入力データ受付転送回Ｎ３１２．使用するレジスタ及び
所望の機能更に制御のだめの指定情報を汎用情報処理装
置３０から制御かに３２３経由で受は制御線１５３経由
でデバッグ用装置１３へ転送し且つ必粂な制御情報をデ
バッグ用装置１３から受は接続装置３１の制御をし更に
必要情報を汎用情報処理装置３０筐で転送する情報転送
制御回路３１３．及び汎用情報処理装置３０の入出力バ
ス３０４のデータを接続紐３２４をに…し拾いあげ自己
のアドレス番号を判定するアドレス判定回路３１４を訪
１え、デバッグ用装置１３を用いてデバッグを実行する
。デバッグ用装置１３は既に第１図及び弔２図を参照し
て説明しだので省略する。
用装置１３及びその内部のものには同一符号が伺しであ
る。汎用情報処理装に３ｏは、複数（０１〜１）の端末
機器３０１．主記憶装置３０５及び＠算部制伊］部を有
する汎用中央処理装置（ＣＰＵ）３０６で構成され入出
力バス３０４にインクフェイス線３２で接続される複数
（０１〜ｊ）の接続装置３１を介してデバッグ用装置１
３と接続し被デバツグプログラムの所定機能実行をチェ
ックする。端末機器３０１はＣＲＴ表示装置３０２を入
出力装置としタイプライタ形電鍵盤３０３を入力装該と
してＩｊｊ＋える。接続装置３１は、デバッグ用装置１
３の出力テークをデータ線」５１紗由で受はデータ線３
２１で汎用情報処理装置３０へ情報処理装置３０から受
はデータ線１５２に白でデバッグ用装置１３へ入力する
入力データ受付転送回Ｎ３１２．使用するレジスタ及び
所望の機能更に制御のだめの指定情報を汎用情報処理装
置３０から制御かに３２３経由で受は制御線１５３経由
でデバッグ用装置１３へ転送し且つ必粂な制御情報をデ
バッグ用装置１３から受は接続装置３１の制御をし更に
必要情報を汎用情報処理装置３０筐で転送する情報転送
制御回路３１３．及び汎用情報処理装置３０の入出力バ
ス３０４のデータを接続紐３２４をに…し拾いあげ自己
のアドレス番号を判定するアドレス判定回路３１４を訪
１え、デバッグ用装置１３を用いてデバッグを実行する
。デバッグ用装置１３は既に第１図及び弔２図を参照し
て説明しだので省略する。
次に第３図乃至第５図を参照して、複数のうち番号１ｉ
′の端末装置３０１−ｉを抄１作しアドレス“０１１の
デバッグ用装置１３−０１の王記憶表置（ＭＭ）１３１
−０１から７ ）”Ｌ／ス’ ０１００ ’ノ記憶デー
タ’１０００’を読出す動作の一例について説明する。
′の端末装置３０１−ｉを抄１作しアドレス“０１１の
デバッグ用装置１３−０１の王記憶表置（ＭＭ）１３１
−０１から７ ）”Ｌ／ス’ ０１００ ’ノ記憶デー
タ’１０００’を読出す動作の一例について説明する。
１ず、タイプライタ形電鍵盤３０３−４からコマンド打
込要求情報” ＲＱ ’が打込まれると、入出力バス３
０４を経て中央処理装３４（ＣＰＵ）３０６が前記情報
１几Ｑ１を受けＣＲ１表示装置３０２−ｉに実行すべき
コマンドの一覧を表示すると共に次の要求に対する動作
準饋をする（動作ステップＳ１）。主記憶装置がらデー
タを胱与出すコマンド”ＲＥＡＤ ＭＭ’が前記コマン
ドの一覧表示から選定され％鉢盤３０３−ｉから拐込丑
れると、中央処理装置（ＣＰＵ）３０６は前記動作ステ
ップ８１同様、コマンド°Ｒ，ＥＡＤ ＭＭ’を表示
装置３０２−ｉに表示（動作ステップＳ ２ ） Ｌ、
次いで歩進キー’ＣＲ’が打込まれる（動作ステップＳ
３）と、中央処理装＆（ＣＰ［Ｊ）３０６は前ステップ
で表示したコマンドＲＥＡＤ ＭＭ’を主記憶装置３０
５における操作中端末機器３０１−ｉの対応アドレス位
置に記憶すると共にη間コマンド’ＤＭ？”を表示装ｋ
３０２− ｉに表示する（動作ステップＳ４）。
込要求情報” ＲＱ ’が打込まれると、入出力バス３
０４を経て中央処理装３４（ＣＰＵ）３０６が前記情報
１几Ｑ１を受けＣＲ１表示装置３０２−ｉに実行すべき
コマンドの一覧を表示すると共に次の要求に対する動作
準饋をする（動作ステップＳ１）。主記憶装置がらデー
タを胱与出すコマンド”ＲＥＡＤ ＭＭ’が前記コマン
ドの一覧表示から選定され％鉢盤３０３−ｉから拐込丑
れると、中央処理装置（ＣＰＵ）３０６は前記動作ステ
ップ８１同様、コマンド°Ｒ，ＥＡＤ ＭＭ’を表示
装置３０２−ｉに表示（動作ステップＳ ２ ） Ｌ、
次いで歩進キー’ＣＲ’が打込まれる（動作ステップＳ
３）と、中央処理装＆（ＣＰ［Ｊ）３０６は前ステップ
で表示したコマンドＲＥＡＤ ＭＭ’を主記憶装置３０
５における操作中端末機器３０１−ｉの対応アドレス位
置に記憶すると共にη間コマンド’ＤＭ？”を表示装ｋ
３０２− ｉに表示する（動作ステップＳ４）。
表示されたコマンド’ＤＭ？’テバッグ用装置のアドレ
ス指定を求めているので、電鍵盤３０３−ｉからデバッ
グ用装置アドレス１ｏ１１が打込まれることによシアド
レス１０１′が前記同様表示され（佃）作ステップＳ５
）、次いで歩進キーＩＣ炉が杓込１れる（動作ステップ
Ｓ６）と、中火処理装置（ＣＰＩＪ）３０６は主記憶装
置３０５における操作中端末機器３０１−ｉの別の対応
アドレス位置に指定デバッグ用装渦アドレス″０１”を
記憶すると共に指定されたデバッグ用装［１３−０１の
使用状況を記１，６情報からチェックする（ルノ１作ス
テップＳ７）。動作ステップＳ７に紗パ一方の動作は、
指定されたデバッグ用装＠１３−０１の使用状況が使用
可能情報１０′の揚台であり、中央処理！＋置（ＵＰＵ
）３０６は使用状況情報を′０“から“１”Ｋ書替えて
使用不可能とすると共に次の質問コマンドＩＡＤＩＪ）
？、ＥＳＳ ？’を’ｏｙｊ＜装Ｍ ３０２−ｉに表
示する（動作ステップＳ８）。表示されたコマンド’Ａ
ＤＤＲＥＳＳ ？−は前記コマンド’ＲＥＡＤ ＭＭ
’に対して必要な主配置：■装置６１のアドレスの間合
せであシ、所望のアドレス情報’０１００’が電銚盤３
０３−ｉから打込まれ（動作ステップＳ９）、次いで歩
進キー’ＣＲ”が打込まれる（動作ステップ５１０）と
、中火処理装置（ＣＰＬＪ）３０６が前記同様アドレス
情報’０１００”を主記憶装置３０５に記憶する一方、
他方では入出力バス３０４’を介して同期信号に対応さ
せたデバッグ用装置アドレス１０１′並びに少しかれて
アドレス情報″ｏｉｏｏ’及びコマン）””ＲＥＡＤ
ＭＭ“によシ作成された主記憶読み取９指定信号を発信
する（動作ステップ５１１）。接続装置ｆｆ：３１−０
１は、常時入出力パス３０４を監視しており、動作ステ
ップ８１１によシ１ず前記同期信号を受付けると、次の
デバッグ用装置アドレスを読み込み、自己の装置アドレ
スと一致するときはアドレス情報”０１００“及び主記
憶読み取り指定信号をそれぞれ入力データ受付転送回路
３１２及び情報転送ｆｔｔｌｉ御回路３１３に引取る（
動作ステップ５１２）。又、デバッグ用装置アドレスと
自己の装置アドレスが不一致のときは、残りの情報は読
み取らない。アドレス情報”０１００’及び主記憶読み
取９指定伯号を受信した接続装に３１−０１は、デバッ
グ用装置１３−０１へのアドレス情報”０１００’を入
力データ受付転送回路３１２−０１経由で一時記憶レジ
スタ１３４−０１へ転送する（動作ステップ５１３）と
共に情報転送１ｂ１］御回路３１３−０１経由で、まず
前記コマンドｌ几ＥＡＤ ＮＭ’から侍だレジスタ指定
情報’ｆｖｒＡＲ’を−次いで前記主記憶読取指定信号
を制御部１３６−０１へ転送する動作ステップ５１４）
Ｑテパッグ用装ｆｔ１３−０１の中央処理装置１３２−
０１に含壕れる匍］飾部１３６−０１は前記第１図と同
一動作手順で主記憶装置（ＭＭ、） １３１−０１から
データを抗出す。即ち制御部１３６−０１はレジスタ指
定情報’ＭＡＲ’ｉ９伯（動作ステップ５１４）すると
、一時記憶しゾスタ１３４−０１が動作ステップ８１３
で受信したアドレス情報’０１００’に主記憶アドレス
レジスタ１３５−０１へ転送する（動作ステップ５１５
）。次いで制御部１３６−０１は主記憶アドレスし／ラ
スタ１３５−０１から主記憶装置１３１−Ｏｆヘアドレ
ス情報’０１００”を送出する（動作ステップ５１６）
と同時に受信した主記憶読取指定信号を主記憶アドレス
レジスタ１３５−０１を介して主記憶装置１３１−０１
に送シその記憶データの読出し全要請する（動作ステッ
プ５１７）。
ス指定を求めているので、電鍵盤３０３−ｉからデバッ
グ用装置アドレス１ｏ１１が打込まれることによシアド
レス１０１′が前記同様表示され（佃）作ステップＳ５
）、次いで歩進キーＩＣ炉が杓込１れる（動作ステップ
Ｓ６）と、中火処理装置（ＣＰＩＪ）３０６は主記憶装
置３０５における操作中端末機器３０１−ｉの別の対応
アドレス位置に指定デバッグ用装渦アドレス″０１”を
記憶すると共に指定されたデバッグ用装［１３−０１の
使用状況を記１，６情報からチェックする（ルノ１作ス
テップＳ７）。動作ステップＳ７に紗パ一方の動作は、
指定されたデバッグ用装＠１３−０１の使用状況が使用
可能情報１０′の揚台であり、中央処理！＋置（ＵＰＵ
）３０６は使用状況情報を′０“から“１”Ｋ書替えて
使用不可能とすると共に次の質問コマンドＩＡＤＩＪ）
？、ＥＳＳ ？’を’ｏｙｊ＜装Ｍ ３０２−ｉに表
示する（動作ステップＳ８）。表示されたコマンド’Ａ
ＤＤＲＥＳＳ ？−は前記コマンド’ＲＥＡＤ ＭＭ
’に対して必要な主配置：■装置６１のアドレスの間合
せであシ、所望のアドレス情報’０１００’が電銚盤３
０３−ｉから打込まれ（動作ステップＳ９）、次いで歩
進キー’ＣＲ”が打込まれる（動作ステップ５１０）と
、中火処理装置（ＣＰＬＪ）３０６が前記同様アドレス
情報’０１００”を主記憶装置３０５に記憶する一方、
他方では入出力バス３０４’を介して同期信号に対応さ
せたデバッグ用装置アドレス１０１′並びに少しかれて
アドレス情報″ｏｉｏｏ’及びコマン）””ＲＥＡＤ
ＭＭ“によシ作成された主記憶読み取９指定信号を発信
する（動作ステップ５１１）。接続装置ｆｆ：３１−０
１は、常時入出力パス３０４を監視しており、動作ステ
ップ８１１によシ１ず前記同期信号を受付けると、次の
デバッグ用装置アドレスを読み込み、自己の装置アドレ
スと一致するときはアドレス情報”０１００“及び主記
憶読み取り指定信号をそれぞれ入力データ受付転送回路
３１２及び情報転送ｆｔｔｌｉ御回路３１３に引取る（
動作ステップ５１２）。又、デバッグ用装置アドレスと
自己の装置アドレスが不一致のときは、残りの情報は読
み取らない。アドレス情報”０１００’及び主記憶読み
取９指定伯号を受信した接続装に３１−０１は、デバッ
グ用装置１３−０１へのアドレス情報”０１００’を入
力データ受付転送回路３１２−０１経由で一時記憶レジ
スタ１３４−０１へ転送する（動作ステップ５１３）と
共に情報転送１ｂ１］御回路３１３−０１経由で、まず
前記コマンドｌ几ＥＡＤ ＮＭ’から侍だレジスタ指定
情報’ｆｖｒＡＲ’を−次いで前記主記憶読取指定信号
を制御部１３６−０１へ転送する動作ステップ５１４）
Ｑテパッグ用装ｆｔ１３−０１の中央処理装置１３２−
０１に含壕れる匍］飾部１３６−０１は前記第１図と同
一動作手順で主記憶装置（ＭＭ、） １３１−０１から
データを抗出す。即ち制御部１３６−０１はレジスタ指
定情報’ＭＡＲ’ｉ９伯（動作ステップ５１４）すると
、一時記憶しゾスタ１３４−０１が動作ステップ８１３
で受信したアドレス情報’０１００’に主記憶アドレス
レジスタ１３５−０１へ転送する（動作ステップ５１５
）。次いで制御部１３６−０１は主記憶アドレスし／ラ
スタ１３５−０１から主記憶装置１３１−Ｏｆヘアドレ
ス情報’０１００”を送出する（動作ステップ５１６）
と同時に受信した主記憶読取指定信号を主記憶アドレス
レジスタ１３５−０１を介して主記憶装置１３１−０１
に送シその記憶データの読出し全要請する（動作ステッ
プ５１７）。
この要請に従い主記憶装置１３１−０１はアドレス”０
１００’ からチー５＋ ”１０００” を一時ａｄ憶
レジスタ１３３−０１へ送出しく動作ステップ５１８）
、この送出されたデータは更に接続装置３１−０１に対
する一時記憶レジスタ１３４−Ｏｆ、出力テータ受付転
送回路３１１及び入出力バス３０４を介して中央処理装
置３０６に転送される（動作ステップ５１９）。この動
作ステップ８１９により中央処理装置３０６はデバッグ
用装置１３−０１の主記憶装置１３１−０１からの出力
データを端末機器３０１−ｉの表示装置３０２−ｉ１ｃ
胱出情報”ＲＥＡＤＤＡＴＡ ： １０００”として表
示しく動作ステップ８２０）、次の要求受付が可能とな
る。前記動作ステップ８１９で主記憶装置１３１−０１
からの出力データが終了したとき終了情報が制御部１３
６−０１から制御線１５３−０１経由情報転送制御回路
３１３−０１へ送られ接続装置３１−０１を復旧させ、
更に制御／１３２３−０１ 、入出力バス３０４経白中
央処理装置３０６へ到達し主記憶装置３０５のデバッグ
用装置１３−０１の番地の使用状況情報を使用中Ｉｌｌ
から使用可”０”へ変える（動作ステップ５２１）。動
作ステップＳ７に続く他方の動作は指定されたデバッグ
用装置１１３−０１の使用状況が使用中情報１１１の場
合で、このときは中央処理装置（ＣＰＵ）３０６が端末
機器３０１−ｉの表示装ｋ ３０２− ｉに待合情報“
Ｍ’ＡＩＴ’を表示する（動作ステップ５３０）。この
情報’ＶＶｒＡＩ’ｌ”表示の状態のときは中央処理装
置３Ｏ６が別のコマンド要求をチェック（動作ステップ
５３１）するので、操作省は当該コマンドを続行するが
又は当該コマンド操作を杓切り、改めて情報１几Ｑｌ。
１００’ からチー５＋ ”１０００” を一時ａｄ憶
レジスタ１３３−０１へ送出しく動作ステップ５１８）
、この送出されたデータは更に接続装置３１−０１に対
する一時記憶レジスタ１３４−Ｏｆ、出力テータ受付転
送回路３１１及び入出力バス３０４を介して中央処理装
置３０６に転送される（動作ステップ５１９）。この動
作ステップ８１９により中央処理装置３０６はデバッグ
用装置１３−０１の主記憶装置１３１−０１からの出力
データを端末機器３０１−ｉの表示装置３０２−ｉ１ｃ
胱出情報”ＲＥＡＤＤＡＴＡ ： １０００”として表
示しく動作ステップ８２０）、次の要求受付が可能とな
る。前記動作ステップ８１９で主記憶装置１３１−０１
からの出力データが終了したとき終了情報が制御部１３
６−０１から制御線１５３−０１経由情報転送制御回路
３１３−０１へ送られ接続装置３１−０１を復旧させ、
更に制御／１３２３−０１ 、入出力バス３０４経白中
央処理装置３０６へ到達し主記憶装置３０５のデバッグ
用装置１３−０１の番地の使用状況情報を使用中Ｉｌｌ
から使用可”０”へ変える（動作ステップ５２１）。動
作ステップＳ７に続く他方の動作は指定されたデバッグ
用装置１１３−０１の使用状況が使用中情報１１１の場
合で、このときは中央処理装置（ＣＰＵ）３０６が端末
機器３０１−ｉの表示装ｋ ３０２− ｉに待合情報“
Ｍ’ＡＩＴ’を表示する（動作ステップ５３０）。この
情報’ＶＶｒＡＩ’ｌ”表示の状態のときは中央処理装
置３Ｏ６が別のコマンド要求をチェック（動作ステップ
５３１）するので、操作省は当該コマンドを続行するが
又は当該コマンド操作を杓切り、改めて情報１几Ｑｌ。
１別のコマンド又は”ＣＡＮＣＥＬ”を電鱒盤３０３−
ｉから打込むことができる。又、情報”ＷＡＩＴ’表示
中にデバッグ用装置１３−０１の使用状況が情報１１″
からＯｌに髪化し使用可能になったときは、中央処理装
置３０６が端末機器３０１−ｉの表示盤３０２−ｉＫＪ
間コフコマフ’ＡＤＤＲＥＳＳ ？”を表示する動作ス
テップｓ７がら８８に続く。
ｉから打込むことができる。又、情報”ＷＡＩＴ’表示
中にデバッグ用装置１３−０１の使用状況が情報１１″
からＯｌに髪化し使用可能になったときは、中央処理装
置３０６が端末機器３０１−ｉの表示盤３０２−ｉＫＪ
間コフコマフ’ＡＤＤＲＥＳＳ ？”を表示する動作ス
テップｓ７がら８８に続く。
以上説明したように第４図及び第５図における動作ステ
ップＳ８がら８２１までの間のみデバッグ用装置は使用
中となりその他は他の端末からもデバッグ用装置を使用
可能となるので複数の端末機器からデバッグを設定すれ
ば準備時間を遊び時間とせず実質稼動時間のみで占有さ
れるのでデバッグ用装置の稼動率を上けることができる
。
ップＳ８がら８２１までの間のみデバッグ用装置は使用
中となりその他は他の端末からもデバッグ用装置を使用
可能となるので複数の端末機器からデバッグを設定すれ
ば準備時間を遊び時間とせず実質稼動時間のみで占有さ
れるのでデバッグ用装置の稼動率を上けることができる
。
本実施例でＦｉ￥ｔ１：出し機能のためデバッグ用装置
からの出力があるが、書込機能のときは出力がなく第４
図の動作ステップｓ８の質問コマンド＠ ＡＤＤＲＥＳ
Ｓ ？″の表示に続いて畳込番地情報を打込むときは
、中央処理装置３０６がこの情報を表示すると共に一時
記憶し且つ次の質問コマンド’ＷｉＲＩＴＥ ＤＡＴ
Ａ ？”ｆ表示装置３０３−ｉＫ表示するので、この
表示に対し′で書込データの打込み操作があシ、この操
作の終了が本動作の終了となるが、この場合も本実施例
同様の機能を発揮できる。又、本実施例では人出カ装良
としてタイプライタ形電鍵盤及びＣＲＴ表示装置とした
が汎用情報処理装置に接続可能なものであれは本実施例
同様の機能を十分発挿し、特に長門の出力にはプリンタ
等の出力装置は欠かせない。又、ＣＲ，Ｔ表示装置容量
より大きな出力の場合は後からの出力が前のものを押出
し最後の分のみ表示されるので出力途中の停止、再開等
の制御を必要とし、更にデバッグとして内部状態の設定
、読出し等の多機能の発揮を必要とするが、これらは汎
用情報処理装置のプログラム制御によるもので、デバッ
グ用装置との接続に関する轍能は本実施例同様に発揮で
きる。
からの出力があるが、書込機能のときは出力がなく第４
図の動作ステップｓ８の質問コマンド＠ ＡＤＤＲＥＳ
Ｓ ？″の表示に続いて畳込番地情報を打込むときは
、中央処理装置３０６がこの情報を表示すると共に一時
記憶し且つ次の質問コマンド’ＷｉＲＩＴＥ ＤＡＴ
Ａ ？”ｆ表示装置３０３−ｉＫ表示するので、この
表示に対し′で書込データの打込み操作があシ、この操
作の終了が本動作の終了となるが、この場合も本実施例
同様の機能を発揮できる。又、本実施例では人出カ装良
としてタイプライタ形電鍵盤及びＣＲＴ表示装置とした
が汎用情報処理装置に接続可能なものであれは本実施例
同様の機能を十分発挿し、特に長門の出力にはプリンタ
等の出力装置は欠かせない。又、ＣＲ，Ｔ表示装置容量
より大きな出力の場合は後からの出力が前のものを押出
し最後の分のみ表示されるので出力途中の停止、再開等
の制御を必要とし、更にデバッグとして内部状態の設定
、読出し等の多機能の発揮を必要とするが、これらは汎
用情報処理装置のプログラム制御によるもので、デバッ
グ用装置との接続に関する轍能は本実施例同様に発揮で
きる。
本実施例によれは機椋室に設置されるデバッグ用装置か
ら離れて通常の事務室内に端末機器を設置できるので良
好な人ｆ’ｓ］環境が実現し、又複数の端末機器からデ
バッグ作業が可能となり、更に一つの端末機器からどの
デバッグ用装置へも接続できるので、作業性を向上させ
ることか出来る。
ら離れて通常の事務室内に端末機器を設置できるので良
好な人ｆ’ｓ］環境が実現し、又複数の端末機器からデ
バッグ作業が可能となり、更に一つの端末機器からどの
デバッグ用装置へも接続できるので、作業性を向上させ
ることか出来る。
以上説明したように、本発明によれば接続装置を接続す
る汎用情報処理装置かデバッグ制御機能を持つと共にデ
バッグ用装血のだ択楼能を持ち、端末様器かデバッグ用
装置を占廂するロイ間が実質のデバッグ時１ｉ４」のみ
となシ複数の端末機器から連続的にり、 １ｌｉＪ＋さ
せることによりデバッグ用装置の稼動率を向上δせ、シ
ステムの経断性をも向上させることかできるという動床
か得られる。
る汎用情報処理装置かデバッグ制御機能を持つと共にデ
バッグ用装血のだ択楼能を持ち、端末様器かデバッグ用
装置を占廂するロイ間が実質のデバッグ時１ｉ４」のみ
となシ複数の端末機器から連続的にり、 １ｌｉＪ＋さ
せることによりデバッグ用装置の稼動率を向上δせ、シ
ステムの経断性をも向上させることかできるという動床
か得られる。
第１図は従来のデバッグ方式の一構成例を示す機能ブロ
ック図、第２図は第１図において主記憶装置から記ｔ７
ｄの一部を抗Ｗｊす動作手順を示すフローチャート、第
３図は本発明のデバッグ方式の一実施例を示す構成ブロ
ック図、第４図及び第５図は第３図においてデバッグ用
装置５−の主記憶装置から記１．シの一部を読出す動作
手順を示す一連のフローチャー１・である。 １３・・・・・・デバッグ用装置、３０・・・・・・情
幸し処理装置、３１・・・・・・接ａ装ｆ〆５．１．３
１，３０５・・・・・・主記憶装置（ＭＭ）、１３２，
３０６・・・・・・中央？＋ｉｌｊ御装置どｊ□（ＣＩ
）Ｕ）、１３３．１３４・・・・・・一時記憶装置、１
３５・・・・・・王記１λ６、アドレスレジスタ、１３
６・・・・・？ｔｊ１１ 伺ｉ部、３ｏ１・・・・・・
端末機器、３０２・・・・・・表示装置、３ｏ３・旧・
・％’ｔ＆盤、３０４・・・・・・人出力バス、３１１
・・・・・・出力データ堂付転送回路、３Ｊ２・・・・
・・入カデータ受伺転込回路、３１３・・・・・・柘＜
’１４ ’ｆム送！１ｉｉｌ但（１回路。 代理人 弁理士 内 原 音 −） 第 ／ し ？” １ １
！ｊ １
１１ １
１１ 〈／ ｌ ／どＳ
＜ 第Ｚ図 第 ４ 図 第 左 図
ック図、第２図は第１図において主記憶装置から記ｔ７
ｄの一部を抗Ｗｊす動作手順を示すフローチャート、第
３図は本発明のデバッグ方式の一実施例を示す構成ブロ
ック図、第４図及び第５図は第３図においてデバッグ用
装置５−の主記憶装置から記１．シの一部を読出す動作
手順を示す一連のフローチャー１・である。 １３・・・・・・デバッグ用装置、３０・・・・・・情
幸し処理装置、３１・・・・・・接ａ装ｆ〆５．１．３
１，３０５・・・・・・主記憶装置（ＭＭ）、１３２，
３０６・・・・・・中央？＋ｉｌｊ御装置どｊ□（ＣＩ
）Ｕ）、１３３．１３４・・・・・・一時記憶装置、１
３５・・・・・・王記１λ６、アドレスレジスタ、１３
６・・・・・？ｔｊ１１ 伺ｉ部、３ｏ１・・・・・・
端末機器、３０２・・・・・・表示装置、３ｏ３・旧・
・％’ｔ＆盤、３０４・・・・・・人出力バス、３１１
・・・・・・出力データ堂付転送回路、３Ｊ２・・・・
・・入カデータ受伺転込回路、３１３・・・・・・柘＜
’１４ ’ｆム送！１ｉｉｌ但（１回路。 代理人 弁理士 内 原 音 −） 第 ／ し ？” １ １
！ｊ １
１１ １
１１ 〈／ ｌ ／どＳ
＜ 第Ｚ図 第 ４ 図 第 左 図
Claims (1)
- いて≠＃≠李去傘デバッグを実行するデバッグ方式にお
いて、入出力装置である複数の端末装置を含む一つの情
報処理装置と、それぞれが前記デバッグ用装置の一つ及
び前記情報処理装置が備える入出力バスに接続され前記
デバッグ用装置の数と同数である接続装備とを備え、該
接続装置は前記情報処理装置から受信するデバッグ用装
置の装置アドレスを判定するアドレス判定手段と、羨堡
舎デバッグに必要な設定データを前記情報処理装置から
受信し前記デバッグ用装置の中央処理装置に送出する入
力データ受付転送手段と、前記デバッグ用装置の中央処
理装置から出力テークがあるときは該出力テークを前記
情報処理装置に送出する出力データ受付転送手段と、會
＋台テバッグに必要な枦能情報、制御情報を前Ｈじ情報
処理装置から受信し前記デバッグ用装備の中央処理装置
に送出すると共に前ｈＬ昂報処理装協から制御情報を受
信し所定の制御を行う情報転送制御手段とを備えたこと
を％徴とするデバッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215073A JPS59105156A (ja) | 1982-12-08 | 1982-12-08 | デバツグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215073A JPS59105156A (ja) | 1982-12-08 | 1982-12-08 | デバツグ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105156A true JPS59105156A (ja) | 1984-06-18 |
| JPH024015B2 JPH024015B2 (ja) | 1990-01-25 |
Family
ID=16666302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57215073A Granted JPS59105156A (ja) | 1982-12-08 | 1982-12-08 | デバツグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222342A (ja) * | 1988-03-02 | 1989-09-05 | Pfu Ltd | データ処理装置 |
| JP2008036468A (ja) * | 2006-08-01 | 2008-02-21 | Sharp Corp | 混合分散装置および混合分散システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368050A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Control system for information process system |
-
1982
- 1982-12-08 JP JP57215073A patent/JPS59105156A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368050A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Control system for information process system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222342A (ja) * | 1988-03-02 | 1989-09-05 | Pfu Ltd | データ処理装置 |
| JP2008036468A (ja) * | 2006-08-01 | 2008-02-21 | Sharp Corp | 混合分散装置および混合分散システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH024015B2 (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63245784A (ja) | カ−ド認証端末装置 | |
| CN1016653B (zh) | 数字数据处理系统用的总线适配器装置 | |
| JPS5840662A (ja) | 端末制御方式 | |
| CN119829103B (zh) | 一种多板卡计算设备的bmc更新方法 | |
| JPH0724010B2 (ja) | ディスプレー・システム及びエントリ・フィールドの記号位置を保存する方法 | |
| JP3210988B2 (ja) | カード処理機能を備えたキーボード及びその制御方法 | |
| JPH024015B2 (ja) | ||
| JPH07200027A (ja) | 自動組立装置の制御装置 | |
| JPH07120182B2 (ja) | 数値制御システム | |
| US6366262B1 (en) | Method and apparatus for supporting multiple NPT display sessions on a single address | |
| JPS59200362A (ja) | 端末装置の制御方式 | |
| JPH1083273A (ja) | マルチウインドウ制御装置 | |
| JP2000286919A (ja) | データ処理装置 | |
| JPH05113942A (ja) | 通信管理のアドレス割り当て方式 | |
| JPS622325A (ja) | モ−ド切換え制御方式 | |
| CN115658403A (zh) | 一种单pc同时调试多个目标电路的方法 | |
| JPS62215970A (ja) | 複写装置 | |
| JPH07262277A (ja) | 機器２重化システム | |
| JPH0991221A (ja) | 計算機システムの評価方式 | |
| JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 | |
| JPS62266604A (ja) | リモ−ト・プログラミング・コンソ−ル装置 | |
| JPS5924334A (ja) | デ−タ処理システム | |
| JPH0196725A (ja) | マルチウインドウ制御装置 | |
| JPS6395547A (ja) | 計算機システムの履歴管理装置 | |
| JPS6046588A (ja) | 分散登録文字使用頻度判別方式 |