JPS59105359A - 撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は撮像素子、特に、複数の感光セルの行及び列に
沿った配列を有する感光部と、該感光部からの信号を記
憶するための記憶部と金具備した撮像素子に関するもの
である。

（従来技術） 上に述べた様な撮像素子は、フレーム転送型の撮像素子
として良く知られている処であるが、従来、フレーム転
送型の撮像素子では、感光部の縦列方向の感光セル数（
行及び列の配列の行数）は、例えば、ＮＴＳＣ方式の場
合、１テレビジヨン・フレームを構成する走査線数５２
５本の約半分の２４５であり、また、夫々の感光セルは
、感光と転送の機能をもたせている関係上、一度に蓄積
できる信号は走査線数換算で２４５本分、即ち、１フイ
一ルド分であり、この１フイ一ルド分の信号を読み出し
たあと、感光セルの有効感光領域を移動させて撮像し、
新らたな１フイ一ルド分の信号を次に読み出すとイウ、
インターレース動作をさせてｌフレー４分の画像を得て
いた。

この様な方式はインターレース方式のテレビジョン・シ
ステムに極めてマツチしたものであり、感光セル数は少
ないにも拘らず、解像度の良い画質が得られるものであ
った。

しかし乍ら、各感光セルの大きさ並びにその感度には自
ずと限りがあり、従って、感光部の撮像感度に限りを生
ずるものであった。そして、従来より、素子の感度の向
上と云う点に様々な努力が払われて来だが、未だ決定的
な解決策が得られていないのが現状である。

（目的） 本発明は以上に述べた様な事情に鑑みて為されたもので
、先釦述べた様な撮像素子として、その感度を飛躍的に
向上させることの出来る新規な撮像素子を提供すること
をその主たる目的とするものである。

本発明の他の目的は、２フィールド−１フレ一ム方式の
ステイル・ビデオ・システムに於けるフレーム記録に好
適な撮像素子を提供することに在る。

即ち、近年、ステイル・ビデオ・カメラ、或いは、ビデ
オ・フォトグラフィーと呼ばれる、従来の銀塩フィルム
の代わりに、例えば、ＣＣＤの様な固体撮像素子を用い
て撮像し、ステイル・ビデオ信号を磁気記録しようと云
う研究、開発が行なわれる様になって来たが、このよう
なシステムに、前述の従来のムービ・ビデオ・システム
に於けるインターレース対応のフレーム転送型の撮像素
子を使用した場合には、高画質を得るために、フレーム
記録しようとすると、１フレームが、時間的に少Ｌ７ず
つずれた、例えば、テレビジョン信号で考えると１７６
０秒ずれた２つのフィールドから構成されることになり
、動きのある被写体を撮像した場合には、見苦しいもの
になってしまうと云った不都合があった訳であるが、本
発明の他の目的は、斯かる不都合を解消させ得るステイ
ル・ビデオ・システムに於けるフレーム記録に好適な撮
像素子を提供することに在る。

本発明の他の目的は以下に続く添附の実施例図面を参照
した説明の記載から明らかになるであろう。

（実施例） 先ず、本発明の一実施例の概略構成を示す第１図を参照
する【、同図に於て、１はフレーム転送型撮像素子の感
光部であり、この感光部１は、例えば、この素子の、Ｎ
ＴＳＣ方式のテレビジョン・システムへの適用を考えた
場合、垂直方向の感光セル数、即ち、行及び列の配列の
行の数は、１テレビジヨン・フレームを構成スる走査線
の数とほぼ等しい数、４９０程度に設定される。即ち、
従来の７レーム転送型撮像素子の約２倍の感光セルの行
数を有している。水平方向のセル数、即ち、行及び列の
配列の列の数は、通常、３９０あるいは５７０程度と、
カラー・サブ・キャリア周波数に対応した数が採用され
る。第１図では、説明を簡単にするため、垂直方向（列
）及び水平方向（行）の配列の内の夫々８セル及び４セ
ルだけ（即ち、８×４の配列）を示している。

３は感光部１からの信号を記憶するだめの記憶であり、
水平方向の記憶セル数、即ち、行及び列の配列の列の数
は感光部１に於ける感光セルの配列の列の数と等しい数
を有している。

一方、垂直方向の記憶セル数、即ち、行及び列の配列の
行の数は感光部１に於ける感光セルの配列の行の数の半
分、即ち２４５程度である。

勿論、これらの数は必要に応じて多少変えても良い。

第１図では簡単にするため、垂直方向（列）及び水平方
向（行）の配列の内の各４セルだけ（即ち、４×４の配
列）を示している。従ってこの記憶部３は、従来のフレ
ーム転送型ＣＣＤ撮像素子の記憶部（Ｃ於ける記憶セル
の数と同等の数の記憶セルより構成されていることにな
る。

ここで、上記感光部１に於ける感光セルの配列に於て、
２′で示される少なくとも記憶部３に近接した最終行に
沿って配列されている各感光セルは、本発明に従って、
その信号蓄積容量として、２で示される他の行に沿って
配列されている各感光セルの信号蓄積容量に対して約１
．５〜２倍程度の信号蓄積容量を有する様に設定されて
いる。また、記憶部３に於ける４で示される各記憶セル
はその信号蓄積容量として上記感光セル２′とほぼ同等
の信号蓄積容量を有する様に設定されている。

即ち、本実施例は、後に詳述する様に、感光部１に於て
１テレビジヨン・フレーム相当の信号を発生させるも、
これを記憶部３に移す際に、２行分の信号の加算を大容
量の感光セル２′の配列を有する最終行に於て行なうこ
とにより１フレ一ム分の走査線数の約半分の走査線数に
相当する信号、即ち、１フイ一ド分の信号を形成してこ
れを記憶部３を通じて得ることにより感光部１の実効撮
像感度の向上を図る様にしたものであり、単純な計算で
は感度は２倍となる。勿論、第１７・イールドと第２フ
イールドとでは加算されるべき２行の組合わせが変えら
れ、とれてより、インターレース効果が得られる。

ここで、感光部１で得られる行信号の加算を該感光部１
内、即ち、上記感光セル２′の配列を利用して行なうの
は、後に詳述する様だ、通常、感光部１には所定の列毎
にアンチ・ブルーミング部が設けられるものであり、従
って、信号加算によって信号のオーバー・フローを生じ
ても斯かるアンチ・プルーミング部によってオーバー・
フロー分が吸収されて、プルーミングを防止出来ると云
う利点をねらったためである。従って、この意味からす
れば、信号の加算部は特に上記感光部１の最終行に限定
されるものではないことは容易に理解出来よう。但し、
列の途中に加算部を設けることはそれ以降の行のセルの
大容量化を図らねばならないと云う不利を負うことにな
り、従って、最終行が最良であることは容易に理解出来
よう。また、その変形として、感光部１０行数を例えば
１行増やし、これを加算部とすると共に、これを記憶部
と共に遮光してしまう様な構成もまた可能である。

感光部１に於ける感光セル２′及び記憶部３に於ける記
憶セル４の、感光セル２に対する大容量化は上述した２
行分の信号の加算によシフイールド信号を形成するため
に必要とされる構成である。第１図では感光セル２に対
し感光セル２′及び記憶セル４の大きさを変えて示しで
あるが、これは信号蓄積容量の大小関係を概念的に示す
ものであり、構成上、セルのディメンジョンがこの様に
大きく相違していると云うことでは必ずしもない。

５は記憶部３から信号を読み出すための水平出力レジス
タであり、感光部１及び記憶部３の各水平方向セル数、
即ち、列数とほぼ等しい数の電荷転送セル６を有して成
る一列の電荷転送レジスタとして構成されている。７は
、水平出力レジスタ５より転送された電荷を電圧に変換
するアンプである。

８は本発明の撮像素子を２フィールド−１フレ一ム方式
のステイル・ビデオ・システムに於けるフレーム記録に
適用する場合に、感光部１と記憶部３との間に附加的に
設けられる転送及び出力用の中間レジスタであシ、感光
部１及び記憶部３の各水平方向のセル数、即ち、列数と
ほぼ等しい数の電荷移送セル９を有して成る一列の電荷
転送レジスタとして構成されている。

この中間レジスタ８は後に詳述する様に、２フィールド
−１フレ一ム方式のステイル・ビデオ・システムに於け
るフレーム記録に適用する場合に感光部１での各行信号
を交番的に記憶部３へ転送し、また、出力アンプ１０を
通じて出力させる様に機能させられるもので、これによ
りアンプ１０を通じて第１フイールドの信号が、また、
アンプ７を通じて第２フイールドの信号が得られ、斯く
して、感光部１に於て同一時点で発生した１フレ一ム分
の信号が２フイールドに分けて取り出さ八ることによシ
上述した問題点、即ち、ムービー・ビデオ・システムに
適用されるフィールド対応の撮像素子をステイル・ビデ
オ・システムに於けるフレーム記録に用いる場合に見ら
れる不都合が解消される様になる訳である。

尚、上記撮像素子がムービー・ビデオ・システムに適用
される場合には上記中間レジスタ８は専ら感光部１の感
光セル２′の蓄積信号を記憶部３へ転送するために機能
させられる。そのため、該中間レジスタ８を構成する各
電荷転送セル９の信号蓄積容量は感光セル２′及び記憶
セル４のそれらとほぼ同等に設定されている。説明が後
になったが、これは、水平出力レジスタ５を構成する電
荷転送セル６についても同様である。

さて、斯かるフレーム転送型撮像素子（ＣＯＤ）に於け
る電荷の転送方法には、従来より、単相駆動法、２相駆
動法、３相駆動法、４相駆動法等いくつかの方法があり
、本実施例の撮像素子の構成では、その何れをも適用で
きるものであるが、以下に説明を簡単にするだめ、単相
駆動法を採用した場合を例にとり、第１図に示す感光部
１、中間レジスタ８、記憶部３、及び水平出力レジスタ
５の具体的構成について第２図を用いて説明する。

尚、ここで採用されている単相駆動法は、例えば、特開
昭５５−１１３９４号公報等に記載されている方法であ
り、その詳細については、本実施例の撮像素子の構成の
説明上、必要ないので省略する。

第２図に於て、Ｃ８は水平方向のセル間での電荷の混合
を防止するためのチャ党ネル・ストップ、ＡＢはアンチ
・プル−ミング・ノ（１ノア、ＯＧはオーバー・フロー
・ドレイン・ゲート、ＯＤはオーバー・フロー・ドレイ
ンを各々示す。

ン、 尚、第２図に示す如き構成で、チャ坏坏ル・ストップＣ
８、アンチ・ブルーミング・／（１ノアＡＢ、オーバー
・フロー・ドレイン・ケートＯＧ、オーバー・フロー・
ドレインＯＤを配置する理由は、素子感度をあまり低下
させることなく、素子の小型化、画素数の増加を容易に
達成することができ、その上高画質のテレビジョン信号
を得ることができるからである。尚、斯かる構成につい
ては、例えば、特開昭５５−５６７８９号公報等に記載
されている。

２１は、感光部１のポリ・シリコン電極力よＩ丘どこさ
れている部分を示し、この電極部２１はシリコン中のポ
テンシャル状態の異なるＩ及びＨの領域から成っている
。２２は、シ１ノコン中に仮想電極が形成されている部
分であり、シリコン中のポテンシャル状態の異なる■及
び■の領域から成っている。垂直方向については、この
Ｉ〜ＩＶの領域から、１つの感光セルが構成されている
。

２３は、中間レジスタ８の領域を示す。この領域はポリ
・シリコン電極が斜線を施しだ様に、くし歯形に形成さ
れており、このポリ・シリコン電極下は、ポテンシャル
状態の異なる、ｌｌ。

■′及びｉｔａの領域に分かれている。ここで■′及び
Ｉ’ａの領域はそれぞれポテンシャルは同じであるが、
チャ奏ネル・ストップで分離されている。■′及び■′
の領域は、夫々、感光部ｌの仮想電極部２２の■及び■
の領域と同じポテンシャルに設定されている。２４．２
５は各々感光部１の電極部２１及び仮想電極部２２と同
様に構成されている記憶部３の電極部及び仮想電極部を
示し、ＩＩＩ　、　１ｕｌｌ　、　ＩＩＩＩＩ　、　ｒ
ｖ”’の各領域は夫々感光部１に於ける１、Ｉ［、ＩＩ
ｌ、ＩＶの各領域に対応する。

尚、ＩＩＩ〜ＩＶＩＩの領域から１つの記憶セルが構成
されている。

第３図は、第２図に示した構成の撮像素子の内部のポテ
ンシャル状態を示したものである。

第３図に於て３０は、第２図の領域２１に相当する感光
部１のポリ・シリコン電極であり、感光部１のポリ・シ
リコン電極３０は全て共通に接続され、電荷転送のだめ
の電圧が印加される様になっている。このポリ・シリコ
ン電極３゜の下は、第２図で説明した如くＩ及び■の領
域に分かれており、■の領域はＨの領域よりポテンシャ
ル状態が高くなっている。

図（（おける点線はポリ・シリコン電極３ｏが、例えば
負電位の高い状態であり、この場合、実線はポリ・シリ
コン電極３ｏの電位が僅かに負または正の状態のポテン
シャルをそれぞれ示す。

第２図の仮想電極部２２のポテンシャルは、第３図に示
す如く■の領域の方がＡｒの領域より僅かてポテンシャ
ルが高くなっている。またこの部分のポテンシャルはポ
リ・シリコン電極３゜にかける電圧には依存せず、常に
一定に保たれている。従って、ポリ・シリコン電極３ｏ
に、一定の電圧を印加すれば、即ち、前例における負の
高い電圧を印加すれば仮想電極部２２の■の領域に電荷
が蓄積され、パルス状の電圧を印加し一瞬電極３０の電
位を僅かに負または正の状態のポテンシャルにすれば電
荷は転送される。

３１は第２の中間レジスタ８のポリ・シリコン電極を示
している。このポリ・シリコン電極３１は感光部１のポ
リ・シリコン電極３０．等とは切り離され、独立した電
圧が印加される様になっている。この中間レジスタ８の
各領域のポテンシャルは図のポリ・シリコン電極３１の
下に示す様になっている。

３２は記憶部３のポリ・シリコン電極を示しテイル。こ
の記憶部３の各領域のポテンシャルは感光部１のそれと
同様である。３３は水平出力レジスタ５のポリ・シリコ
ン電極を示す。この水平出力レジスタ５の構成は中間レ
ジスタ８ン と同様であるが、チャ会ネル・ストップｃｓにより片側
の３４で示す部分が閉じられている点が少し異っている
。

以下に中間レジスタ８に於る電荷の動きについて説明す
る。感光部１の■の領域に蓄積された電荷は、ポリ・シ
リコン電極３０に〕くルス電圧を印加すること【より、
第３図中実線で示す如く１及び］の領域のポテンシャル
が下がり、転送され次のＩＶの領域だ入る。この１ｖの
領域が中間レジスタ８の１′及び「′の領域に接してい
ノｔば中間レジスタ８のポリ・シリコン’１４１３１に
、雀かに負または正の電位が印加されると、Ｉ′及び■
′の領域のポテンシャルは第３図中実線で示すポテンシ
ャル状態になり、■の領域の電荷は、■′の領域を通じ
て■′の領域に入る。次いで、このポリ・シリコン電極
３１に負の高い電位を印加すると、■′及び■′の領域
の各ポテンシャルは第３図中点線で示した状態となシ■
′の領域にあった電荷は■′の領域（点線の一定ポテン
シャルを有する）を通じて■′の領域（点線の一定ポテ
ンシャルを有する）に転送される。このとき、記憶部３
のポリ・シリコン電極３２に、僅かに負または、正の電
圧が印加されると、との■′の領域よりもＩｌｌ及び］
ＩＩｌの領域のポテンシャルが第３図中実線の如く下が
り■′の領域にあった電荷はＩｔｒの領域を通じて■′
の領域に転送されることになる。

この様にして、記憶部３のＩｌｌの領域に転送された電
荷は、記憶部３のポリ・シリコン電極３２に負の高い電
圧を印加することによりＩ″及び１ｕｌｌの領域のポテ
ンシャルが第３図点線の如くなるため、■′の領域を通
じてＩＶＩ＋の領域に転送される。

よってポリ・シリコン電極３２に駆動信号としての電圧
を印加するととＫより蓄積電荷が■″→Ｉｒ１ｌ→■ｌ
＋と順次転送され最終的に水平出力レジスタ５に到達し
、そしてこの水平出力レジスタ５を通じて外部に読み出
すことが可能である。

以上説明した電荷転送のメカニズムは、従来の、中間レ
ジスタ８を具備していない単相駆動式フレーム転送型Ｃ
ＣＤ撮像素子の場合と全く同じものでおる。

次に、中間レジスタ８を通じて、外部に信号を読み出す
場合の電荷の流れについて説明する。

中間レジスタ８のｆｆ’の領域まで転送された電荷は、
上述の動作に於て記憶部３のポリ・シリコン電極３２に
、僅かに負または正の電位をかけて、記憶部３へ転送し
たわけであるが、このポリ・／リコン電極３２１Ｃ負の
高い電圧を印加して記憶部３のＩｌｌ及びＩ’ｌｌの領
域のポテンシャルを第３図中点線の如く保持しておき、
中間レジスタ８のポリ・シリコン電極３１にパルス状の
電圧を印加して、１′及び■′の領域のポテンシャルを
交互に第３図中実線及び点線の状態に移行させることに
より■′の領域の電荷は、■“→■′→■′→■′領域
と水平方向（第３図の紙面に垂直な方向）に転送され、
第１図のアンプ１０を通じて電圧として外部へ出力され
る。

次に、実際てカメラに於ける撮像素子として適用した場
合の動作について、第４図を用いて説明する。

第４図（ａ）は、との撮像素子をステイル・ビデオ・カ
メラに適用して動作させるときの動作シーケンスを、第
４図（ｂ）は、従来のムービー・ビデオ・カメラ例適用
して動作させるときの動作シーケンスを夫々示す。

先ず、ステイル・ビデオ・カメラに適用した場合の動作
について説明する。

第４図（ａ）のａ−１は、露光即ち、撮像直前に、暗電
流等により蓄積されていた電荷をオーバー・７ｏ−・ド
レインＯＤ（第２図）を通じてクリアするか、または、
高速で撮像素子を動作させて、外部に電荷をはきだして
クリアするかのオール・クリアのモードを示している。

次いでａ−２でシャッタが開き、露光状態、即ち、感光
部ｌでの信号の発生・・蓄積モードに移行し、その後、
ａ−３で中間レジスタ８による第１フィールド分の信号
の読出しモードだ移る。

このモードに於ては所定の露光時間後、シャッタを閉じ
、感光部１の各感光セルに画像信号（電荷）を発生・蓄
積させた後、感光部１のセルの蓄積電荷を２行ずつ転送
する。即ち、第１図に示す例の場合、（１，１）〜（１
，４）で示す感光セルの蓄積電荷が中間レジスタ８を通
じて記憶部３の［：４．１］〜［４，４）で示す記憶セ
ルに移され、（２，１）〜（２，４）で示す感光セルの
蓄積′電荷が中間レジスタ８に移される。（以下、感光
セルについては（Ｘ、Ｙ）によりそのアドレスを示し、
また、記憶セルについてはＣＸ、Ｙ）］尾よりそのアド
レスを示すことにする。）同様に、他の各行の感光セル
の蓄積′６荷も２行分ずつ転送される。これにより（３
，１）〜（３，４）、（４，ｔ）〜（４゜４）、（５，
１）〜（５，４）、（６，１）〜（６，４）、（７，１
，）〜（７，４）、（８゜１）〜（８，４）で示す各感
光セルの蓄積電荷は夫々（１，１）〜（１，４）、（２
，１）〜（２，４）、（３，１）〜（３，４）、（４゜
１）〜（４，４）、（５，１）〜（５，４）。

（６，１）〜（６，４）で示す感光セルに転送される。

この様にして電荷が２行分転送された後、中間レジスタ
８に転送された電荷がアンプ１０を介して電圧として外
部に出力される。即ち、上述の如くして中間レジスタ８
に転送された（２゜１）〜（２，４）で示す感光セルの
蓄積電荷がシリアルに電圧変換されて出力される。

その後、再び感光部１の各感光セルの蓄積電荷を２行分
転送する。これにより（１，１）〜（１，４）で示す感
光セルに転送された電荷、即ち、露光時の（３，１）〜
（３，４）で示す感光セルの蓄積電荷が中間レジスタ８
を通じて記憶部３の（’４．１Ｅ〜［４，４］で示す記
憶セルに移され、また、（２，１）〜（２，４）で示す
感光セルに転送された電荷、即ち、露光時の（４，１）
〜（４，４）で示す感光セルの蓄積電荷が中間レジスタ
８に移される。又、この時、記憶部３の各行の記憶セル
に転送された電荷は１行分転送される。よって前回［４
，１：］〜Ｃ４，４〕で示す記憶セルに移された電荷、
即ち、露光時の（１，１）〜（１，４）で示す感光セル
の蓄積電荷は［３，１）〜（３，４）で示す記憶セルに
移される。この後、再び中間レジスタ８に移された電荷
の読出し動作が行なわれ、上述の如く中間レジスタ８に
移された、露光時の（４，１）〜（４，４）で示す感光
セルの蓄積電荷がシリアルに電圧変換されて出力される
。以後、同様にして感光部１の各感光セルに蓄積された
電荷を２行分、また、記憶部３の各記憶セルに転送され
た電荷を１行分夫々転送し、且つ、この時、中間レジス
タ８に移された電荷を読み出すと云う動作を交互に行な
うことにより、中間レジスタ８から露光時に夫々（２，
１）〜（２，４）、（４，１）〜（４゜４）、（６，１
）〜（６，４）、（８，１）〜（８，４）で示す感光セ
ルに蓄積された電荷が順次電圧として出力される。即ち
、第１フイールドの読み出しが行なわれる。一方、露光
時に夫々（１，１）〜（１，４）、（３，１）〜（３゜
４）、（５，１）〜（ｓ、４）、（７，１）〜（７，４
）で示す感光セルに蓄積された電荷１２、記憶部３の（
１，１Ｅ〜［，４：１．［’２．１〕〜（２，４）、［
３，１１）〜［３，４：）、［４゜１〕〜Ｃ４，４）で
示す記憶セルに転送され、記憶される。この様にして第
１フイールドの読み出しが終了した後、４図（ａ）のａ
−４で示す第２フイールドの読み出しモードに移行する
。このａ−４に於ては、記憶部３の各行の記憶セルに転
送された電荷を１行分転送した後、水平出力レジスタ５
に転送された電荷を読み出すことにより、水平出力レジ
スタ５から露光時に夫々（１，１）〜（１，４）、（ａ
、１）〜（３゜４）、（５，１）〜（５，４）、（７，
１）〜（７，４）で示す感光セルに蓄積された電荷が電
圧として出力され第２フイールドの読み出しが行なわれ
る。

この様に本実施例の撮像素子によれば、２フィールド−
１フ斗−ムのステイル・ビデオ・システムに於けるフレ
ーム記録対応の機能として、同一時点に感光部１で形成
されだｌフレーム分の画像信号を通常のテレビジョン・
システムに於ける如く、先ず、第１フイールドの信号、
次いで、これにインターレースした第２フイールドの信
号と云う様に２フイールドを分けて読み出すことが可能
となる。

次に、との撮像素子を通常のムービー・ビデオ・カメラ
に適用した場合の動作について説明する。

第４図（ｂ）のｂ−１は第４図（ａ）のａ−１のモード
、即ち、オール・クリアのモードに相当する。

但し、このモードは必要不可欠のものではない。

ムービー・ビデオ・カメラに適用した場合は、／ヤツタ
は不要となり、電荷の蓄積と読み出しを繰り返し行なう
動作となる。ｂ−２，ｂ−２’は何れも蓄積モードを示
し、ｂ−２Ｆｉ第１フイールドの蓄積を、ｂ−２′は第
２フイールドの蓄積を夫々示している。ｂ−３，ｂ−３
’は何れも読み出しモードを示し、ｂ−２で蓄積された
電荷（第１フイールド）はｂ−３で読み出され、ｂ−２
′で蓄積された電荷（第２フイールド）はｂ−３′で読
、み出される。

ｂ−４は、感光部１で発生・蓄積された電荷が記憶部３
へ転送されるモードを示す。

本実施例の撮像素子は、例えば、感光部１の垂直方向の
感光セル数（行数）が４９０程度、記憶部３の同じく垂
直方向の記憶セル数が２４５程度なので従来のフし・−
ム転送型撮像素子の場合とは感光部１から記憶部３へ電
荷を転送するときの動作およびインターレースの方法が
異なってくる。

先ず第４図（ｂ）のｂ−２で示す期間において露光、即
ち、感光部１での電荷の発生及び蓄積を行なった後、ｂ
−４で示す期間において感光部１の蓄積電荷を記憶部３
へ転送する。この転送動作については、先ず、感光部１
の各感光セルに蓄積された電荷を該感光部１内に於て１
行分夫々転送する。即ち、この時、中間レジスタ８及び
記憶部３にはパルス電圧は印加せず、従って、（２，１
）、（２，２）、（２，３）、（２゜４）で示す感光セ
ルの蓄積電荷は（１，１）。

（１，２）、　（１，３）、（１，４）で示す感光セル
に移され、ここで、これら（１，１）〜（１，４）で示
す感光セルの蓄積電荷と加算さ終了した後、ｂ−２′に
於て感光部１に蓄積された電荷の、記憶部３への転送動
作がｂ−４にて実行される。尚、この場合は、第２フイ
ールド目の読み出し動作であるため、加算する行を第１
フイールドの場合に対して一行ずらして同様に感光部１
の２行分の転送加算が行なわれる。

即ち、第２フイールド目は、まず、感光部１。

中間レジスタ８及び記憶部３に７（パルス電圧を印加し
て感光部１の各行の電荷を夫々１行分ずつ転送する。こ
れにより、露光時の（１．１）〜（１．４）、（２．　
１）〜（２．４）、・・・・・・。

（８．１）〜（８．４）で示す感光セルの蓄積電荷は、
夫々、中間レジスタ８の（１）〜（４）で示す転送セル
及び感光部１の（１．１）〜（　１．　４）。

・・・・・・、（７．１）〜（７．４）で示す感光セル
に移されることになる。

次に感光部１に対してのみノ（パルス電圧を印加して感
光部１内に於てのみ再び各行の電荷を夫々１行分ずつ転
送する。これにより、露光時の（３．１）〜（３．４）
で示す感光セルの蓄積電荷に相当する（２．１）〜（２
．４）で示す感光セルの蓄積電荷は（１．１）〜（１．
４）で示す感光セルに移され、ここで、この（１。

１）〜（１，４）で示す感光セルにそれまでに移されて
いる、露光時の（２．１°）〜（　２．　４）で示す感
光セルの蓄積電荷と加算され、蓄積される。まだ、これ
により露光時の（４．１）〜（４．　４）、・・・−・
・、　（８．　１）〜（８．４）で示す感光セルの蓄積
電荷に相当する（３．１）〜（３．４）、・・・・・・
、（７．１）〜（７．４）で示す感光セルの蓄積電荷は
夫々（２．１）〜（２．４）、・・・・・・、（６．１
）〜（’６．４）で示す感光セルに移されることになる
。

次に再び感光部１，中間レジスタ８及び記憶部３にパル
ス電圧を印加すると、露光時の感光部１の（１．１）〜
（１．４）で示す感光セルの蓄積電荷に相当する中間レ
ジスタ８の蓄積電荷が記憶部３の（４．１）〜（４，４
）で示す記憶セルに移され、露光時の感光部１ｉ（　２
。

１）〜（２．４）及び（３．１）〜（３．４）で示す感
光セルの蓄積電荷を加算したものに相当する（１．１）
〜（１．４）で示す感光セルの蓄積電荷が中間レジスタ
８に移され、そして、露光時の感光部１の（４．１）〜
（４．４）。

・・・・・・、（８．１）〜（８．４）で示す感光セル
の蓄積電荷に相当する（２．１）〜（２．４）。

・・・・・・、（６．１）〜（６．４）で示す感光セル
の蓄積電荷が夫々（１．１）〜（１．４）、・・・・−
・。

（５．１）〜（５．４）で示す感光セルに移される様に
なる。

次に再び感光部１に対してのみノくルス電圧を印加する
と、該感光部１内で、露光時の（５。

１）〜（５．４）で示す感光セルの蓄積電荷に相当する
（２．１）〜（２．４）で示す感光セルの蓄積電荷が（
１．ｉ）〜（　１　、、　４　）で示す感光セルに移さ
れ、ここで、それまでに移され。

ている露光時の（４．１）〜（４．４）で示す感光セル
の蓄積電荷と加算され、蓄積される。

壕だ、この時、露光時の（６．１）〜（６．４）・・・
・・・、（８．１）〜（８．４）で示す感光セルの蓄積
電荷に相当する（３．１）〜（、３，４．）。

・−・・・・、（ｓ，１）〜（５．４）で示す感光セル
の蓄積電荷が夫々（２．１）〜（２．４）、・・・・・
・。

（４．１）〜（４．４）で示す感光セルに移される。

以下、感光部１，中間レジスタ８及び記憶部３にパルス
電圧を印加する操作と感光部１に対してのみパルス電圧
を印加する操作を繰り返すことにより、露光時に感光部
１の２（ｎ−１）行目及び２．ｎ−１’ｆｉ目（ｎは１
以上の自然数）に蓄積された電荷が（１．１）〜（１．
４）で示す感光セルに於て加算された後、記憶部３のｎ
行目に記憶される様になる。即ち、記憶部３のＣｌ，１
）〜［１．４］で示す記憶セルには感光部１の（１．１
）〜（１．４）で示す感光セルの電荷が、［：２．１：
］〜（２，４］で示す記憶セルには（２．１）〜（２．
４）及び（３。

１）〜（３．４）で示す感光セルの加算電荷が、［３．
１Ｅ〜［３．４］で示す記憶セルには（４．１）〜（４
．４）及び（５．１）〜（５。

４）で示す感光セルの加算電荷が、そして、〔４゜１〕
〜（４，４）で示す記憶セルには（６，１）〜（６，４
）及び（７，１）〜（７，４）で示す感光セルの加′０
．電荷が夫々記憶される様になる。尚、（ｓ、ｉ）〜（
８，４）で示す感光セルの電荷は中間レジスタ８に記憶
される様になる。

その後、ｂ−２及びｂ−３のモードに移行し、第１フイ
ールド目の露光及び蓄積動作が行なわれると共に上述の
如くして記憶部３に記憶された電荷が、順次、−行ずつ
水平出力レジスタ５に移され、該水平出力レジスタ５に
より水平方向に転送されてアンプ７より電圧情報として
出力される。これにより第２フイールド目の読み出しが
行なわれることになる。

以上の様にして、感光部１で得られた電荷を、その最終
行の（１，１）〜（１，４）で示す感光セルを利用して
２行分ずつ加算し乍ら記憶部３へ転送する場合に、第１
フイールドと第２フイールドとで加算すべき行を相対的
に１行ずらすことにより実効的にインターレースされた
２フイールドの信号を得ることが出来、斯くしてムービ
ー・ビデオ・システムに適用することが可能になる。そ
してこの場合、撮像素子の感度が数段向上した同様の効
果が得られることになる。また、電荷の加算を行う場所
は感光部１中に設定されており、そして、この感光部１
には第２図で説明した如く所定の列毎にオーバー・フロ
ー・ドレイン・ゲートＯＧ及びオーバー・フロー・ドレ
インＱＤから成るアンチ・プルーミング部が設けられて
いるため、４電荷の加算によって電荷のオーバー・フロ
ーを生じてもオーバー・フロー分はアンチ・ブルーミン
グ部によって吸収され、ブルーミングを防止出来るもの
である。

次に以上だ説明した本実施例の撮像素子を駆動するだめ
の駆動回路の一例について説明するに、第５図（Ｃ於て
、１０１は以上に説明した撮像素子の全体を示し、第１
図の番号と同一番号のものは同じ構成をとるものである
。１００は駆動回路を示し、該駆動回路１００は、例え
ば、上記素子１０１の感光部１の水平画素数（感光セル
数）を７８５、垂直画素数（感光セル数）を４９０とす
る時、該感光部１のポリ・シリコン電極３０°（第３図
）に印加するパルスφＰＩ、　７８５ビツトに加えて例
えば、２ビツトのダミー・ビットを有する中間レジスタ
８のポリ・シリコン電極３１（第３図）に印加するパル
スφＳ・、例えば、水平方向に７８５、垂直方向に２４
５の記憶セルを配列して成る記憶部３のポリ・シリコン
電極３２（第３図）に印加するパルスφｐｓ　。

及び７８５ビツトに加えて例えば２ビツトのダミー・ビ
ットを有する水平出力レジスタ５のポリ・シリコン電極
に印加するパルスφＳを適宜出力する。

今、撮像素子１０１の動作に於て、動画対応で２フイー
ルドをインターレースしたフレーム信号を連続して得る
だめのムービー・モードと、静止画対応で２つのフィー
ルドの間で画面に時間的なずれのない様にインタートノ
ースしたフレーム信号を得るためのステイル・モードと
を考える。ムービー・モードに於ては例えばＮＴＳＣ方
式を前提とすれば、１／６０秒毎にインターレースした
フィールド信号を得る様にすることによって通常のテレ
ビ・カメラと同僚な信号形態とする必要がある。一方、
ステイル・モードに於ては、−回の露光によってインタ
ーレースされる２つのフィールド間で画面に時間的なず
れのない２フィールド−１フレームの信号形態とする必
要がある。

先ずムービー・モードに於て駆動回路１００から撮像素
子１０１に印加されるクロック・パルスφＰＩ　、φ６
１．φＰ８及びφＳのタイミングを第６図、第７図及び
第８図を参照して説明する。

第６図は垂直タイミング、第７図は垂直タイミングの詳
絽、第８図は水平タイミングを各々示すものである。

先ず、第６図にＴ１で示す、１／６０秒間の露光が終了
した時点からの動作を説明する。駆動回路１００は、先
ず、感光部１に与えるパルスφＰＩとして２．０４５４
５１（ｌｌｚのクロック・パルスを４８９パルス、中間
レジスタ８に与える）くルスφｓＴ及び記憶部３に与え
るパルスφｐｓとしてその半分の周波数の１．０２２７
５シｉｌｚのパルスを２４５パルス出力する。また水平
出力レジスタ５に与えるパルスφＳとして１４．３１８
１８シｉｌｚのパルスを出力する。これによって感光部
１の２ｎ−１番目の行と２ｎ番目の行とを対として加算
された２４５行分の電荷が記憶部３に記憶され、併せて
水平出力レジスタ５の電荷クリアが行なわれる。ちなみ
に、これら転送りロック・パルスの周波数を２．０４５
４５１ｉ１１ｚ及び１．０２２７５距としているの１は
、この転送中にも感光部１には露光が行なわれる関係上
、スミアの影響を少なくする為であり、周波数は高い程
よい。なお、感光部１に与えるクロック・パルスφＰＩ
の周波数と中間レジスタ８及び記憶部３に与えるクロッ
ク・パルスφＳ・及びφｐｓの周波数が２倍異なるのは
、前述のように感光部１に於て２行分の転送が行なわれ
る間に中間レジスタ８及び記憶部３を１行の転送とする
ことにより、記憶部３に感光部１の２行分の電荷を加算
したものを転送してやるためである。

しかる後に、垂直ブランキング期間の終了より３水平期
間前の水平ブランキング期間に於て第８図に示す如く駆
動回路１００から記憶部３及び水平出力レジスタ５にク
ロック・パルスφＰｓ及ヒクロツク・パルスφＳが各１
パルス附与されて記憶部３の第１行目の電荷が水平出力
レジスタ５に移される。そして、水平出力レジスタ５に
駆動回路１００から１４．３１８１８　１Ｇｌｚのクロ
ック・パルスφＳが７８７パルス附与されることにより
、第１水平走査ライン（テレビジョン・１／−トでは奇
数フィールドの第９ライン目から）の読み出しが行なわ
れる。

次に、水平ブランキング期間に於て駆動回路１００から
記憶部３及び水平出力レジスタ５にクロック・パルスφ
Ｐｓ及びクロック・パルスφＳが各１パルス附与され、
記憶部３の次の行の電荷が水平出力レジスタ５に移され
る。その後、同様に水平出力レジスタ５に駆動回路１０
０から１４．３１８１８　Ｍｌｌｚのクロック・パルス
φＳが７８７パルス附与されることにより、第２水平走
査ラインの読み出しが行なわれる。

斯かる動作を２４５回繰り返すことにより、結局、水平
出力レジスタ５からは、１／６０秒足らずで奇数フィー
ルドに対応するフィールド信号が出力されることになる
。

一方、記憶部３から奇数フィールドのフィールド信号が
読み出されている間、感光部１には駆動回路１００から
クロック・パルスφＰｒは与えられず、従って、感光部
１では次の偶数フィールドの電荷が蓄積されている。次
に、第６図にＴ２で示す、上記Ｔ１から１／６０秒経過
した時点で、感光部１に与えるクロック・パルスφＰＩ
と・りく゛ して２．０４５４５６のクロック・パルスを４９１パル
ス、記憶部３に与えるクロック・パルスパルス駆動回路
１００から出力が開始されることにより、感光部１の２
（ｎ−１）番目の行と２ｎ−１番目の行とを対と−して
加算された２４５ライン分の電荷が記憶部３に記憶され
る。ちなみに、この場合、記憶部３で感光部１からの２
（ｎ−１）番目の行と２　ｎ　−１番１０行を対として
加算した電荷を記憶するために、駆動回路１００から記
憶部３及び中間レジスタ８に与えられるクロック・パル
スφｐｓ及びφＳ・は奇数フィールドの読み出し時に対
して、反転した位相関係となる（第７図参照）。

しかる後に、垂直ブランキングの終了を待って、記憶部
３の各行の電荷を水平周期に合せて順次水平出力レジス
タ５に転送しながら、駆動回路１００より水平出力レジ
スタ５に１４．３１８１８此のクロック・パルスφＳが
供給されることにより、水平出力レジスタ５を通じて、
奇数フィールド時と同様にして、偶数フィールドのフィ
ールド信号の読み出しを行うことが可能となる。

次に、ステイル・モードに於て、駆動回路１００から撮
像素子１０１に附与される各クロック・パルスφｐｒ　
、φＳ・　、φｐｓ及びφＳのタイミングを、第９図及
び第１０図を参照して説明する。第９図は垂直タイミン
グ、第１０図は水平タイミングを夫々示すものである。

先ず、感光部１に不図示の露出制御装置によって制御さ
れる、適宜露光量の露光が終了すると、感光部１には露
光中に得られた画像に対応する電荷が蓄積される。

しかる後、第９図にＴ３で示す時点、つまり、垂直ブラ
ンキング期間終了の３水平期間分前の水平ブランキング
期間に於て、先ず感光部１の第１行目、つ捷り、テレビ
ジョン・レートで第９ライン目の電荷を中間レジスタ８
に転送するべく、感光部１．中間レジスタ８及び記憶部
３に対して夫々クロック・パルスφＰＩ　、φＳ・及び
φＩ’Ｓが各１パルス駆動回路１００より出力される。

しかる後、水平期間に於て、中間レジスタ８に１４．３
１８１８　Ｍｔｌｚのクロック・パルスφｓＴが７８７
パルス、駆動回路１００から附与される事により、奇数
フィールドの第１ライン目の信号の読み出しが中間レジ
スタ８を通じて行なわれるＯ 上述の如くして、１ラインの読み出しが終了して次の水
平ブランキング期間に入ると、感光部１の第２行目の電
荷を記憶部３に転送すると共に、感光部ｌの第３行目の
電荷を中間レジスタ８に転送すべく、駆動回路１００が
ら感光部１及び中間レジスタ８にクロック・パルスφｐ
■。

及びφＳ′が各２パルス、また記憶部３にクロック・パ
ルスφｐｓが１パルス附与される。

次に、駆動回路１００がら中間レジスタ８に１４．３１
８１８１１Ｈｚのクロック・パルスφＳ′が７８７パル
ス附与されることにょ勺、奇数フィールドの第２ライン
目の信号の読み出しが行なわれる。

斯かる動作、っまシ、水平ブランキング期間に感光部１
の奇数番の行の電荷を中間レジスタ８に移すと同時に偶
数番の行の電荷を記憶部３に移送し、続く水平期間に中
間レジスタ８に転送された電荷を読み出すと云う動作を
繰シ返すことによって、中間レジスタ８がら奇数フィー
ルドの信号が得られることになり、併せて記憶部３には
偶数フィールドに対応する電荷が記憶されることになる
。尚、この間、水平出力レジスタ５には駆動回路１００
より１４．３１８１８１１１１ｚのクロック・パルスφ
Ｓが与えられ続け、電荷のクリアが行なわれている。

奇数フィールドの信号の読み出しが終了した後、一定の
垂直ブランキング期間より３水平走五期間短い時間を経
過して、第９図に示すＴ、の時点で次に偶数フィールド
の信号の読み出しに入るが、これは記憶部３から水平出
力レジスタ５に電荷を転送しながら、水平出力レジスタ
５から電荷を読み出すことにより行なわれる。つまり、
水平ブランキング期間に、駆動回路１００から記憶部３
及び水平出力レジスタ５にクロック・パルスφｐｓ及び
φＳ　を各１パルス附与し、記憶部３の１行分の電荷を
水平出力レジスタ５に転送し、続く水平期間に水平出力
レジスタ５に駆動回路１００から１４．３１８１８　１
１１１ｚのクロック・パルスφＳを７８７パルス附与す
ると云う動作を繰り返し行うことにより、偶数フィール
ドの信号を水平出力レジスタ５を通じて得ることが出来
る。

尚、ステイル・モードに於て、偶数フィールドの読み出
しを行なっている間、感光部ｌでは次の画像に対応した
電荷の蓄積が可能となっているため、この間に適宜露光
時間に対応する時間（但し６０分の１秒より短い時間）
、シャッタ等を開いてやる事により、直ちに次のフレー
ムの奇数フィールドの読み出しが可能である。

つまり、１秒間に３０枚のステイル・フレーム画面を連
続的に得ることが出来るものである。

次に、上述した駆動回路１００の詳細について、第１１
図を参照して説明する。

第１１図に於て、１０２は１４．３１８１８１！ｆｌｚ
。

つまり、ＮＴＳＣ規格に於けるカラー・サブ・キャリア
の４倍の発振周波数を有する発振器、１０４は発振器１
０２の出力を７分周して２゜０４５４５　Ｍｌｌｚのク
ロックを発生する１／７分周回路、１０６は１／７分周
回路１０４の出力を２分周して１．０２２７５１’Ｊｌ
ｚのクロックを発生する１／２分周回路、１０８は１／
７分周回路１０４の出力を１／１３０分周して１水平期
間ｆＨに係る分周出力を発生する１／１３０分周回路、
１１０は１／１３０分周回路１０８の出力を１１５２５
分周して１垂直期間ｆＶに係る分周出力を発生する１１
５２５分周回路、１１２は１／１３０分周回路１０８の
出力に基づいて水平走査期間に必要な各種のパルス、例
えば、水平同期信号、水平ブランキング信号、等価パル
ス、バースト・フラッグ等の他に周知のテレビ・カメラ
用の信号処理回路に必要なパルスを発生する水平デコー
ダ、１１４は１１５２５分周回路１１０の出力に基づい
て垂直走査期間に必要な各種のパルス、例えば、垂直同
期信号、垂直ブランキング信号等の他に周知のテレビ・
カメラ用の信号処理回路に必要なパルスを発生する垂直
デコーダ、１１６は水平デコーダ１１２、垂直デコーダ
１１４の各出力に基づいて、テレビジョン・レートに対
応する複合同期信号や複合ブランキング信号等のパルス
を発生する水平・垂直デコーダ、１１８は水平デコーダ
１１２、垂直デコーダ１１４の各出力、ムービー・モー
ドかステイル・モードかを指令するスイッチ１３０の状
態、及び図示しない制御回路からのつ°。

蓄積開始指令０等に基いて、クロック・パルスへ φ−１．φ８・　、φＰａ　＋　　φＳを制御する為の
ゲート信号０１〜Ｇ４及びクロック・パルスφｐｒ　、
φＳ・。

φｐｓ　、φ８の原信号８１〜Ｓ４を発生する為のデコ
ーダ・ロジック、１２０，１２２，１２４゜１２６　Ｕ
　１／７分周回路１０４．１／２分周回路１０６、デコ
ーダ・ロジック１１８がらのクロック信号を、デコーダ
・ロジック１１８がらのゲート信号に基づいて選択的に
、また、必要に応じて反転して出力する為のゲート回路
、１２８は発振器１０２の出力を１／４分周して、カラ
ー・サブ・キャリアＳＣ１，５Ｃ２（９０’位相のずれ
た２つの信号）を発生する１／４分周回路である。

斯かる構成に於て、水平デコーダ１１２、垂直デコーダ
１１４、水平・垂直デコーダ１１６及び１／４分周回路
１２８の出力は周知のビデオ信号処理系やサーボ回路系
、記録ゲート、ヘッド切換制御系等に附与され、夫々の
機能のために利用される。

一方、デコーダ・ロジック１１８はスイッチ１３０によ
りムービー・モードかステイル・モードかを区別する。

先ずムービー・モードに於てば、テレビジョン信号周何
て合せて、ゲート回路１２０〜１２６から給６図〜第８
図に示す如きクロック・パルスψＰＩ、φＳ・　、φＰ
８　、φ８が出力される様なりロック信号８１〜Ｓ４及
びゲート信号０１〜Ｇ４を発生する。

一方、ステイル・モードに於ては、蓄積指令信号■に基
づいてｌｉｆ？続的にあるいは、連続的にゲート回路１
２０〜１２６より貌９図及び第１０図に示す如きクロッ
ク・パルスφＰＩ　、φｓｌ、φｐｓ。

φＳが出力される様なりロック信号Ｓ１〜Ｓ４及びゲー
ト信号０１〜Ｇ４を発生する。ちなみに、ステイル・モ
ードに於ては、図示しないシャッタ制御回路にシャッタ
制御用の同期信号■が送出される。

次に、第１１図構成に於て、デコーダ・ロジック１１８
の動作をムービー・モードとステイル・モードに分けて
更に詳細に説明する。第１２図及び第１３図は夫々ムー
ビー・モード、ステイル・モードに於けるクロック・パ
ルスφＰＩ　。

φＳ・、φｐｓ、φＳを模式化して示すものである。

先ず、ムービー・モードについて第１２図を参照して説
明するに、デコーダ・ロジック１１８はテレビジョン信
号の１フレームについて、Ｘ。

Ｙ、Ｚ、Ｐ、Ｐ’、ＸＶ）６）（Ｄ動作モー　）”ｔ−
有Ｌ、奇数フィールドに於ては、ｘ、ｙ、ｚ、ｐ、ｚ。

Ｐ、・・・・・・、ｚ、ｐ’の順で動作モードを切換え
、偶ｉフィールドＩｃ於テハ、ｘ’、ｙ、ｚ、ｐ、ｚ。

・・・・・・、ｐ、ｚの順で動作モードを切換える。ち
なみに、第１２図中、２Ｍは２．０４５４５　ｋ！ｆｉ
ｚのクロック・パルス、１Ｍは１．０２２７５Ｍ）ｌｚ
のクロック・パルス、ＩＭはＩＭと１８０°位相のずれ
たクロック・パルス、１４Ｍは１４．３１８１８Ｍｌｔ
ｚのりロック・パルス、ＩＰはｌパルス、２Ｐは２ルス
を夫々示すものである。

５は電荷のクリアを行う。

次に、Ｙモードに於ては、全てのクロックパルスφＰＩ
　、φＳ・、φＰａ　＋　φＳの出力が断たれて垂直ブ
ランキング期間の終了する３水千期間入り、クロック・
パルスφＳとして１４Ｍのバ分 ル 目の電荷が中間レジスタ８に転送される。しかる後に、
Ｌモート冒（入り、クロック・パルスφＳ・とじて１４
Ｍのパルスが中間レジスタ８に与えられ、奇数フィール
ドの次のラインの信号の出力が行なわれる。上述したＭ
モードとＬモードは繰り返し交互に実施され、１／２水
千期間のＬ′モード金手第で、奇数フィールドの動作を
終了する。

次の、偶数フィールドの読み出しに於ては、感光部１に
与えられるクロック・パルスφＰＩは停止され、シャッ
タが開いていれば、画像の蓄積が可能な状態とされる。

一方、中間レジスタ８にはクロック・パルスφｓｌ　　
として１４　Ｍのパルスが連続して与えられ、電荷のク
リアが行なわれる。

一方、記憶部３に対しては、Ｑモードで１２クロツク・
パルスφｐｓの附与が断たれて、水平出力レジスタ５に
はクロック・パルスφＳとして１４Ｍのパルスが附与さ
れ、水平出力レジスタ５の゛電荷がクリアされる。この
動作は、垂直ブランキング期間の終了する３水平期間前
まで繰り返し行なわれる。

次のＮモードに於ては、クロック・パルスφか８．φＳ
共に１パルスが出力され、記憶部３の第１行目の電荷が
水平出力レジスタ５に転送される。しかる後に、Ｌ“モ
ードで水平出力レジスタ５のみにクロック・パルスφＳ
として１４Ｍのパルスが与えられることにより、水平出
力レジスタ５より１水平期間分の走査信号が出力される
。このＮモードとＬｒＨモードは縁り返し交互に実施さ
れ、最後の１水平期間読み出しを行なうＬｌ＋モードを
経て偶数フィールドの画像信号の読み出しを終了する。

尚、中間レジスタ８から有効な奇数フィールドの信号が
出力されるのは、Ｌ、Ｌ’モードの時のみであるので、
この期間、または、第１３図に示す如く、Ｌ、Ｍ、Ｌ’
の各モードの時のみ、中間レジスタ８の出力を通過させ
ることにより、中間レジスタ８からの無効信号分をカッ
トすることが出来る。一方、水平出力レジスタ５から有
効な偶数フィールドの信号が送出されるのはＬｌｌモー
ドの時のみであるので、この期間、または、第１３図に
示す如く、Ｎ、Ｌ″の各モードの時のみ、水平出力レジ
スタ５の出力を通過させることにより、水平出力レジス
タ５からの無効信号分をカットすることが出来る。一方
、水平出力レジスタ５及び中間レジスタ８のゲートされ
た出力を混合することにより、１フレ一ム分の画像信号
を得ることが出来るものである。

尚、上述した如き動作を行なわせるために、ゲート回路
１２０〜１２６は７分周回路１０４からの２　Ｐ、’ｌ
のパルス、１／２分周回路１０６からのＩＭのパルス、
発振器１０２からの１４Ｍのパルス、テコーダ・ロジッ
ク１１８からの１）くルス信号ＩＰ、及び２パルス信号
２Ｐを含む原信号Ｓ　１　＝−８４を、各モードを設定
するゲート信号０１〜Ｇ４でコントロールして出力する
構成を翁する。各ゲート回路１２０〜１２６の論理構成
をそれぞれ第１４図〜第１７図に示す。

尚、３２’；　１４図〜第１７図の構成に於て１パルス
信号ＩＰ、２パルス信号２Ｐは各モード毎に第６図〜第
１０１￥１のタイミングで出力されるものである。また
、第１４図〜第１７図は論理構成のみを示したので、ク
ロックの立上り立下りの遅れ時間のばらつきを整形する
回路、例えば、同期出力回路やグリッチの発生を防止す
るための論理構成については示してないが、周知の技術
範囲で十分に実施可能であるのでここでは詳細は省略す
る。

（効果） 以上詳述した様に本発明によれば、２フィールド−１フ
レームのインターレース方式に従うビデオ・カメラ、特
にムービー・カメラ用の撮像素子として、素子感度を従
来に比べて飛躍的に向上出来るもので、斯種カメラ用の
撮像素子としてその効果、甚だ犬なるものである。

【図面の簡単な説明】

第１図は本発明に係る撮像素子の一実施例の構成の概略
を示す図、第２図は、筆１図に示した撮像素子の感光部
、蓄積部及びそれらの間の転送及び出力部としての中間
レジスタの各一部の具体的な構成を示す図、第３図は第
１図に示した撮像素子の内部のポテンシャル状態を示す
１ｇ１、第４図は第１図に示した撮像素子を実際に使用
する場合の動作シーケンスを示す図、第５図は第１図に
示した撮像素子と騒動回路とを含む撮像システムの概略
を示す図、第６図、第７図、第８図、第９図及び第１０
図は夫々第５図に示す駆動回路の出力パルスを示すタイ
ミング・チャート、第１１図は第５図に示す駆動回路の
一例の、具体的な構成を示す図、第１２図及び第１３図
は夫々制御信号の発生の様子を模式化Ｌ７て示す図、第
１４図、第１５図、第１６図及び第１７図は夫々第１１
図に示す４つのゲート回路の具体的な構成を示す図であ
る。 １・・°感光部、２．２’・・・感光セル（２′は信号
容量の相対的に犬なる感光セル）、３・・・記憶部、４
・・・記憶セル、５・・・水平出力レジスタ、８・°・
転送及び出力部（中間レジスタ）、ＯＧ、ＯＤ・・・ア
ンチ・プルーミング部の構成要素（オーバー・フロー・
ドレイン・ゲート及びオーバー・フロー・ドレイン）。 代理人　丸島胞−を猛４ 第　２２

Claims (6)

【特許請求の範囲】
1. （１）複数の感光セルの行及び列に沿った配列を有する
   感光部と、該感光部からの信号を記憶するための記憶部
   とを具備した撮像素子に於て、上記感光部中の、上記記
   憶部に近接した少なくとも１つの行に沿って配列されて
   いる各感光セルの信号蓄積容量を他の行に沿って配列さ
   れている各感光セルのそれよりも犬と為したことを特徴
   とする撮像素子。
2. （２）上記記憶部を複数の記憶セルの行及び列に沿った
   配列により構成すると共に、その際、その列の数は上記
   感光セルの配列の列の数と同等とし、また、その行の数
   は該感光セル配列の行の数のほぼ半数とした特許請求の
   範囲第（１）項記載の撮像素子。
3. （３）上記の各記憶セルの信号蓄積容量を上記の相対的
   に犬なる信号蓄積容量を有する感光セルとほぼ同等の信
   号蓄積容量とした特許請求の範囲第（２）項記載の撮像
   素子。
4. （４）上記感光セル配列の行の数を１テレビジヨン・フ
   レームを構成する走査線の数と略同等の数とした特許請
   求の範囲第（１）項から同第（３）項までの何れか１つ
   に記載の撮像素子。
5. （５）上記感光セル配列の所定の列の間にアンチ・プル
   ーミング部を設けた特許請求の範囲第（１）項から同第
   （４）項までの何れか１つに記載の撮像素子。
6. （６）上記感光部と記憶部との間に該感光部からの行【
   関する信号を選択的に記憶部へ転送し、また、選択的に
   外部へ出力するための転送及び出力部を設けた特許請求
   の範囲第（１）項から同第（５）項棟での何れか１つに
   記載の撮像素子。