JPS59106026A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS59106026A
JPS59106026A JP57215394A JP21539482A JPS59106026A JP S59106026 A JPS59106026 A JP S59106026A JP 57215394 A JP57215394 A JP 57215394A JP 21539482 A JP21539482 A JP 21539482A JP S59106026 A JPS59106026 A JP S59106026A
Authority
JP
Japan
Prior art keywords
transfer
processing unit
central processing
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57215394A
Other languages
English (en)
Other versions
JPS6237410B2 (ja
Inventor
Tomoyoshi Fukushima
福島 知善
Ryoichi Shimizu
良一 清水
Katsuyuki Okada
勝行 岡田
Susumu Tateishi
立石 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NTT Inc
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP57215394A priority Critical patent/JPS59106026A/ja
Publication of JPS59106026A publication Critical patent/JPS59106026A/ja
Publication of JPS6237410B2 publication Critical patent/JPS6237410B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0489—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Digital Computer Display Output (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は、データ転送方式に関し、特に中央処理装置(
CPU)を操作するために必要に応じてCPU本体と接
続される着脱可能なマン・マシン・インターフェース用
コンソール装置トσPUとの間のデータ転送方式に関す
る。
(2)従来技術と問題点 従来形の、前記の如きコンソール装置とcpUとの間の
データ転送方式が第1図に示される。第1図のコンソー
ル装置1は、操作用キ一群11゜キー操作検出および転
送要求送出回路121自動ディスプレイ用転送要求送出
回路13.データ転送回路14および表示回路15を有
する。また。
0PUZ側には転送要求受信および競合制御回路21お
よびデータ転送回路22が設けられる。コンソール装置
1と0PU2の間においては1周期的転送要求信号線S
11.キー操作検出による転送要求信号線S12、転送
応答信号線813.転送データ線814およ′びクリア
信号を含む各種システム信号線815が接続される。
第1図のコンソール装置からCPUへのキー情報の転送
はコンソール装置上でのキー操作(レジスタ書込みある
いは読取シ、またはOPUスタートあるいはストップ等
に対応したキーを選択し押下する等の操作)を回路12
によう検出してコンソール装置1からの転送要求812
を0PU2の転送要求受信および競合制御回路21に送
信し。
0PU2からの転送応答813を受信後、転送動作を開
始し転送が終了すると再びアイドル状態に戻るようにし
て行われる。また、第1図のコンソール装置においては
、自動ディスプレイ機能を実現するために、前記の転送
動作とは別に周期的な表示動作を実行するための転送動
作を起動させるようにコンソール装置1の自動ディスプ
レイ用転送要求送出回路13から一定周期において転送
要求811がOPUに送出される。
従って、前記の2つの転送要求が衝突した際にはいずれ
かを優先させる競合制御を行う必要があシ、例えばOP
Uの動作自体に影響の少い自動ディスプレイ用転送を中
断しキー操作検出による転送制御を優先させる手段を制
御回路21に設ける等。
装置が大型化し制御が複雑になるという問題がある。ま
た、前記の従来形の方式による転送動作がキー操作にも
とづく非同期なものであるために、コンソール装置から
送られてくるキー情報は、オンからオフへまたはオフか
らオンへという変化状態の通知である。従って、常時そ
のキーの状態(オンまたはオフ)を知る必要がちる信号
については、1度の伝送誤シが非常に重大な結果をもた
らすおそれがあり、よp確実に転送するために個別信号
線815による接続を行う必要があり、それによ多コン
ノール装置とCPU0間のインターフェース線が増加す
るという問題がある。
(3)発明の目的 本発明の主な目的は、前記の従来形の問題点にかんがみ
、着脱可能なコンソール装置におけるキー情報を転送用
のコマンドに編集してCPUとの間で周期的に転送を行
うという着想にもとづき。
CPU・コンソール装置間の転送制御の簡単化およびそ
れに伴なう回路構成の簡単化、およびインターフェース
線の最少化を実現することができるデータ転送方式を提
供することにある。
(4)発明の構成 本発明においては、中央処理装置(CPU)と接続され
て該CPUの内部状態を表示するとともに該OPUに対
して動作上の情報を与えるための着脱可能なマン・マシ
ン・インターフェース用コンソール装置と該OPUとの
間のデータ転送において、自動的に表示動作を行うため
に該CPU内の表示対象レジスタ選択情報を一定周期毎
に該OPUへ転送すると同時に該OPUから表示データ
を返送することができる自動ディスプレイ機能を実行す
るための転送制御回路を該コンソール装置上のキー操作
情報の転送のために共用して、該CPU内の表示対象レ
ジスタの選択情報を含む該コンソール装置上のキー操作
情報を2進数化した転送用コマンドを生成し、該転送用
コマンドを一定周期毎に該CPUヘシリアル転送すると
同時に。
前の周期において該OPUへ転送した該転送用コマンド
に対する返送データを該OPUからシリアル転送できる
ようにしたことを特徴とするデータ転送方式が提供され
る。
(k)11発明の実施例 本発明の一実施例としての4コンソール装置とCPUと
の間におけるデータ転送方式が第2゛図、第3図および
第4図に示される。第2図に示される装置において、コ
ンソール装置3は、操作用キ一群31および表示回路3
4を備えた操作パネル。
周期的転送要求送出回路32およびデータ転送回路33
から成fi、OPUのインターフェース部4は転送要求
受信回路41およびデータ転送回路42から成る。コン
ソール装置3と0PU4の間には2周期的転送要求S2
1、転送応答S22゜転送データ線823およびコント
ロール・クリア線824が接続される。
第3図には、コンソール装置側の転送回路33の構成例
が示される。第3図の転送回路33は、コマンド・モー
ド作成回路3315選択回路332゜シフトレジスタ3
33.コマンド・モート解析回路334及びタイミング
回路335から構成される。iた1第4図にはCPU側
の転送回路42の構成例が示される。第4図の転送回路
42は、コマンド・モード作成回路421.シフトレジ
スタ422、コマンド・モード解析回路423.データ
およびシステム制御信号分配回路424およびタイミン
グ回路425から構成される。第4図において、43は
OPU内部の回路をあられす。
第3図の転送回路33の動作を説明する。転送回路33
を構成する各回路はタイミング回路335からのタイミ
ング信号によシ一定周期において動作するように制御さ
れる。まず、操作キー状態の情報825がコマンド・モ
ード作成回路331にて識別される。すなわち、ディス
プレイ・キー押下、ストア・キー押下および無操作時に
分けられ。
それぞれの状態は、Rモード、WモードおよびNOPモ
ードと呼ばれる。従来方式における自動ディスプレイ機
能はNOPモード動作において実現され得る。前記の識
別にもとづいて、2対1選択回路332は、RおよびN
OPモード時には各種システム・キー(OPUスタート
、ストラフ等のキー)の情報826を選択し、Wモード
時にはパネル上のデータ・キー(書込みデータとなる)
の情報827を選択する。次にコマンド−モード作成回
路331からのモード値、2対1選択回路332の出力
値および書込あるいは読取対象“レジスタ名等の必要に
応じたキー操作指示情報をコマンド形式にまとめてシフ
トレジスタ333に格納する。このようなコマンド形式
の一例が第5図(1)(2)に示される。
以上の一連の動作は、転送要求821が送出される直前
に行われ、シフトレジスタ333設定後に転送要求82
1がCPU側に送られる。タイミング回路335は、一
定周期毎に転送要求送出回路32を起動し前記の転送要
求821を0PU4へ送出させ、0PU4から転送応答
822が返送されている間シフトレジスタ333へ転送
用クロックを供給する。それにより、シフトレジスタ3
33に格納された転送用コマンドが転送データ線823
の1方を通してCPUに送出される。また、この転送と
並行して、他方の転送データ線823を通してCPUか
らのシリアル・データがシフトレジスタ333に格納さ
れる。CPUからの転送応答822がオフになると受信
されたデータの解析がコマンド解析回路334において
行われる。受信されたデータも送信されたデータと同様
のコマンド形式であシ、コマンド解析回路334は、そ
れにもとづいてコンソール装置内動作を判別し、必要な
制御信号を送出する。例えば、OPUからのデータがパ
ネル表示指示データである場合、この動作はDモードと
呼ばれる(第5図(2))。このモードにおいては、シ
フトレジスタ333の内容ビットに対応したパネル表示
回路34内のフリップフロップがセットされ、パネル表
示ランプを点灯させる等によシ表示が行われる。
次に第4図のCPU側転送回路42の動作を説明する。
なお、コンソール装置とCPUとの間のデータ転送の概
略的な状況は第6図に示される。
また、データ転送における、コンソール装置およびOP
Uのシフトレジスタの状態が第7図に示され、データ転
送に関連した信号のタイムチャートが第8図に示される
。
CPU側の転送回路42を構成する各回路は。
コンソール装置3からの転送要求821が送られてくる
周期で動作する。転送要求受信回路41に信号が送られ
てくると、タイミング回路42゛5が起動される。タイ
ミング回路425においては。
転送応答送出回路が起動され転送応答822を送出させ
ると同時にシフトレジスタ422に対してシフト・クロ
ックを供給する。それによシ前述したようにコンソール
装置とOPUのシフトレジスタの間でデータ転送が行わ
れる。所定の転送ビット数を転送し終えると、タイミン
グ回路425は内蔵の転送応答送信回路に信号断指示を
出すとともにシフト・クロックを停止させる。コンソー
ル側およびCPU側のシフト・レジスタ間のデータの転
送は第7図および第8図に示されるようにバッファ1お
よび2を介して行われる。
CPU側において受信されたデータは前述したようなコ
マンド形式であ)、コマンド解析回路423によ5R,
WおよびNOPモードが識別され、その結果にもとづい
てデータ・システム制御信号分配回路424からデータ
または制御信号をCPU内部43に送出する。Rおよび
NOPモードの場合には、CPU内部43は読取対象レ
ジスタ名またはメモリへのアドレスに従って読取シデー
タを読出す。また、システム・キー情報に従ってOPU
内制御動作が行われる。読取シデータはOPUによフシ
フトレジスタ422にDモードのコマンドとして設定さ
れる。Wモードの場合には、書込対象レジスタ名または
メモリのアドレスに従りてOPUが書込動面を行う。ま
た、書込データを再びパネル上にデータ表示するために
コマンドモード作成回路421がモードだけを自動的に
Dモードに変更する。このようにして設定されだシフト
レジスタ422内のコマンドの転送は、コンソール装置
3からの次の転送要求の到着時に行われる。
以上のコンソール・CPU間のコマンド授受ノ様子を第
6図に従ってまとめて説明する。まず。
レジスタの選択(1)およびディスプレイ・キーの押下
(2)が行われる。転送周期がくると、シフトレジスタ
333に几モードのコマンドが設定され、0PU4へ転
送される。次いで、O,PUがらの受信データの表示(
3)およびOPUへ送ったコマンドに従ってレジスタへ
のアクセス(4)Aが行われ1次の転送周期までに読取
データがOPUのシフトレジスタ422にDモードで設
定される。
この読取データは1次の転送動作で表示(7)され、同
時に新しいキー操作(6,7)情報がCPUへ送られる
。以下、このような動作が繰返される。
なお、コンソール装置3側での転送要求送出周期は0P
U4における内部アクセス時間以上であること、また人
間のキー操作が周期時間内に2回以上受付けられること
がない程短かいことが要求される。
第2図に示されるデータ転送方式においては。
コントロール・クリア線824だけは、転送回路42を
含むOPU全体をクリアするために個別線で接続されて
いるが、従来方式において個別線で接続されていたスタ
ート、ストップおよびアドレスストップ指示等の信号線
は1周期的にその状態(オンまたはオフ)をOPUに通
知することができるために個別線を設ける必要がない。
また、システム信号のビット数が多い場合には、コマン
ド形式により何回から分割してCPUに転送することも
可能である。
前記の実施例においては、コンソール装置に転送要求送
出回路が設けられたが、CPU側に周期カウンタを含む
転送要求送出回路を設けることも当然可能である。
(6)発明の効果 前述したように、本発明によれば、コンソール装置と(
3PUとのデータ転送において、従来方式における非同
期的なキー操作検出手段のがわシに自動ディスプレイ機
能を実現する制御回路をディスプレイ・キー、ストア・
キー押下時にも共通利用して周期的な転送動作のみを行
うようにしたことによシ、特別な専用回路を設けずに容
易に自動ディスプレイ機能を実現でき、転送手順も画一
的にな多回路構成も簡単化され得る。また5周期時間に
ついて人間の操作上支障のない程度の間隔をとることに
よシコンソール装置として有効であJ CPU側の負担
も軽くすることができる。更に、従来方式では個別線に
よる接続が必要であっ゛た各種システム信号については
、クリア信号を除いて周期的転送時のコマンドに収容す
ることにより個゛別線を不要化することができ、かつ、
コマンド転送を1ビツトシリアル転送とすることにより
インターフェース線の数を削減することができる。
【図面の簡単な説明】
第1図は、従来形のコンソール装置とCPU0間のデー
タ転送方式を示す回路図。 第2図は、本発明の一実施例としてのコンソール装置と
0PUO間のデータ転送方式を示す回路図。 第3図は、第2図のコンソール装置内の転送回路の構成
を示す回路図。 第4図は、第2図のCPU側の転送回路の構成を示す回
路図。 第5図は、第2図のデータ転送方式における転送コマン
ドの一構成例を示す図、 第6図は、第2図のコンソール装置とCPUとの間の転
送コマンドの授受を示す図。 第7図は、第3図および第4図のシフトレジスタにおけ
るビット構成を示す図、 第8図は、第2図のデータ転送方式における転送動作の
タイムチャートを示す図でちる。 (符号の説明) 1・・・コンソール装置、11・・・操作用キ一群。 12・・・キー操作検出および転送要求送出回路、13
・・・自動ディスプレイ用転送要求回路。 14・−・データ転送回路、15・・・表示回路。 2・・・CPU、 21・・・転送要求受信および競合
制御回路。 22−・・データ転送回路、3・・・コンソール装置、
31・・・操作用キ一群、32・・・周期的転送要求送
出回路。 33・・・データ転送回路、34・・・表示回路、33
1・・・コマンド・コード作成回路、332・・・選択
回路。 333・・・シフトレジスタ、334・−・コマンド・
モート草析回路。 335・・・タイミング回路。 4・・・CPU、41・−・転送要求受信回路。 42・・・データ転送回路、421・・・コマンド・モ
ード作成回路。 422;・・シフトレジスタ、423・・・コマンド・
モード解析回路、424・・・データおよびシステム制
御信号分配回路、425・・・タイミング回路。

Claims (1)

  1. 【特許請求の範囲】 中央処理装置と接続されて該中央処理装置の内部状態を
    表示するとともに該中央処理装置に対して動作上の情報
    を与えるための着脱可能なマン・マシン・インターフェ
    ース用コンンール装置ト該中央処理装置との間のデータ
    転送において。 自動的に表示動作を行うためて該中央処理装置内の表示
    対象レジスタ選択情報を一定周期毎に該中央処理装置へ
    転送すると同時に該中央処理装置から表示データを返送
    することができる自動ディスプレイ機能を実行するだめ
    の転送制御回路を該コンソール装置上のキー操作情報の
    転送のために共用して、 該中央処理装置内の表示対象レジスタの選択情報を含む
    該コンソール装置上のキー操作情報を2進数化した転送
    用コマンドを生成し、 該転送用コマンドを一定周期毎に該中央処理装置へシリ
    アル転送すると同時に、前の周期において該中央処理装
    置へ転送した該転送用コマンドに対する返送データを該
    中央処理装置からシリアル転送できるようにしたことを
    特徴とするデータ転送方式。
JP57215394A 1982-12-10 1982-12-10 デ−タ転送方式 Granted JPS59106026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57215394A JPS59106026A (ja) 1982-12-10 1982-12-10 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57215394A JPS59106026A (ja) 1982-12-10 1982-12-10 デ−タ転送方式

Publications (2)

Publication Number Publication Date
JPS59106026A true JPS59106026A (ja) 1984-06-19
JPS6237410B2 JPS6237410B2 (ja) 1987-08-12

Family

ID=16671584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57215394A Granted JPS59106026A (ja) 1982-12-10 1982-12-10 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS59106026A (ja)

Also Published As

Publication number Publication date
JPS6237410B2 (ja) 1987-08-12

Similar Documents

Publication Publication Date Title
US4028663A (en) Digital computer arrangement for high speed memory access
US4499536A (en) Signal transfer timing control using stored data relating to operating speeds of memory and processor
US4737932A (en) Processor
US4253147A (en) Memory unit with pipelined cycle of operations
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
GB2089076A (en) Data proccessing system
KR860009351A (ko) 입출력 제어 시스템
KR930002787B1 (ko) 주변 제어기와 어댑터 인터페이스
JPH0626336B2 (ja) 制御リンク
US6223196B1 (en) Shared mac (multiply accumulate) system and method
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR100266963B1 (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치
JP3304395B2 (ja) データ転送装置及びデータ転送方法
JPS6237410B2 (ja)
JP2576236B2 (ja) プログラマブルコントローラの通信方法
JPS6146552A (ja) 情報処理装置
JPS598845B2 (ja) チヤンネル制御方式
JP2555580B2 (ja) 記憶装置制御方式
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
KR960015592B1 (ko) 버스 정보처리기의 응답장치 및 그 방법(The Responder and the method thereof in the Bus Information Processing Unit)
JP2735112B2 (ja) 数値制御装置のデータ・リード・ライト方式
SU1124275A1 (ru) Устройство микропроцессорной св зи
JP2581144B2 (ja) バス制御装置
JP2821176B2 (ja) 情報処理装置
JPS622344A (ja) 情報伝達装置