JPS6237410B2 - - Google Patents
Info
- Publication number
- JPS6237410B2 JPS6237410B2 JP57215394A JP21539482A JPS6237410B2 JP S6237410 B2 JPS6237410 B2 JP S6237410B2 JP 57215394 A JP57215394 A JP 57215394A JP 21539482 A JP21539482 A JP 21539482A JP S6237410 B2 JPS6237410 B2 JP S6237410B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- processing unit
- circuit
- central processing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
- G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
- G06F3/0489—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using dedicated keyboard keys or combinations thereof
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は、データ転送方式に関し、特に中央処
理装置（CPU）を操作するために必要に応じて
CPU本体と接続される着脱可能なマン・マシ
ン・インターフエース用コンソール装置とCPU
との間のデータ転送方式に関する。
理装置（CPU）を操作するために必要に応じて
CPU本体と接続される着脱可能なマン・マシ
ン・インターフエース用コンソール装置とCPU
との間のデータ転送方式に関する。
(2) 従来技術と問題点
従来形の、前記の如きコンソール装置とCPU
との間のデータ転送方式が第１図に示される。第
１図のコンソール装置１は、操作用キー群１１、
キー操作検出および転送要求送出回路１２、自動
デイスプレイ用転送要求送出回路１３、データ転
送回路１４および表示回路１５を有する。また、
CPU２側には転送要求受信および競合制御回路
２１およびデータ転送回路２２が設けられる。コ
ンソール装置１とCPU２の間においては、周期
的転送要求信号線Ｓ１１、キー操作検出による転
送要求信号線Ｓ１２、転送応答信号線Ｓ１３、転
送データ線Ｓ１４およびクリア信号を含む各種シ
ステム信号線Ｓ１５が接続される。
との間のデータ転送方式が第１図に示される。第
１図のコンソール装置１は、操作用キー群１１、
キー操作検出および転送要求送出回路１２、自動
デイスプレイ用転送要求送出回路１３、データ転
送回路１４および表示回路１５を有する。また、
CPU２側には転送要求受信および競合制御回路
２１およびデータ転送回路２２が設けられる。コ
ンソール装置１とCPU２の間においては、周期
的転送要求信号線Ｓ１１、キー操作検出による転
送要求信号線Ｓ１２、転送応答信号線Ｓ１３、転
送データ線Ｓ１４およびクリア信号を含む各種シ
ステム信号線Ｓ１５が接続される。
第１図のコンソール装置からCPUへのキー情
報の転送はコンソール装置上でのキー操作（レジ
スタ書込みあるいは読取り、またはCPUスター
トあるいはストツプ等に対応したキーを選択し押
下する等の操作）を回路１２により検出してコン
ソール装置１からの転送要求Ｓ１２をCPU２の
転送要求受信および競合制御回路２１に送信し、
CPU２から転送応答Ｓ１３を受信後、転送動作
を開始し転送が終ると再びアイドル状態に戻るよ
うにして行われる。また、第１図のコンソール装
置においては、自動デイスプレイ機能を実現する
ために、前記の転送動作とは別に周期的な表示動
作を実行するための転送動作を起動させるように
コンソール装置１の自動デイスプレイ用転送要求
送出回路１３から一定周期において転送要求Ｓ１
１がCPUに送出される。
報の転送はコンソール装置上でのキー操作（レジ
スタ書込みあるいは読取り、またはCPUスター
トあるいはストツプ等に対応したキーを選択し押
下する等の操作）を回路１２により検出してコン
ソール装置１からの転送要求Ｓ１２をCPU２の
転送要求受信および競合制御回路２１に送信し、
CPU２から転送応答Ｓ１３を受信後、転送動作
を開始し転送が終ると再びアイドル状態に戻るよ
うにして行われる。また、第１図のコンソール装
置においては、自動デイスプレイ機能を実現する
ために、前記の転送動作とは別に周期的な表示動
作を実行するための転送動作を起動させるように
コンソール装置１の自動デイスプレイ用転送要求
送出回路１３から一定周期において転送要求Ｓ１
１がCPUに送出される。
従つて、前記の２つの転送要求が衝突した際に
はいずれかを優先させる競合制御を行う必要があ
り、例えばCPUの動作自体に影響の少い自動デ
イスプレイ用転送を中断しキー操作検出による転
送制御を優先させる手段を制御回路２１に設ける
等、装置が大型化し制御が複雑になるという問題
がある。また、前記の従来形の方式による転送動
作がキー操作にもとづく非同期なものであるため
に、コンソール装置から送られてくるキー情報
は、オンからオフへまたはオフからオンへという
変化状態の通知である。従つて、常時そのキーの
状態（オンまたはオフ）を知る必要がある信号に
ついては、１度の転送誤りが非常に重大な結果を
もたらすおそれがあり、より確実に転送するため
に個別信号線Ｓ１５による接続を行う必要があ
り、それによりコンソール装置とCPUの間のイ
ンターフエース線が増加するという問題がある。
はいずれかを優先させる競合制御を行う必要があ
り、例えばCPUの動作自体に影響の少い自動デ
イスプレイ用転送を中断しキー操作検出による転
送制御を優先させる手段を制御回路２１に設ける
等、装置が大型化し制御が複雑になるという問題
がある。また、前記の従来形の方式による転送動
作がキー操作にもとづく非同期なものであるため
に、コンソール装置から送られてくるキー情報
は、オンからオフへまたはオフからオンへという
変化状態の通知である。従つて、常時そのキーの
状態（オンまたはオフ）を知る必要がある信号に
ついては、１度の転送誤りが非常に重大な結果を
もたらすおそれがあり、より確実に転送するため
に個別信号線Ｓ１５による接続を行う必要があ
り、それによりコンソール装置とCPUの間のイ
ンターフエース線が増加するという問題がある。
(3) 発明の目的
本発明の主な目的は、前記の従来形の問題点に
かんがみ、着脱可能なコンソール装置におけるキ
ー情報を転送用のコマンドに編集してCPUとの
間で周期的に転送を行うという着想にもとづき、
CPU・コンソール装置間の転送制御の簡単化お
よびそれに伴なう回路構成の簡単化、およびイン
ターフエース線の最少化を実現することができる
データ転送方式を提供することにある。
かんがみ、着脱可能なコンソール装置におけるキ
ー情報を転送用のコマンドに編集してCPUとの
間で周期的に転送を行うという着想にもとづき、
CPU・コンソール装置間の転送制御の簡単化お
よびそれに伴なう回路構成の簡単化、およびイン
ターフエース線の最少化を実現することができる
データ転送方式を提供することにある。
(4) 発明の構成
本発明においては、中央処理装置（CPU）と
接続されて該CPUの内部状態を表示するととも
に該CPUに対して動作上の情報を与えるための
着脱可能なマン・マシン・インターフエース用コ
ンソール装置と該CPUとの間のデータ転送にお
いて、自動的に表示動作を行うために該CPU内
の表示対象レジスタ選択情報を一定周期毎に該
CPUへ転送すると同時に該CPUから表示データ
を反送することができる自動デイスプレイ機能を
実行するための転送制御回路を該コンソール装置
上のキー操作情報の転送のために共用して、該
CPU内の表示対象レジスタの選択情報を含む該
コンソール装置上のキー操作情報を２進数化した
転送用コマンドを生成し、該転送用コマンドを一
定周期毎に該CPUへシリアル転送すると同時
に、前の周期において該CPUへ転送した該転送
用コマンドに対する返送データを該CPUからシ
リアル転送できるようにしたことを特徴とするデ
ータ転送方式が提供される。
接続されて該CPUの内部状態を表示するととも
に該CPUに対して動作上の情報を与えるための
着脱可能なマン・マシン・インターフエース用コ
ンソール装置と該CPUとの間のデータ転送にお
いて、自動的に表示動作を行うために該CPU内
の表示対象レジスタ選択情報を一定周期毎に該
CPUへ転送すると同時に該CPUから表示データ
を反送することができる自動デイスプレイ機能を
実行するための転送制御回路を該コンソール装置
上のキー操作情報の転送のために共用して、該
CPU内の表示対象レジスタの選択情報を含む該
コンソール装置上のキー操作情報を２進数化した
転送用コマンドを生成し、該転送用コマンドを一
定周期毎に該CPUへシリアル転送すると同時
に、前の周期において該CPUへ転送した該転送
用コマンドに対する返送データを該CPUからシ
リアル転送できるようにしたことを特徴とするデ
ータ転送方式が提供される。
(5) 発明の実施例
本発明の一実施例としてのコンソール装置と
CPUとの間におけるデータ転送方式が第２図、
第３図および第４図に示される。第２図に示され
る装置において、コンソール装置３は、操作用キ
ー群３１および表示回路３４を備えた操作パネ
ル、周期的転送要求送出回路３２およびデータ転
送回路３３から成り、CPUのインターフエース
部４は転送要求受信回路４１およびデータ転送回
路４２から成る。コンソール装置３とCPU４の
間には、周期的転送要求Ｓ２１、転送応答Ｓ２
２、転送データ線Ｓ２３およびコントロール・ク
リア線Ｓ２４が接続される。
CPUとの間におけるデータ転送方式が第２図、
第３図および第４図に示される。第２図に示され
る装置において、コンソール装置３は、操作用キ
ー群３１および表示回路３４を備えた操作パネ
ル、周期的転送要求送出回路３２およびデータ転
送回路３３から成り、CPUのインターフエース
部４は転送要求受信回路４１およびデータ転送回
路４２から成る。コンソール装置３とCPU４の
間には、周期的転送要求Ｓ２１、転送応答Ｓ２
２、転送データ線Ｓ２３およびコントロール・ク
リア線Ｓ２４が接続される。
第３図には、コンソール装置側の転送回路３３
の構成例が示される。第３図の転送回路３３は、
コマンド・モード作成回路３３１、選択回路３３
２、シフトレジスタ３３３、コマンド・モード解
析回路３３４及びタイミング回路３３５から構成
される。また、第４図にはCPU側の転送回路４
２の構成例が示される。第４図の転送回路４２
は、コマンド・モード作成回路４２１、シフトレ
ジスタ４２２、コマンド・モード解析回路４２
３、データおよびシステム制御信号分配回路４２
４およびタイミンダ回路４２５から構成される。
第４図において、４３はCPU内部の回路をあら
わす。
の構成例が示される。第３図の転送回路３３は、
コマンド・モード作成回路３３１、選択回路３３
２、シフトレジスタ３３３、コマンド・モード解
析回路３３４及びタイミング回路３３５から構成
される。また、第４図にはCPU側の転送回路４
２の構成例が示される。第４図の転送回路４２
は、コマンド・モード作成回路４２１、シフトレ
ジスタ４２２、コマンド・モード解析回路４２
３、データおよびシステム制御信号分配回路４２
４およびタイミンダ回路４２５から構成される。
第４図において、４３はCPU内部の回路をあら
わす。
第３図の転送回路３３の動作を説明する。転送
回路３３を構成する各回路はタイミング回路３３
５からのタイミング信号により一定周期において
動作するように制御される。まず、操作キー状態
の情報Ｓ２５がコマンド・モード作成回路３３１
にて識別される。すなわち、デイスプレイ・キー
押下、ストア・キー押下および無操作時に分けら
れ、それぞれの状態は、Ｒモード、Ｗモードおよ
びNOPモードと呼ばれる。従来方式における自
動デイスプレイ機能はMOPモード動作において
実現され得る。前記の識別にもとづいて、２対１
選択回路３３２は、ＲおよびNOPモード時には
各種システム・キー（CPUスタート・ストツプ
等のキー）の情報Ｓ２６を選択し、Ｗモード時に
はパネル上のデータ・キー（書込みデータとな
る）の情報Ｓ２７を選択する。次にコマンド・モ
ード作成回路３３１からのモード値、２対１選択
回路３３２の出力値および書込あるいは読取対象
レジスタ名等の必要に応じたキー操作指示情報を
コマンド形式にまとめてシフトレジスタ３３３に
格納する。このようなコマンド形式の一例が第５
図１，２に示される。
回路３３を構成する各回路はタイミング回路３３
５からのタイミング信号により一定周期において
動作するように制御される。まず、操作キー状態
の情報Ｓ２５がコマンド・モード作成回路３３１
にて識別される。すなわち、デイスプレイ・キー
押下、ストア・キー押下および無操作時に分けら
れ、それぞれの状態は、Ｒモード、Ｗモードおよ
びNOPモードと呼ばれる。従来方式における自
動デイスプレイ機能はMOPモード動作において
実現され得る。前記の識別にもとづいて、２対１
選択回路３３２は、ＲおよびNOPモード時には
各種システム・キー（CPUスタート・ストツプ
等のキー）の情報Ｓ２６を選択し、Ｗモード時に
はパネル上のデータ・キー（書込みデータとな
る）の情報Ｓ２７を選択する。次にコマンド・モ
ード作成回路３３１からのモード値、２対１選択
回路３３２の出力値および書込あるいは読取対象
レジスタ名等の必要に応じたキー操作指示情報を
コマンド形式にまとめてシフトレジスタ３３３に
格納する。このようなコマンド形式の一例が第５
図１，２に示される。
以上の一連の動作は、転送要求Ｓ２１が送出さ
れる直前に行われ、シフトレジスタ３３３設定後
に転送要求Ｓ２１がCPU側にに送られる。タイ
ミング回路３３５は、一定周期毎に転送要求送出
回路３２を起動し前記の転送要求Ｓ２１をCPU
４へ送出させ、CPU４から転送応答Ｓ２２が返
送されている間シフトレジスタ３３３へ転送用ク
ロツクを供給する。それにより、シフトレジスタ
３３３に格納された転送用コマンドが転送データ
線Ｓ２３の１方を通してCPUに送出される。ま
た、この転送と並行して、他方の転送データ線Ｓ
２３を通してCPUからのシリアル・データがシ
フトレジスタ３３３に格納される。CPUからの
転送応答Ｓ２２がオフになると受信されたデータ
の解析がコマンド解析回路３３４において行われ
る。受信されたデータも送信されたデータと同様
のコマンド形式であり、コマンド解析回路３３４
は、それにもとづいてコンソール装置内動作を判
別し、必要な制御信号を送出する。例えば、
CPUからのデータがパネル表示指示データであ
る場合、この動作はＤモードと呼ばれる（第５図
２）。このモードにおいては、シフトレジスタ３
３３の内容ビツトに対応したパネル表示回路３４
内のフリツプフロツプがセツトされ、パネル表示
ランプを点灯させる等により表示が行われる。
れる直前に行われ、シフトレジスタ３３３設定後
に転送要求Ｓ２１がCPU側にに送られる。タイ
ミング回路３３５は、一定周期毎に転送要求送出
回路３２を起動し前記の転送要求Ｓ２１をCPU
４へ送出させ、CPU４から転送応答Ｓ２２が返
送されている間シフトレジスタ３３３へ転送用ク
ロツクを供給する。それにより、シフトレジスタ
３３３に格納された転送用コマンドが転送データ
線Ｓ２３の１方を通してCPUに送出される。ま
た、この転送と並行して、他方の転送データ線Ｓ
２３を通してCPUからのシリアル・データがシ
フトレジスタ３３３に格納される。CPUからの
転送応答Ｓ２２がオフになると受信されたデータ
の解析がコマンド解析回路３３４において行われ
る。受信されたデータも送信されたデータと同様
のコマンド形式であり、コマンド解析回路３３４
は、それにもとづいてコンソール装置内動作を判
別し、必要な制御信号を送出する。例えば、
CPUからのデータがパネル表示指示データであ
る場合、この動作はＤモードと呼ばれる（第５図
２）。このモードにおいては、シフトレジスタ３
３３の内容ビツトに対応したパネル表示回路３４
内のフリツプフロツプがセツトされ、パネル表示
ランプを点灯させる等により表示が行われる。
次に第４図のCPU側転送回路４２の動作を説
明する。なお、コンソール装置とCPUとの間の
データ転送の概略的な状況は第６図に示される。
また、データ転送における、コンソール装置およ
びCPUのシフトレジスタの状態が第７図に示さ
れ、データ転送に関連した信号のタイムチヤート
が第８図に示される。
明する。なお、コンソール装置とCPUとの間の
データ転送の概略的な状況は第６図に示される。
また、データ転送における、コンソール装置およ
びCPUのシフトレジスタの状態が第７図に示さ
れ、データ転送に関連した信号のタイムチヤート
が第８図に示される。
CPU側の転送回路４２を構成する各回路は、
コンソール装置３からの転送要求Ｓ２１が送られ
てくる周期で動作する。転送要求受信回路４１に
信号が送られてくると、タイミング回路４２５が
起動される。タイミング回路４２５においては、
転送応答送出回路が起動され転送応答Ｓ２２を送
出させると同時にシフトレジスタ４２２に対して
シフト・クロツクを供給する。それにより前述し
たようにコンソール装置とCPUのシフトレジス
タの間でデータ転送が行われる。所定の転送ビツ
ト数を転送し終えると、タイミング回路４２５は
内蔵の転送応答送信回路に信号断指示を出すとと
もにシフト・クロツクを停止させる。コンソール
側およびCPU側のシフトレジスタ間のデータの
転送は第７図および第８図に示されるようにバツ
フア１および２を介して行われる。
コンソール装置３からの転送要求Ｓ２１が送られ
てくる周期で動作する。転送要求受信回路４１に
信号が送られてくると、タイミング回路４２５が
起動される。タイミング回路４２５においては、
転送応答送出回路が起動され転送応答Ｓ２２を送
出させると同時にシフトレジスタ４２２に対して
シフト・クロツクを供給する。それにより前述し
たようにコンソール装置とCPUのシフトレジス
タの間でデータ転送が行われる。所定の転送ビツ
ト数を転送し終えると、タイミング回路４２５は
内蔵の転送応答送信回路に信号断指示を出すとと
もにシフト・クロツクを停止させる。コンソール
側およびCPU側のシフトレジスタ間のデータの
転送は第７図および第８図に示されるようにバツ
フア１および２を介して行われる。
CPU側において受信されたデータは前述した
ようなコマンド形式であり、コマンド解析回路４
２３によりＲ、ＷおよびNOPモードが識別さ
れ、その結果にもとづいてデータ・システム制御
信号分配回路４２４からデータまたは制御信号を
CPU内部４３に送出する。ＲおよびNOPモード
の場合には、CPU内部４３は読取対象レジスタ
名またはメモリのアドレスに従つて読取りデータ
を読出す。また、システム・キー情報に従つて
CPU内制御動作が行われる。読取りデータは
CPUによりシフトレジスタ４２２にＤモードの
コマンドとして設定される。Ｗモードの場合に
は、書込対象レジスタ名またはメモリのアドレス
に従つてCPUが書込動作を行う。また、書込デ
ータを再びパネル上にデータ表示するためにコマ
ンドモード作成回路４２１がモードだけを自動的
にＤモードに変更する。このようにして設定され
たシフトレジスタ４２２内のコマンドの転送は、
コンソール装置３からの次の転送要求の到着時に
行われる。
ようなコマンド形式であり、コマンド解析回路４
２３によりＲ、ＷおよびNOPモードが識別さ
れ、その結果にもとづいてデータ・システム制御
信号分配回路４２４からデータまたは制御信号を
CPU内部４３に送出する。ＲおよびNOPモード
の場合には、CPU内部４３は読取対象レジスタ
名またはメモリのアドレスに従つて読取りデータ
を読出す。また、システム・キー情報に従つて
CPU内制御動作が行われる。読取りデータは
CPUによりシフトレジスタ４２２にＤモードの
コマンドとして設定される。Ｗモードの場合に
は、書込対象レジスタ名またはメモリのアドレス
に従つてCPUが書込動作を行う。また、書込デ
ータを再びパネル上にデータ表示するためにコマ
ンドモード作成回路４２１がモードだけを自動的
にＤモードに変更する。このようにして設定され
たシフトレジスタ４２２内のコマンドの転送は、
コンソール装置３からの次の転送要求の到着時に
行われる。
以上のコンソール・CPU間のコマンド授受の
様子を第６図に従つてまとめて説明する。まず、
レジスタの選択(1)およびデイスプレイ・キーの押
下(2)が行われる。転送周期がくると、シフトレジ
スタ３３３にＲモードのコマンドが設定され、
CPU４へ転送される。次いで、CPUからの受信
データの表示(3)およびCPUへ送つたコマンドに
従つてレジスタへのアクセス(4)が行われ、次の転
送周期までに読取データがCPUのシフトレジス
タ４２２にＤモードで設定される。この読取デー
タは、次の転送動作で表示(7)され、同時に新しい
キー操作（６、７）情報がCPUへ送られる。以
下、このような動作が繰返される。
様子を第６図に従つてまとめて説明する。まず、
レジスタの選択(1)およびデイスプレイ・キーの押
下(2)が行われる。転送周期がくると、シフトレジ
スタ３３３にＲモードのコマンドが設定され、
CPU４へ転送される。次いで、CPUからの受信
データの表示(3)およびCPUへ送つたコマンドに
従つてレジスタへのアクセス(4)が行われ、次の転
送周期までに読取データがCPUのシフトレジス
タ４２２にＤモードで設定される。この読取デー
タは、次の転送動作で表示(7)され、同時に新しい
キー操作（６、７）情報がCPUへ送られる。以
下、このような動作が繰返される。
なお、コンソール装置３側での転送要求送出周
期はCPU４における内部アクセス時間以上であ
ること、また人間のキー操作が周期時間内に２回
以上受付けられることがない程短かいことが要求
される。
期はCPU４における内部アクセス時間以上であ
ること、また人間のキー操作が周期時間内に２回
以上受付けられることがない程短かいことが要求
される。
第２図に示されるデータ転送方式においては、
コントロール・クリア線Ｓ２４だけは、転送回路
４２を含むCPU全体をクリアするために個別線
で接続されているが、従来方式において個別線で
接続されていたスタート、ストツプおよびアドレ
スストツプ指示等の信号線は、周期的にその状態
（オンまたはオフ）をCPUに通知することができ
るために個別線を設ける必要がない。また、シス
テム信号のビツト数が多い場合には、コマンド形
式により何回から分割してCPUに転送すること
も可能である。
コントロール・クリア線Ｓ２４だけは、転送回路
４２を含むCPU全体をクリアするために個別線
で接続されているが、従来方式において個別線で
接続されていたスタート、ストツプおよびアドレ
スストツプ指示等の信号線は、周期的にその状態
（オンまたはオフ）をCPUに通知することができ
るために個別線を設ける必要がない。また、シス
テム信号のビツト数が多い場合には、コマンド形
式により何回から分割してCPUに転送すること
も可能である。
前記の実施例においては、コンソール装置に転
送要求送出回路が設けられたが、CPU側に周期
カウンタを含む転送要求送出回路を設けることも
当然可能である。
送要求送出回路が設けられたが、CPU側に周期
カウンタを含む転送要求送出回路を設けることも
当然可能である。
(6) 発明の効果
前述したように、本発明によれば、コンソール
装置とCPUとのデータ転送において、従来方式
における非同期的なキー操作検出手段のかわりに
自動デイスプレイ機能を実現する制御回路をデイ
スプレイ・キー、ストア・キー押下時にも共通利
用して周期的な転送動作のみを行うようにしたこ
とにより、特別な専用回路を設けずに容易に自動
デイスプレイ機能を実現でき、転送手順も画一的
になり回路構成も簡単化され得る。また、周期時
間について人間の操作上支障のない程度の間隔を
とることによりコンソール装置として有効であり
CPU側の負担も軽くすることができる。更に、
従来方式では個別線による接続が必要であつた各
種システム信号については、クリア信号を除いて
周期的転送時のコマンドに収容することにより個
別線を不要化することができ、かつ、コマンド転
送を１ビツトシリアル転送とすることによりイン
ターフエース線の数を削減することができる。
装置とCPUとのデータ転送において、従来方式
における非同期的なキー操作検出手段のかわりに
自動デイスプレイ機能を実現する制御回路をデイ
スプレイ・キー、ストア・キー押下時にも共通利
用して周期的な転送動作のみを行うようにしたこ
とにより、特別な専用回路を設けずに容易に自動
デイスプレイ機能を実現でき、転送手順も画一的
になり回路構成も簡単化され得る。また、周期時
間について人間の操作上支障のない程度の間隔を
とることによりコンソール装置として有効であり
CPU側の負担も軽くすることができる。更に、
従来方式では個別線による接続が必要であつた各
種システム信号については、クリア信号を除いて
周期的転送時のコマンドに収容することにより個
別線を不要化することができ、かつ、コマンド転
送を１ビツトシリアル転送とすることによりイン
ターフエース線の数を削減することができる。
第１図は、従来形のコンソール装置とCPUの
間のデータ転送方式を示す回路図、第２図は、本
発明の一実施例としてのコンソール装置とCPU
の間のデータ転送方式を示す回路図、第３図は、
第２図のコンソール装置内の転送回路の構成を示
す回路図、第４図は、第２図のCPU側の転送回
路の構成を示す回路図、第５図は、第２図のデー
タ転送方式における転送コマンドの一構成例を示
す図、第６図は、第２図のコンソール装置と
CPUとの間の転送コマンドの授受を示す図、第
７図は、第３図および第４図のシフトレジスタに
おけるビツト構成を示す図、第８図は、第２図の
データ転送方式における転送動作のタイムチヤー
トを示す図である。 （符号の説明）、１……コンソール装置、１１
……操作用キー群、１２……キー操作検出および
転送要求送出回路、１３……自動デイスプレイ用
転送要求回路、１４……データ転送回路、１５…
…表示回路、２……CPU、２１……転送要求受
信および競合制御回路、２２……データ転送回
路、３……コンソール装置、３１……操作用キー
群、３２……周期的転送要求送出回路、３３……
データ転送回路、３４……表示回路、３３１……
コマンド・コード作成回路、３３２……選択回
路、３３３……シフトレジスタ、３３４……コマ
ンド・モード解析回路、３３５……タイミング回
路、４……CPU、４１……転送要求受信回路、
４２……データ転送回路、４２１……コマンド・
モード作成回路、４２２……シフトレジスタ、４
２３……コマンド・モード解析回路、４２４……
データおよびシステム制御信号分配回路、４２５
……タイミング回路。
間のデータ転送方式を示す回路図、第２図は、本
発明の一実施例としてのコンソール装置とCPU
の間のデータ転送方式を示す回路図、第３図は、
第２図のコンソール装置内の転送回路の構成を示
す回路図、第４図は、第２図のCPU側の転送回
路の構成を示す回路図、第５図は、第２図のデー
タ転送方式における転送コマンドの一構成例を示
す図、第６図は、第２図のコンソール装置と
CPUとの間の転送コマンドの授受を示す図、第
７図は、第３図および第４図のシフトレジスタに
おけるビツト構成を示す図、第８図は、第２図の
データ転送方式における転送動作のタイムチヤー
トを示す図である。 （符号の説明）、１……コンソール装置、１１
……操作用キー群、１２……キー操作検出および
転送要求送出回路、１３……自動デイスプレイ用
転送要求回路、１４……データ転送回路、１５…
…表示回路、２……CPU、２１……転送要求受
信および競合制御回路、２２……データ転送回
路、３……コンソール装置、３１……操作用キー
群、３２……周期的転送要求送出回路、３３……
データ転送回路、３４……表示回路、３３１……
コマンド・コード作成回路、３３２……選択回
路、３３３……シフトレジスタ、３３４……コマ
ンド・モード解析回路、３３５……タイミング回
路、４……CPU、４１……転送要求受信回路、
４２……データ転送回路、４２１……コマンド・
モード作成回路、４２２……シフトレジスタ、４
２３……コマンド・モード解析回路、４２４……
データおよびシステム制御信号分配回路、４２５
……タイミング回路。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置と接続されて該中央処理装置の
内部状態を表示するとともに該中央処理装置に対
して動作上の情報を与えるための着脱可能なマ
ン・マシン・インターフエース用コンソール装置
と該中央処理装置との間のデータ転送において、 自動的に表示動作を行うために該中央処理装置
内の表示対象レジスタ選択情報を一定周期毎に該
中央処理装置へ転送すると同時に該中央処理装置
から表示データを返送することができる自動デイ
スプレイ機能を実行するための転送制御回路を該
コンソール装置上のキー操作情報の転送のために
共用して、 該中央処理装置内の表示対象レジスタの選択情
報を含む該コンソール装置上のキー操作情報を２
進数化した転送用コマンドを生成し、 該転送用コマンドを一定周期毎に該中央処理装
置へシリアル転送すると同時に、前の周期におい
て該中央処理装置へ転送した該転送用コマンドに
対する返送データを該中央処理装置からシリアル
転送できるようにしたことを特徴とするデータ転
送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215394A JPS59106026A (ja) | 1982-12-10 | 1982-12-10 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215394A JPS59106026A (ja) | 1982-12-10 | 1982-12-10 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106026A JPS59106026A (ja) | 1984-06-19 |
| JPS6237410B2 true JPS6237410B2 (ja) | 1987-08-12 |
Family
ID=16671584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57215394A Granted JPS59106026A (ja) | 1982-12-10 | 1982-12-10 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106026A (ja) |
-
1982
- 1982-12-10 JP JP57215394A patent/JPS59106026A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59106026A (ja) | 1984-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| US4737932A (en) | Processor | |
| US4028663A (en) | Digital computer arrangement for high speed memory access | |
| US4200936A (en) | Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control | |
| JPH0319740B2 (ja) | ||
| JP2734246B2 (ja) | パイプラインバス | |
| JPS6237410B2 (ja) | ||
| KR100340815B1 (ko) | 버스시스템의작동방법및이작동방법을수행하기위한장치 | |
| KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
| JPH05282244A (ja) | 情報処理装置 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP2755242B2 (ja) | エラー通知方式 | |
| SU1322301A1 (ru) | Устройство дл обмена информацией с общей шиной | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JP3947223B2 (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
| SU545983A1 (ru) | Устройство управлени каналами | |
| KR910005380B1 (ko) | 다방향 시리얼 데이터 통신 장치 | |
| JPH0122300Y2 (ja) | ||
| JP3615306B2 (ja) | 記憶装置アクセスシステム | |
| JPH10173618A (ja) | バススイッチ装置およびその転送順序変換方法 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0573473A (ja) | 産業用コンピユータシステム | |
| JPS6122814B2 (ja) | ||
| JPS63182764A (ja) | 記憶装置制御方式 |