JPS59106152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59106152A JPS59106152A JP57216701A JP21670182A JPS59106152A JP S59106152 A JPS59106152 A JP S59106152A JP 57216701 A JP57216701 A JP 57216701A JP 21670182 A JP21670182 A JP 21670182A JP S59106152 A JPS59106152 A JP S59106152A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- analog
- circuit
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発ツＪは半導体装置、特に不揮発性半導体記憶装置を
含む半導体装置の構成に関するものである。
含む半導体装置の構成に関するものである。
ＭＯ８型不揮発性記憶累子は、ゲート絶縁層内に電荷蓄
積領域が設けられておシ、ゲート電極と半導体基板との
間に印加する電圧パルスの極性、高さおよび幅によって
前記電荷蓄積領域と半導体基板との間での電荷の注入／
放出量を制御し、もってＭＯＳ ＦＥＴとしての閾値電
圧を変化させるものである。
積領域が設けられておシ、ゲート電極と半導体基板との
間に印加する電圧パルスの極性、高さおよび幅によって
前記電荷蓄積領域と半導体基板との間での電荷の注入／
放出量を制御し、もってＭＯＳ ＦＥＴとしての閾値電
圧を変化させるものである。
電荷蓄積領域としては、絶縁層中に分散するトラップ準
位群あるいは絶縁層中に独立して設けられた導電体層が
一般的に用いられる。
位群あるいは絶縁層中に独立して設けられた導電体層が
一般的に用いられる。
ここで、ＭＯ８型半導体記憶素子の特徴のうち本発明に
関わる点を挙げると、 １６ 印加パルス電圧の高さないし幅が増加すると、
電荷蓄積領域と半導体基板との間での電荷注入／放出量
が増加する。
関わる点を挙げると、 １６ 印加パルス電圧の高さないし幅が増加すると、
電荷蓄積領域と半導体基板との間での電荷注入／放出量
が増加する。
２、以加パルス電圧の変化に対して、ＭＯＳＦＥＴとし
ての閾値電圧の変化が線型となる印加パルス電圧範囲が
ある。
ての閾値電圧の変化が線型となる印加パルス電圧範囲が
ある。
しかしながら、電荷蓄積領域と半導体基板との間での電
荷の注入／放出量の増加は、電荷蓄積領域と半導体基板
とをへたて絶縁物層を通過する電荷の増加を意味し、こ
の通過電荷量の増加は、絶縁物層中でのトラップ準位の
増加をもたらす。この電荷蓄積領域と牛梼体基板とをへ
だてでいる絶縁物層中でのトシップ準位の増加は、不揮
発性半導体記憶素子の記憶保持ｌ持件の劣化および疲労
特性の劣化をもんらｆ、 １〜たかって印加パルス電圧
の高さおよび幅は、必要以上の霜、荷量の注入／放出い
わゆる過剰書込みの状態を避けるために、ある最大値を
越えないように制御されなければならない。
荷の注入／放出量の増加は、電荷蓄積領域と半導体基板
とをへたて絶縁物層を通過する電荷の増加を意味し、こ
の通過電荷量の増加は、絶縁物層中でのトラップ準位の
増加をもたらす。この電荷蓄積領域と牛梼体基板とをへ
だてでいる絶縁物層中でのトシップ準位の増加は、不揮
発性半導体記憶素子の記憶保持ｌ持件の劣化および疲労
特性の劣化をもんらｆ、 １〜たかって印加パルス電圧
の高さおよび幅は、必要以上の霜、荷量の注入／放出い
わゆる過剰書込みの状態を避けるために、ある最大値を
越えないように制御されなければならない。
また、印加パルス電圧の変化に対して閾（ｆｆｌｉ電圧
が線型に変化する領域が存在することは、Ｍ、Ｏ８型半
導体記憶素子がアナログ量の記憶素子として用い得るこ
とを意味している。逆にいえは、ＭＯ８型半導体記憶素
子をアナログ量記憶素子として用いるためには、印加電
圧パルスの高さをアナログ量として制御し、また閾値電
圧をアナログ量として読み出し、増幅する必要がある。
が線型に変化する領域が存在することは、Ｍ、Ｏ８型半
導体記憶素子がアナログ量の記憶素子として用い得るこ
とを意味している。逆にいえは、ＭＯ８型半導体記憶素
子をアナログ量記憶素子として用いるためには、印加電
圧パルスの高さをアナログ量として制御し、また閾値電
圧をアナログ量として読み出し、増幅する必要がある。
従来のＭＯ８Ｏ８型半導体記憶素子用した不揮発性半導
体装置では、デジタル量を記憶することしかできず、か
つＭＯ８型半導体記憶素子の論理制御を行なうためにＭ
Ｏ８型電界効果トランジスタからなる周辺回路を有して
いた。ＬＺれは、ＭＯ８型半導体記ｔは素＋：を形成す
る工程と、ＭＯ８型箪界効牙トジンジスタメタ成する二
Ｅ程とがほぼ同一であること、および同一基板上への集
稙密艮の点でＭＯ８型電界効果トランジスタの方がバイ
ポ・−シトランジスタ層内まり高いことによるものであ
る。
体装置では、デジタル量を記憶することしかできず、か
つＭＯ８型半導体記憶素子の論理制御を行なうためにＭ
Ｏ８型電界効果トランジスタからなる周辺回路を有して
いた。ＬＺれは、ＭＯ８型半導体記ｔは素＋：を形成す
る工程と、ＭＯ８型箪界効牙トジンジスタメタ成する二
Ｅ程とがほぼ同一であること、および同一基板上への集
稙密艮の点でＭＯ８型電界効果トランジスタの方がバイ
ポ・−シトランジスタ層内まり高いことによるものであ
る。
しかしながら、印加電圧パルスの制御、特に最大値の設
定ないしアナログ量制御あるいは閾値電圧のアナログ量
とじての読み出し／増幅の点では、ＭＯ８型′市界効果
トランジスタよりもバイポーラトランジスタ素子を用い
た方が有利であることは明らかである６、 本発明の目的は、不揮発性半導体装置の記憶保持特性お
よび疲労特性の改善をはかるとともに、アナログ量の記
憶／町生という新しい機能を伺加した半導体装置を提供
することにある。
定ないしアナログ量制御あるいは閾値電圧のアナログ量
とじての読み出し／増幅の点では、ＭＯ８型′市界効果
トランジスタよりもバイポーラトランジスタ素子を用い
た方が有利であることは明らかである６、 本発明の目的は、不揮発性半導体装置の記憶保持特性お
よび疲労特性の改善をはかるとともに、アナログ量の記
憶／町生という新しい機能を伺加した半導体装置を提供
することにある。
本発明は、記憶素子部および論理制御部はＭＯ８型電界
効果素子により構成し、アナログ量制御増幅部はバイポ
ーラトランジスタ朱子により構成することを特徴とする
ものが、以＝ト、図面によシ詳述する。
効果素子により構成し、アナログ量制御増幅部はバイポ
ーラトランジスタ朱子により構成することを特徴とする
ものが、以＝ト、図面によシ詳述する。
第１図は、本発明の一実施例な示す図である１゜マトリ
ックス状に配置されたＭＯ８型記憶素子群２１、ＭＯ８
型電界効果トランジスタ群で構成されたアドレス撰択回
路２２、）くイボージトランジスタ素子群で構成された
ゲート電極印加電圧のアナログ制御回路２３および閾値
電圧のアナログ読み出し回路２５、ならびにバイポーラ
トランジスタ素子で構成されたアナログ量増幅回路２４
が同一基板上に集積回路として形成されている１Ｊ第１
図に示された構成において、入力端７２６に印加された
アナログ量はゲート電極印加電圧制御回路２３を通って
アドレス撰択回路２２によって撰択されたＭＯ８型記憶
素子のケート電極に印加される。寸だ、アドレス撰択回
路２２によって撰択されたＭＯ８型記憶素子の闇値電圧
は、読み出し回路２５によってアブ−ログ量として読み
出され、増幅回路２４によって増幅された後、出力端・
子２７よりアナログ量として出力される。
ックス状に配置されたＭＯ８型記憶素子群２１、ＭＯ８
型電界効果トランジスタ群で構成されたアドレス撰択回
路２２、）くイボージトランジスタ素子群で構成された
ゲート電極印加電圧のアナログ制御回路２３および閾値
電圧のアナログ読み出し回路２５、ならびにバイポーラ
トランジスタ素子で構成されたアナログ量増幅回路２４
が同一基板上に集積回路として形成されている１Ｊ第１
図に示された構成において、入力端７２６に印加された
アナログ量はゲート電極印加電圧制御回路２３を通って
アドレス撰択回路２２によって撰択されたＭＯ８型記憶
素子のケート電極に印加される。寸だ、アドレス撰択回
路２２によって撰択されたＭＯ８型記憶素子の闇値電圧
は、読み出し回路２５によってアブ−ログ量として読み
出され、増幅回路２４によって増幅された後、出力端・
子２７よりアナログ量として出力される。
即ち、本発明の一実施例において−１、論理制御回路で
あるアドレス撰択回路２２はＭＯ８型電界効果トランジ
スタ群で構成され、アナログ回路であるゲ・−ト印加箱
、圧制御回路２３、閾値電圧読み出し回路２５および増
幅回路２４は、ノ（イΣｔＳ−ラトランジスク素子で構
成させることによって、アナログ量−の記憶という新し
７い機能を有する不揮発性半導体装置装Ｖ）、が（ｊ￥
成されていン）。。
あるアドレス撰択回路２２はＭＯ８型電界効果トランジ
スタ群で構成され、アナログ回路であるゲ・−ト印加箱
、圧制御回路２３、閾値電圧読み出し回路２５および増
幅回路２４は、ノ（イΣｔＳ−ラトランジスク素子で構
成させることによって、アナログ量−の記憶という新し
７い機能を有する不揮発性半導体装置装Ｖ）、が（ｊ￥
成されていン）。。
第２［゛ｇ陳ｔ１第１し］ ｔ Ｍｙ成するためのＮ１
°Ｓを不揮発性記１ゐ赤子、ＭＯ８型トクンジスタメタ
びノ（イポーラトランジスタの断侑１オノ４造図を示す
ものであり、ＭＯ８型不揮発性記憶素子としてＰ５−ヤ
ンネル型ＭＮＯ８素子（↓ソ、下、Ｐ−ＭＮＯＳ ＦＥ
Ｔと称す）５０を用い、ＭＯ８型電界効果トランジスタ
とし’ｆｌＰチャンネルＭＯ８型′市界効果トランジス
タ（以下、Ｆ”−ＩＶＩＯ８ＦｊづＴ、１１：称−ｔ）
５１を用い、さらにバイポー：／ｌ−ランジメタ素子と
して、Ｎ ｌ） Ｎトランジスタ（以下 ＮＰＮＴｒと
称す）５２を用いている。
°Ｓを不揮発性記１ゐ赤子、ＭＯ８型トクンジスタメタ
びノ（イポーラトランジスタの断侑１オノ４造図を示す
ものであり、ＭＯ８型不揮発性記憶素子としてＰ５−ヤ
ンネル型ＭＮＯ８素子（↓ソ、下、Ｐ−ＭＮＯＳ ＦＥ
Ｔと称す）５０を用い、ＭＯ８型電界効果トランジスタ
とし’ｆｌＰチャンネルＭＯ８型′市界効果トランジス
タ（以下、Ｆ”−ＩＶＩＯ８ＦｊづＴ、１１：称−ｔ）
５１を用い、さらにバイポー：／ｌ−ランジメタ素子と
して、Ｎ ｌ） Ｎトランジスタ（以下 ＮＰＮＴｒと
称す）５２を用いている。
第２図に示すＦｊ：に、同一のＰ型シリコン′基板３】
−ＦにＮ型−ｒピタキシャル層３２を形成し１．さらに
熱拡散法によりｐ型絶縁層３３を形成することによシエ
ビタキシャル層３２を各々分離し、Ｐ−ＭＮＯＳ Ｆ
ＥＴ５０ を形成する領域４３およびＰ−ＭＯＳ ＦＥ
’ｉ”５１を形成する領域４４をそれぞれ分離形成する
と同時に、ＮＰＮＴｒ５２のコレクタ領域４５をも形成
する。閘、コレクタ直列抵抗の低減のために、コレクタ
領域４５と基板３１との界面に埋込み領域を設けてもよ
い。
−ＦにＮ型−ｒピタキシャル層３２を形成し１．さらに
熱拡散法によりｐ型絶縁層３３を形成することによシエ
ビタキシャル層３２を各々分離し、Ｐ−ＭＮＯＳ Ｆ
ＥＴ５０ を形成する領域４３およびＰ−ＭＯＳ ＦＥ
’ｉ”５１を形成する領域４４をそれぞれ分離形成する
と同時に、ＮＰＮＴｒ５２のコレクタ領域４５をも形成
する。閘、コレクタ直列抵抗の低減のために、コレクタ
領域４５と基板３１との界面に埋込み領域を設けてもよ
い。
その後、ＮＰＮＴｒ５２のベース領域４６をＰ型不純物
のイオン注入により形成し、つついてｌ）−ＭＮＯＳ
ＦＥＴ５０．Ｐ−ＭＯＳ ＦＥＴ５１（７）ｆ ヤ７ネ
ルストッパー領域３４およびＮＰＮＴｒ５２のエミッタ
領域３５をＮ型の不純物によシ同時に形成し、さらにＰ
−ＭＮＯＳ ＦＥＴ５０．Ｐ−ＭＯＳ ＦＥＴ５１
の：／−ス領域３６、ドレイン領域３７およびＮＰＮ
Ｔ、−５２のベースコンタクト領域３８としてＰ型の不
純物を熱拡散法により同時に形成する。
のイオン注入により形成し、つついてｌ）−ＭＮＯＳ
ＦＥＴ５０．Ｐ−ＭＯＳ ＦＥＴ５１（７）ｆ ヤ７ネ
ルストッパー領域３４およびＮＰＮＴｒ５２のエミッタ
領域３５をＮ型の不純物によシ同時に形成し、さらにＰ
−ＭＮＯＳ ＦＥＴ５０．Ｐ−ＭＯＳ ＦＥＴ５１
の：／−ス領域３６、ドレイン領域３７およびＮＰＮ
Ｔ、−５２のベースコンタクト領域３８としてＰ型の不
純物を熱拡散法により同時に形成する。
しかる後に、Ｐ−ＭＯＳ ＦＥＴ５１のゲート絶縁膜と
してシリコン酸化膜３９、Ｐ−ＭＮＯＳ Ｆ’ＥＴ５０
のゲート絶縁膜としてシリコン酸化膜４ｏおよびシリコ
ン窒化膜４１をそれぞれ形成し、その上にアルミニウム
ゲート電極４２を形成する。アルミニウムゲート電極４
２の形成と同時に、アルミニウム配線４７も形成される
。。
してシリコン酸化膜３９、Ｐ−ＭＮＯＳ Ｆ’ＥＴ５０
のゲート絶縁膜としてシリコン酸化膜４ｏおよびシリコ
ン窒化膜４１をそれぞれ形成し、その上にアルミニウム
ゲート電極４２を形成する。アルミニウムゲート電極４
２の形成と同時に、アルミニウム配線４７も形成される
。。
以上の工程によシ、ｌ）−ＭＮＯＳ ＦＥ’Ｉ’５０お
よびＰ−ＭＤ８ ＦＢ’ｌ”５１さらにＮＰＮＴｒ５２
を同一シリコン基板３１上に形成している。
よびＰ−ＭＤ８ ＦＢ’ｌ”５１さらにＮＰＮＴｒ５２
を同一シリコン基板３１上に形成している。
尚、第１図、第２図の実施例におけるす、ｉ ｏ ｓ型
半導体記憶素子は、先に述べた電荷蓄積領域としてトラ
ップ準位群を用いるＭＮＯ３構造ＦＥＴないし４９□電
体層を用いる浮遊ゲート構造１” Ｅ Ｔが特にアナロ
グ記憶素子として適している。
半導体記憶素子は、先に述べた電荷蓄積領域としてトラ
ップ準位群を用いるＭＮＯ３構造ＦＥＴないし４９□電
体層を用いる浮遊ゲート構造１” Ｅ Ｔが特にアナロ
グ記憶素子として適している。
第１図は本発明の一ブ赫−例を説明するブロック図、第
２図は第１図を１４ｔｔ成する素子の断面構造図を示す
ものである。 ２１・・・・・・λｊＯｓ型記憶素子群、２２・・・・
・アドレス撰択回路、２３・・・・・・アナログ制釧］
回路、２４・・・・・アナログ増帖１回餡、２５・・・
・・［創ｆ直牝、圧のアナログ読み出し回路、２６・・
・・・・入力端子、２７・・・・・・出力端子、３１・
・・・・・Ｐ型シリコン基板、３２・・・・・・Ｎ型エ
ピタキシャル層、３３・・・・・・Ｐｆｉ絶縁層、３４
・・・・・・チャンネルストッパー、３５・・・・・・
エミッタ、３６・・・・・・ソース、：う７・・・・・
・ドレイン、３８・・・・・・ベースコンタクト、３９
．４０・・・・・・シリコン酸化膜、４１・・・・・・
シリコン窒化膜、４２・・・・・・アルミニウムゲート
電極、４３・・・・・・ＭＮＯ８素子を形成する領域、
４４・・・・・・ＭＯＳＦＥＴを形成する領域、４５・
・・・・・ＮＰＮ）ランジスクのコレクタ領域、４６・
・・・・・ＮＰＮ）ランジメタのベース領域、４７・・
・・・・アルミニウム配線、５０・・・・・・Ｐチャン
イ、ル型ＭＮＯ８２子（Ｐ−ＭＮＯＳ ＦＥＴ）、５１
・・・・・・ＰチャンネルＭＯＳ型電界効果トランジス
タ（Ｐ−ＭＯＳ ＦｌらＴ）、５２・・・・・・ＮＰＮ
Ｉ−ランジメタ（ＮＰＮＴｒ）。 ネｌ 図 ４２７ 手続補正書（自発） ５８ Ｓ。 昭和 年 月 ［−ｊ 特許庁長官 殿 １、事件の表示 昭和５７年 特許 願第２１６７
０１号２、発明の名称 半導体装置 ３、補正をする者 事件との関係 出 願 大東にｒ都ｄし区
芝１ｉ−１’ ｆ−１３３番］号（４２３） 日本
電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東東部イ巷区芝１１．１’ｌ’＋３７番８
ン； 住す二１ｉｉｌ １てル１−１本電気株式会社内 （６５９Ｄ ４百１１１十内原 晋 電１話 東ｌハ（０３）４５６−３１１１友代表〉（連
絡先 １１＋７［気株四＝磐＋−’ｌ旨′１部）５ 補
正の対象 明細１書の「゛発明の詳細な説明 ６ 補正の内容 明細書の第８頁第６行のｌ’−Ｐ−ＭＤＳ ｌ奮［Ｐ−
ＭＯＳＪと訂正する。 代理人 弁理士 内 原 １７ ＼ト這
２図は第１図を１４ｔｔ成する素子の断面構造図を示す
ものである。 ２１・・・・・・λｊＯｓ型記憶素子群、２２・・・・
・アドレス撰択回路、２３・・・・・・アナログ制釧］
回路、２４・・・・・アナログ増帖１回餡、２５・・・
・・［創ｆ直牝、圧のアナログ読み出し回路、２６・・
・・・・入力端子、２７・・・・・・出力端子、３１・
・・・・・Ｐ型シリコン基板、３２・・・・・・Ｎ型エ
ピタキシャル層、３３・・・・・・Ｐｆｉ絶縁層、３４
・・・・・・チャンネルストッパー、３５・・・・・・
エミッタ、３６・・・・・・ソース、：う７・・・・・
・ドレイン、３８・・・・・・ベースコンタクト、３９
．４０・・・・・・シリコン酸化膜、４１・・・・・・
シリコン窒化膜、４２・・・・・・アルミニウムゲート
電極、４３・・・・・・ＭＮＯ８素子を形成する領域、
４４・・・・・・ＭＯＳＦＥＴを形成する領域、４５・
・・・・・ＮＰＮ）ランジスクのコレクタ領域、４６・
・・・・・ＮＰＮ）ランジメタのベース領域、４７・・
・・・・アルミニウム配線、５０・・・・・・Ｐチャン
イ、ル型ＭＮＯ８２子（Ｐ−ＭＮＯＳ ＦＥＴ）、５１
・・・・・・ＰチャンネルＭＯＳ型電界効果トランジス
タ（Ｐ−ＭＯＳ ＦｌらＴ）、５２・・・・・・ＮＰＮ
Ｉ−ランジメタ（ＮＰＮＴｒ）。 ネｌ 図 ４２７ 手続補正書（自発） ５８ Ｓ。 昭和 年 月 ［−ｊ 特許庁長官 殿 １、事件の表示 昭和５７年 特許 願第２１６７
０１号２、発明の名称 半導体装置 ３、補正をする者 事件との関係 出 願 大東にｒ都ｄし区
芝１ｉ−１’ ｆ−１３３番］号（４２３） 日本
電気株式会社 代表者 関本忠弘 ４、代理人 〒１０８ 東東部イ巷区芝１１．１’ｌ’＋３７番８
ン； 住す二１ｉｉｌ １てル１−１本電気株式会社内 （６５９Ｄ ４百１１１十内原 晋 電１話 東ｌハ（０３）４５６−３１１１友代表〉（連
絡先 １１＋７［気株四＝磐＋−’ｌ旨′１部）５ 補
正の対象 明細１書の「゛発明の詳細な説明 ６ 補正の内容 明細書の第８頁第６行のｌ’−Ｐ−ＭＤＳ ｌ奮［Ｐ−
ＭＯＳＪと訂正する。 代理人 弁理士 内 原 １７ ＼ト這
Claims (1)
- 少なくとも１個のＭＯ８型不揮発性記憶素子、少なくと
も１個のＭＯ８型電界効果トランジスタ素子から力るデ
ィジタル制御回路ならびに少なくとも１個のバイポーラ
トランジスタ素子からなるアナログ処理回路が同一の半
導体基板上に配置され、かつ相互に結線されていること
を特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216701A JPS59106152A (ja) | 1982-12-10 | 1982-12-10 | 半導体装置 |
| US06/560,308 US4558431A (en) | 1982-12-10 | 1983-12-12 | Memory system for storing analog information |
| EP83112487A EP0111868A3 (en) | 1982-12-10 | 1983-12-12 | A memory system for storing analog information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216701A JPS59106152A (ja) | 1982-12-10 | 1982-12-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106152A true JPS59106152A (ja) | 1984-06-19 |
| JPS6313353B2 JPS6313353B2 (ja) | 1988-03-25 |
Family
ID=16692560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216701A Granted JPS59106152A (ja) | 1982-12-10 | 1982-12-10 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4558431A (ja) |
| EP (1) | EP0111868A3 (ja) |
| JP (1) | JPS59106152A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232656A (ja) * | 1985-04-09 | 1986-10-16 | Citizen Watch Co Ltd | 半導体集積回路 |
| JPS63260158A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体集積回路の製造方法 |
| JPH0629472A (ja) * | 1992-04-03 | 1994-02-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6022778A (en) * | 1995-03-09 | 2000-02-08 | Sgs-Thomson Microelectronics, S.R.L. | Process for the manufacturing of integrated circuits comprising low-voltage and high-voltage DMOS-technology power devices and non-volatile memory cells |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USH1035H (en) | 1990-06-20 | 1992-03-03 | The United States Of America As Represented By The Secretary Of The Navy | Non-volatile analog memory circuit with closed-loop control |
| US5388064A (en) * | 1991-11-26 | 1995-02-07 | Information Storage Devices, Inc. | Programmable non-volatile analog voltage source devices and methods |
| US5623436A (en) * | 1993-06-17 | 1997-04-22 | Information Storage Devices | Method and apparatus for adjustment and control of an iterative method of recording analog signals with on-chip trimming techniques |
| US5504699A (en) * | 1994-04-08 | 1996-04-02 | Goller; Stuart E. | Nonvolatile magnetic analog memory |
| KR970702563A (ko) * | 1995-02-23 | 1997-05-13 | 펠릭스 제이. 로젠가르텐 | 아날로그 신호의 반복적 레코딩 방법(in iterative method of recording analog signals) |
| US6662263B1 (en) | 2000-03-03 | 2003-12-09 | Multi Level Memory Technology | Sectorless flash memory architecture |
| PL1861578T3 (pl) | 2005-03-02 | 2019-08-30 | Tuboscope Vetco (France) Sas | Złącze żerdzi wiertniczej |
| WO2007132456A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
| KR101202537B1 (ko) | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
| KR101375955B1 (ko) | 2006-05-12 | 2014-03-18 | 애플 인크. | 메모리 디바이스 내의 왜곡 추정 및 상쇄 |
| WO2007132452A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
| US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
| US7975192B2 (en) | 2006-10-30 | 2011-07-05 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
| US7821826B2 (en) | 2006-10-30 | 2010-10-26 | Anobit Technologies, Ltd. | Memory cell readout using successive approximation |
| US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
| US8151163B2 (en) | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
| US7593263B2 (en) | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
| US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
| AT504674B1 (de) * | 2007-01-08 | 2009-02-15 | Wachauer Kristin | Vorrichtung zum abstellen von taschen |
| US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
| US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
| WO2008111058A2 (en) | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
| US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
| WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
| US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
| US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
| US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
| US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
| US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
| US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
| US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
| US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
| KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
| US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
| US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
| US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
| US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
| US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
| US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
| US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
| US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
| US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
| US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
| US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
| US7924613B1 (en) * | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
| US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
| US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
| US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
| US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
| US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
| US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
| US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
| US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
| US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
| US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
| US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
| US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
| US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
| US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
| US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
| US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
| US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
| US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
| US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
| US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
| US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
| US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
| US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
| US8767459B1 (en) | 2010-07-31 | 2014-07-01 | Apple Inc. | Data storage in analog memory cells across word lines using a non-integer number of bits per cell |
| US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
| US8493781B1 (en) | 2010-08-12 | 2013-07-23 | Apple Inc. | Interference mitigation using individual word line erasure operations |
| US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
| US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
| US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
| US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2228251B1 (ja) * | 1973-05-04 | 1980-04-04 | Commissariat Energie Atomique | |
| JPS5321984B2 (ja) * | 1973-07-13 | 1978-07-06 | ||
| JPS5346621B2 (ja) * | 1974-10-21 | 1978-12-15 | ||
| JPS5831677B2 (ja) * | 1979-11-26 | 1983-07-07 | 富士通株式会社 | 半導体記億装置 |
-
1982
- 1982-12-10 JP JP57216701A patent/JPS59106152A/ja active Granted
-
1983
- 1983-12-12 US US06/560,308 patent/US4558431A/en not_active Expired - Fee Related
- 1983-12-12 EP EP83112487A patent/EP0111868A3/en not_active Ceased
Non-Patent Citations (1)
| Title |
|---|
| IEEE INTERNATIONAL SOLIDSTATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS=1981 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232656A (ja) * | 1985-04-09 | 1986-10-16 | Citizen Watch Co Ltd | 半導体集積回路 |
| JPS63260158A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 半導体集積回路の製造方法 |
| JPH0629472A (ja) * | 1992-04-03 | 1994-02-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5597757A (en) * | 1992-04-03 | 1997-01-28 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including bipolar and MOS transistors |
| US6022778A (en) * | 1995-03-09 | 2000-02-08 | Sgs-Thomson Microelectronics, S.R.L. | Process for the manufacturing of integrated circuits comprising low-voltage and high-voltage DMOS-technology power devices and non-volatile memory cells |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0111868A3 (en) | 1986-10-01 |
| US4558431A (en) | 1985-12-10 |
| EP0111868A2 (en) | 1984-06-27 |
| JPS6313353B2 (ja) | 1988-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106152A (ja) | 半導体装置 | |
| TW426999B (en) | Integrated circuit memory devices having independently biased sub-well regions therein and methods of forming same | |
| JPH0316789B2 (ja) | ||
| JP3039245B2 (ja) | 半導体メモリ装置 | |
| US5589700A (en) | Semiconductor nonvolatile memory | |
| JPS6037620B2 (ja) | 半導体記憶装置 | |
| JP3227917B2 (ja) | 増幅型ｄｒａｍ用メモリセルおよびその製造方法 | |
| JPS58220464A (ja) | 半導体記憶装置 | |
| JP2783579B2 (ja) | 半導体装置 | |
| JPS6336146B2 (ja) | ||
| JP3191793B2 (ja) | 電荷検出装置 | |
| EP0336498B1 (en) | Semiconductor memory device | |
| JPS5846865B2 (ja) | メモリ・セル | |
| US3467952A (en) | Field effect transistor information storage circuit | |
| JP3453001B2 (ja) | 半導体集積回路装置、不揮発性半導体記憶装置及びそれらの製造方法 | |
| US6091095A (en) | Semiconductor storage | |
| US5166763A (en) | Static type semiconductor memory device and method of manufacturing thereof | |
| JPH0936318A (ja) | ダイナミックメモリ | |
| JPS5999760A (ja) | 半導体記憶装置 | |
| JPS6241431B2 (ja) | ||
| JPS6226880Y2 (ja) | ||
| JP3207492B2 (ja) | 半導体記憶装置 | |
| JPH05335514A (ja) | 半導体記憶装置 | |
| US5200918A (en) | Static semiconductor memory with polysilicon source drain transistors | |
| JPS5982771A (ja) | 絶縁ゲ−ト形半導体集積回路の製造方法 |