JPS591065B2 - クロツク制御形直流電圧変換器 - Google Patents

Description

【発明の詳細な説明】 本発明は、ＭＯＳ形電界効果トランジスタとコンデンサ
とからなるクロツク制御形直流電圧変換器に関し、さら
に詳しく言えば、交差接続された２つの電界効果トラン
ジスタによつて構成された双安定回路がそれらの電界効
果トランジスタのドレインを固定電位Ｖｃｃに置かれ、
それらのソースをそれぞれ零電位との接続を中継する従
属回路に接続され、両従属回路は電界効果トランジスタ
とコンデンサとの組み合せからなつていて互いに同じ回
路構成を有し、双安定回路の出力端を形成する交差接続
された両電界効果トランジスタのソースはそれぞれコン
デンサを介して互いに反転関係にある２系列のクロツク
パルスを供給するクロツク発生器のそれぞれ１つの出力
端に接続され、双安定回路の交差接続された両電界効果
トランジスタの一方のトランジスタのドレイン於よびソ
ースはそれぞれその一方のトランジスタに付属した同じ
電解効果トランジスタのドレイン訃よびソースと直接に
導電的に接続されているようなクロツク制御形直流電圧
変換器に関する。

この種の分野の公知技術として電圧多数倍化装置に関す
るドイツ連邦共和国特許出願公開第２６３２１９９号公
報を挙げることができる。

これに記載された装置の主要な利点はその装置が簡単に
集積化でき、２つのクロツクだけの補助により電圧多数
倍化が行なえるというところにある。それは本発明によ
る直流電圧変換器の場合にもそうである。ところが公知
の装置はそれの出力端に予め与えられた直流電圧を正確
に多数倍、例えば２倍した電圧が生じないで、所望の倍
数に対してその都度の実現回路の特性によつて決まる大
きさだけ減少した直流電圧しか生じないという欠点があ
る。

本発明はこの欠点を除去することを目的とするものであ
る。この目的は、本発明によれば、冒頭に述べた如き直
流電圧変換器において、次のようにすることによつて達
成される。

すなわち、双安定回路の交差接続された２つの電解効果
トランジスタの他方のドレインおよびソースもそれぞれ
この電解効果トランジスタに付属した別の電解効果トラ
ンジスタのドレインおよびソースと導電的に接続され、
両付加的電界効果トランジスタの制御電極は直接に電源
電位Ｖｃｃに置かれ、このようにして双安定回路は第１
のパルスレベルシフト回路にまとめられ、さらに双安定
回路の出力端によつて与えられるその第１のパルスレベ
ルシフト回路の出力端は一方ではそれぞれ１つのスイツ
チとして用いられる電界効果トランジスタを介して直流
電圧変換器の出力端子に接続され、他方ではそれぞれ１
つのパルス制御されるパルス電圧重ね回路の電源入力端
に接続され、さらに両パルス電圧重ね回路はそれらの倍
電圧化されたクロツクパルスを供給する出力端を第２の
パルスレベルシフト回路の両クロツク入力端のそれぞれ
１つに接続され、そして同様に双安定回路を含む第２の
パルスレベルシフト回路が各出力端を第１のパルスレベ
ルシフト回路の出力端と直流電圧変換器の出力端子との
間にある両電界効果トランジスタの各１つに接続され、
両パルス電圧重ね回路のクロツク供給のために第１のパ
ルスレベルシフト回路を制御するパルス発生器の各１つ
の出力が用いられるように構成することである。以下、
第１図ないし第１０図を参照しながら本発明の実施例に
ついて詳細に説明する。

《本発明の原理的構成，第１図》 第１図によるプロツク回路図によれば、クロツク発生器
ＴＧの一方の出力端に第１のデイジタルパルス列が発生
し、他方の出力端に第１のパルス列とは同期し位相反転
した第２のデイジタルパルス列が発生するようになつて
いる。

ＩＣ技術で実現する場合には一般にクロツク発生器ＴＧ
も電圧変換器の他の構成部分および給電集積回路と共に
集積化される。このことは、クロツク発生器ＴＧも、電
圧変換器の出力端子ＡＵに接続され変換器を通して給電
すべき集積回路もＭＯＳ−１Ｃ技術で実現可能であり、
このようにして装置全体の製作を著しく簡単化できると
いうことを意味する。電圧変換器自身は第１のパルスレ
ベルシフト回路１Ｐ１、第２のパルスレベルシフト回路
１Ｐ２および２つの互いに同一のパルス電圧重ね回路Ｉ
Ｖｌ，ＩＶ２を有する。クロツク発生器ＴＧの一方の出
力端ケ側）は、第１のパルスレベルシフト回路１Ｐ１の
第１の入力端と第１のパルス電圧重ね回路１Ｖ１のクロ
ツク入力端とに接続されていて、クロツク発生器ＴＧの
他方の出力端（上側）は第１のパルスレベルシフト回路
１Ｐ１の第２の入力端と第２のパルス電圧重ね回路１Ｖ
２のクロツク人力端に接続されている。両パルス電圧重
ね回路ＩＶｌおよびＩＶ２の出力端は第２のパルスレベ
ルシフト回路Ｐ２のそれぞれ一つの入力端に接続されて
いる。第１のパルスレベルシフト回路１Ｐ１の両出力端
は両パルス電圧重ね回路１Ｖ１およびＩＶ２の電源入力
端に接続されている。

この場合に第１のクロツクパルス列によつて制御される
パルス電圧重ね回路１Ｖ２の電源人力端は、第２の発振
パルス列により制御される第１のパルスレベルシフト回
路１Ｐ１の入力端に対応する第１のパルスレベルシフト
回路１Ｐ１の出力端に接続されている。第１のクロツク
パルス列に対して反転されている第２のクロツクパルス
によつて制御されるパルス電圧重ね回路１Ｖ，の電源入
力端は第１のクロツクパルス列を導かれる第１のパルス
レベルシフト回路１Ｐ１の入力端に対応する第１のパル
スレベルシフト回路１Ｐ，の出力端に接続されている。
第１のパルスレベルシフト回路１Ｐ１の両出力端はエン
ハンスメントの電界効果トランジスタＭｌ，Ｍ２のソー
スに接続されている。これに対して両電界効果トランジ
スタＭｌ，Ｍ２のドレインは電圧変換器の出力端子ＡＵ
に共通接続されている。両電界トランジスタの制御電極
は第２のパルスレベルシフト回路１Ｐ２のそれぞれ一つ
の出力端に接続されている。この場合に次のような対応
関係がある。すなわち、第１のレベルシフト回路１Ｐ１
の出力端のうち第１のクロツクパルス列によつて制御さ
れる方のＩＰ，の入力端に対応する出力端（上側）に電
圧変換器の出力端子ＡＵを接続するトラン／スタＭ１が
、それの制御電極を介して、第２のパルス電圧重ね回路
１Ｖ２によつて制御される第２のパルスレベルシフト回
路１Ｐ２の制御入力端に対応する第２のパルスレベルシ
フト回路１Ｐ２の出力端（上側）に接続され０・妬同様
にして、第１のパルスレベルシフト回路１Ｐ１の他方の
出力端（下側）を出力端子ＡＵに接続するトランジスタ
Ｍ２は、パルス電圧重ね回路１１およびクロツク発生器
ＴＧの第２のクロツクパルス列を供給する出力端（下側
）を介して制御される。

《第１の実施例；第２図》 特に有利な回路技術上の実現は第２図に示されている。

これはすべてｎチヤネル形か、またはすべてｐチヤネル
形かのいずれかであるエン・・ンスメント電界効果トラ
ンジスタをもつぱら使用するという利点を有する。それ
に設けられるキヤパシタンスＣ１〜Ｃ７は同様にＭＯＳ
技術で実現することが望ましい。これは公知のようにし
て電界効果トランジスタの制御電極とソースおよび（ま
たは）ドレインとの間のキヤパシタンスを利用するか、
あるいは固有のいわゆるＭＯＳダイオードを形成させる
かのいずれかによつて行なわれる。ＭＯＳダイオードは
使用される半導体結晶、とくにシリコン結晶のドーピン
グされた領域とこの領域にわたつてこれを覆うＳｉＯ２
層の上に設けられたコンデンサ電極とからなる。上述の
定義に相応して第１のパルスレベルシフト回路１Ｐ１は
４つの（互いに同じ）電界効果トランジスタＭ３〜Ｍ６
と２つのキヤパシタンスＣ１卦よびＣ２を有する。

これらは第２図，第４図および第７図に対応させて次の
ように接続してある。両トランジスタＭ３卦よびＭ４は
第１のトランジスタ対を形成しこれらのソース｝よびド
レインはそれぞれ互いに接続され、ドレインは電源電位
Ｖｃｃに置かれ、ソースは第１のパルスレベルシフト回
路１Ｐ１のクロツク入力端であシ、しかも出力端でもあ
る。この第１のトランジスタ、すなわちトランジスタＭ
３の制御電極は同様に電源電位Ｖｃｃにあり、第２のト
ランジスタＭ４の制御電極は第１のパルスレベルシフト
回路１Ｐ１の第２のトランジスタ対を構成する両電界効
果トランジスタＭ５，Ｍ６のソースに接続されている。
第２のトランジスタ対Ｍ５，Ｍ６は第１のトランジスタ
対Ｍ３，Ｍ４に対応した接続になつている。したがつて
、両トランジスタのドレインおよび一方のトランジスタ
（すなわちトランジスタＭ６）の制御電極は電源電位Ｖ
ｃｃに置かれ、他方のトランジスタＭ５の制御電極は第
１のトランジスタ対Ｍ３，Ｍ４のソースに接続されてい
る。第２のトランジスタ対Ｍ５，Ｍ６のソースは第１の
パルスレベルシフト回路１Ｐ，の第２の出力端と第２の
クロツク入力端とを形成する。上述の回路にしたがつて
交差結合されたトランジスタＭ４およびＭ５は第１のパ
ルスレベルシフト回路に所定の出力状態を与えるのに役
立つ。本発明の定義にしたがつて両トランジスタ対Ｍ３
，Ｍ４卦よびＭ５，Ｍ６のソースはそれぞれキヤパシタ
ンスＣ，もしくはＣ２を介して（それぞれ発振パルス列
を供給する）クロツク発生器ＴＧの出力端に接続されて
いる。

同時に第１のトランジスタ対Ｍ３，Ｍ４のソースは第１
のスイツチングトランジスタＭ１を介して出力端ＡＵに
接続され第２のトランジスタ対Ｍ５，Ｍ６のソースは第
２のスイツチングトランジスタＭ２を介して出力端子Ａ
Ｕに接続されている。両電界効果トランジスタＭ４およ
びＭ，の交差結合によつて両トランジスタは一つの双安
定回路ＦＦ，を形成する。

しかしながら、トランジスタＭ３およびＭ６の制御電極
によつて与えられるその双安定回路の信号入力端はこれ
らのトランジスタのドレインと同様に固定の電源電位Ｖ
。Ｏに置かれているので、この回路によりキヤパシタン
スＣ，｝よびＣ２を介して導かれる互いに反転関係にあ
るクロツクパルスがそれのレベルを固定の電圧値Ｖｃｃ
だけ移動される。これはキャパシタンスＣ，およびＣ２
が電圧Ｖｃｃに充電される事実のおかげである。例えば
クロツク発生器ＴＧから供給されるクロツクパルスが２
つのレベル０Ｖと５にて与えられる場合にはパルスレベ
ルシフト回路１Ｐ，は出力端子ＡＵあ・よび両電圧重ね
回路１Ｖ１，Ｉ２の方向に５Ｖだけ同じ方向にレベル移
動されたパルスを伝達する。

両パルス電圧重ね回路１，およびＩＶ２はブートストラ
ツプインバータと呼ばれる変形インバータとして構成さ
れている。

第２図から分るように、パルス電圧重ね回路１Ｖ，は３
つの電界効果トランジスタＭ７，Ｍ８，Ｍ９卦よびキャ
パシタンＣ４を有する。同じように第２のパルス電圧重
ね面路１Ｖ２はトランジスタＭｌＯ，Ｍｌｌ，Ｍｌ２と
キヤパシタンスＣ５を有する。トランジスタＭ７および
Ｍ，Ｏは、ＦｈＩｍ電極が該当するトランジスタのドレ
インと直接に導電的に接続されていることによつて負荷
インピーダンスとして接続されている。

パルス電圧重ね回路１１においてはトランジスタＭ７の
ドレインおよび制御電極が直接に第１のパルスレベルシ
フト回路ＩＰｌの出力端のうち両トランジスタＭ３およ
びＭ４のソースによつて形成されていてクロツク発生器
ＴＧから供給される第１のパルス列によつて制御される
ほうの出力端に接続されている。第２のパルス電圧重ね
回路１２ではトランジスタＭｌＯのドレインおよび制御
電極が第１のパルスレベルシフト回路１Ｐ１の出力端の
うち両トランジスタＭ５およびＭ６のソースによつて形
成されていて第２のパルス列によつて制御されるほうの
出力端に接続されている。第１のパルス電圧重ね回路１
Ｖ１に卦いてはトランジスタＭ７のソースをキヤパシタ
ンＣ４の一方の電極とトランジスタＭ８の制御電極に接
続されている。

トランジスタＭ８のドレインは直接にトランジスタＭ７
のドレインおよび制御電極に接続されている。トランジ
スタＭ８のソースは一方ではコンデンサＣ４の第２の電
極に他方では入力トランジスタＭ，のドレインに接続さ
れていて、これに続いてパルス電圧重ね回路１，の出力
端として第２のパルスレベルシフト回路１Ｐ２の一方の
入力端に接続されている。第１のパルス電圧重ね回路の
入力トランジスタＭ，はソースを零電位に、制御電極を
クロツク発生器ＴＧの第２パルス列供給出力端に接続さ
れている。

したがつて、第１のパルス電圧重ね回路は第１のパルス
系列によつてではなく、むしろ第２のパルス系列によつ
て制御される。第２のパルス電圧重ね回路１Ｖ２におい
てトランジスタＭｌＯのソースはキヤパシタンスＣ５の
一方の電極に接続され、このようにしてコンデンサの負
荷インピーダンスを形成する。

さらにトランジスタＭｌＯのソースはトランジスタＭｌ
ｌの制御電極に接続されている。トランジスタＭｌｌは
ドレインをトランジスタＭｌＯのドレインに、ソースを
コンデンサＣ５の他方の電極および第２のパルス電圧重
ね回路１Ｖ２の入力トランジスタＭｌ２のドレインに接
続されている。入力トランジスタＭ，２はソースを零電
位に、制御電極をクロツク発生器ＴＧの第１系列のクロ
ツクパルスを供給する出力端に接続されている。第２の
パルスレベルシフト回路１Ｐ２は同様に交差結合によつ
て両トランジスタＭｌ３およびＭ，４から構成される双
安定回路ＦＦ２を有する。

これらの両トランジスタはドレインを電源電位Ｃｃに置
かれ、制御電極をそれぞれ相手方のトランジスタのソー
スに接続されている。さらにトランジスタＭ，３のソー
スは、コンデンサＣ６を介して、トランジスタＭ８とＭ
９との接続点によつて与えられる第１のパルス電圧重ね
回路１，の出力端に接続されている。これに対して、ト
ランジスタＭｌ４のソースは第２のパルス電圧重ね回路
の出力端、すなわちトランジスタＭ，ｌとＭ，２との接
続点に接続されている。さらにトランジスタＭｌ３のソ
ースはトランジスタＭ１の制御電極に接続されている。
このトランジスタＭ１は、第１のパルスレベルシフト回
路１Ｐ１のトランジスタＭ３およびＭ４のソース（すな
わちクロツク発生器ＴＧから供給される第１系列のクロ
ツクパルスによつて制御されるほうのそのレベルシフト
回路の入出力端の組）に出力端子ＡＵを接続するトラン
ジスタである。他方ではトランジスタＭ，４のソースが
トランジスタＭ２の制御電極に接続されている。このト
ランジスタＭ２は、第１のパルスレベルシフト回路１Ｐ
，のトランジスタＭ５，Ｍ６のソース（すなわちクロツ
ク発生器ＴＧから供給される第２系列のクロツクパルス
によつて制御される第１のパルスレベルシフト回路１Ｐ
１の入出力端の組）に出力端子ＡＵを接続するトランジ
スタである。第２パルスレベルシフト回路１Ｐ２のトラ
ンジスタＭｌ３｝よびＭｌ４にドレインおよび制御電極
を電源電位Ｖｃｃに接続されたそれぞれ一つのトランジ
スタを並列接続し得ることに注目すべきである。そうす
れば第２のパルスレベルシフト回路の内部構成は完全に
第１のパルスレベルシフト回路の内部構成と同じになる
。電圧変換器の出力端子ＡＵはフイルタコンデンサＣ３
を介して零電位に接続されていることに注意すべきであ
る。《第２図の回路動作の説明》 電圧変換器の上述の回路はそれの出力端に直流電圧ＶＤ
Ｄ＝２ｃｃ、すなわち電源電圧の倍の電圧が現われるよ
うに設計されている。

これは次の動作から得られる。クロツク発生器ＴＧから
供給される第１のパルス列は、低レベルが零ボルト高レ
ベルがｐボルト（例えば５ボルト）にあるデイジタルパ
ルスからなる。

同じことがクロツク発生器ＴＧの第２の出力端に生じる
パルス列にも当てはまるが、しかしこのパルス列は第１
のパルス列に対して反転されている。第１のパルスレベ
ルシフト回路１Ｐ１の出力端に生じるパルスは、クロツ
ク発生器ＴＧから発生するパルスと同期してはいるが、
しかし同じ方向に同じ電圧の大きさ、例えば５Ｖだけず
らされているので、これらのパルスはもはや例えば０〜
５Ｖの範囲ではなくて、５〜１０Ｖの範囲にあンクロツ
ク発生器ＴＧから供給されるクロツクパルスの高レベル
がＰＶ、低位レベルが０Ｖにある場合には第１のパルス
レベルシフト回路１Ｐ１の出力端に現われるパルスはレ
ベルΔＵとレベルｐ＋ΔＵとの間にある。第１のパルス
電圧重ね回路１１の出力端に現われるパルスは、この使
用された回路により両レベル０Ｖおよびｐ＋ΔＵＶを有
し、つまり上述の数値例の場合は０Ｖ卦よび１０を有し
、その他の点では第１系列のパルスに対応する。第２の
パルス電圧重ね回路１Ｖ２の出力端には第１のパルス電
圧重ね回路１１の出力端に卦けるパルスと同じレベルを
有するパルスが生じる。しかしながらそれは第２系列の
クロツクパルスに対応しており、したがつてＩＶｌの出
力端のパルスに対して反転している。第２のパルスレベ
ルシフト回路１Ｐ２の出力端に現われるパルスはレベル
ΔＵ＋２ｐＶ、つまり例えば５および１５Ｖを有する。

フイルタコンデンサＣ３のところで取り出すことのでき
る直流電圧ＶＤＤは丁度供給電圧ＶＯｃの２倍の電圧と
なる。第１図訃よび第２図に基いて説明した電圧変換器
は同型の別の電圧変換器と組合せることができる。その
際前段の電圧変換器から供給される直流電圧ＶＤＤは後
段に接続された電圧変換器の供給電圧として使用される
。その場合にクロツク発生器ＴＧは一つだけですむ。こ
れらの発展形態の詳細は第９図および第１０図を参照し
て後述する。上述の電圧変換器は唯単に電圧倍増器であ
る。しかしながら、ドイツ連邦共和国特許出願Ｐ２６３
２ｌ９９．３に比べると、両トランジスタＭ１およびＭ
２に全く閾値電圧が生じないし、したがつて供給電圧の
完全な倍電圧が正確にフイルタコンデンサＣ３のところ
で取り出せるという利点が得られる。

両パレスレベルシフト回路１Ｐ１およびＩＰ２ではトラ
ンジスタＭ１｝よびＭ２の制御電極に対してこれらのト
ランジスタを完全導通させるために供給電圧の３倍の電
圧が生ぜしめられる。電圧変換器は、とりわけ集積化さ
れたＭＯＳ回路、すなわち電界効果トランジスタにより
構成されたＩＣ回路の運転のために、その回路と共にこ
の電圧変換器を同じ半導体チツプ上に集積化することが
考えられる。

か＼る回路ではそれの運転のためにしばしばその回路を
含む半導体チツプに供給されるべきよりも高い運転電圧
が必要であつたり、あるいは多数の異なる運転電圧が必
要となつたりする。したがつて、上述の如き電圧変換器
の使用は非常に好都合である。《第２の実施例；第３図
〜第５図》 本発明による電圧変換器の別の改良がクロツク発生器Ｔ
Ｇを電圧変換器に合わせることによつて達成される。

これに関する第１の構成例が第３図ないし第５図に詳し
く示されている。この構成例の場合にはクロツク発生器
ＴＧとして出力側に前置増幅器を接続されたデイジタル
発振器０が使用されている。さらに調節回路ＲＫが設け
られていて、この調節回路が操作回路を介して発振器０
もしくは前置増幅器Ｖ（この場合には利得が調整可能で
ある。）、もしくは第１図および第２図に示された電圧
変換器ＳＷに使用する。調節回路ＲＫのための実際値は
電圧変換器ＳＷの出力端子ＡＵのところで取り出され、
出力端子ＡＵと零電位との間にあるトランジスタで実現
された２つの抵抗Ｒｌ，Ｒ２からなる分圧器の分圧点を
介して差動増幅器によつて実現された調節回路コンパレ
ータＫの一方の入力端に導かれる。目標値発生部は同様
にトランジスタで実現された２つの抵抗Ｒ３，Ｒ４の直
列回路からなり、この直列回路は一方の側に電源電位Ｖ
ｃｃを他方の側に零電位を導かれる。抵抗Ｒ３とＲ４と
の間の分圧点はコンパレータＫの他方の入力端に接続さ
れている。上述の回路構成は第３図にプロツク図で示さ
れている。とくに好ましい回路技術上の実現は第４図に
詳しく示されている。これは、第２図に示された電圧変
換器ＳＷと同様に、実現のために続一形式の電界効果ト
ランジスタ、すなわちエンハンスメント形のｎチヤネル
トランジスタまたはｐチヤネルトランジスタのいずれか
が使用されているという利点を有する。発振器０はＲＣ
発振器として構成されていて周期的振動を発生する。

この周期的振動は後段の前置増幅器に与えられる。そこ
に設けられた第３の双安定回路ＦＦ３の発振器振動によ
る周期的な跳躍動作が行なわれ、これによりデイジタル
パルスが生じ、これは直接に電圧変換器ＳＷに伝達され
るだけでなく、反転されたパルスも電圧変換器に伝達さ
れる。第４図から分るように発振器０はＲＣ帰還回路を
備えたシユミツトトリガ回路である。

帰還回路コンデンサとしてＭＯＳパラクタコンデンサＣ
９が用いられ、これは一端を零電位に他端をシユミツト
トリガ回路の入力端に接続されている。倍増されるべき
直流電圧Ｃｃが発振器０、前置増幅器および調節回路Ｒ
Ｋの電源にもなつていることに注目すべきである。シユ
ミツトトリガ回路は既に述べたコンデンサＣ，と共に５
つの電界効果トランジスタＴ，〜Ｔ５からなる。

一方の電極を零電位に接続されている帰還コンデンサＣ
，の他方の電極は一方では両トランジスタＴ３，Ｔ４の
制御電極に接続され、他方ではトランジスタＴ１の電流
通路を介して両トランジスタＴ２，Ｔ３間の接続点に導
かれている。トランジスタＴ２，Ｔ３およびＴ４の電流
通路は直列接続されていて、しかもトランジスタＴ２の
ドレインは電源電位Ｃｃに置かれ、直列回路の他方の外
側のトランジスタＴ４のソースは零電位により調節回路
ＲＫの操作要素を介して制御される。調節回路ＲＫの操
作要素、すなわちトランジスタｔ１とトランジスタＴ４
との間にある接続点４は、第４図から分るように、零電
位を前置増幅器にも電圧変換器ＳＷの両パルス電圧重ね
回路１１，Ｉ２にも導く導線の分岐点を形成している。
直接に電源電位ＣｃにあるトランジスタＴ２は、それの
制御電極が同様に直接に供給電位Ｖｃｃに置かれること
によつて抵抗として挿入されている。既に述べた直列回
路のトランジスタＴ２，Ｔ３間の接続点をバラクタコン
デンサＣ，に接続し帰還抵抗として作用トランジスタＴ
１はそれの匍脚電極を同様に電源電圧Ｖｃｃに置かれる
。

さらにトランジスタＴ２〜Ｔ４からなる直列回路の電位
Ｃｃに近い方のトランジスタＴ２およびＴ３の両電流通
路はトランジスタＴ，によつて橋絡されている。このト
ランジスタＴ５の制御電極は同様に既に述べたトランジ
スタＴ２，Ｔ３間の接続点につながれている。この接続
点は発振器０の第１の出力端を形成して訃り、この発振
器０の第２の出力端は既に述べたトランジスタｔ１とＴ
４との間の分岐点によつて与えられる。トランジスタＴ
２とＴ３との接続点（すなわち発振器０の出力端１）の
零電位との間の電位差の時間ｔに対する経過が第５図の
一番上に示されている。

全振幅はレベル（Ｖｃｃ−ΔＶ）を有する。但しΔはト
ランジスタＴ２における電圧降下である。発振器０が調
節回路ＲＫの操作要素Ｔ，を介して零電位からしや断さ
れた際には出力端１の電圧は値（Ｖｃｃ−ΔＶ）に保た
れ、操作要素ｔ１によつて零電位が再び発振器０の出力
端４に導かれるまで維持される。発振器０の出力端１に
現われる第５図の波形１に示されている発振器信号は、
増幅器ｖに設けられているインバータＩＮに反転信号発
生のために導かれると共に、この反転信号と一緒に本来
の増幅器にも導かれる。

この増幅器では電圧変換器ＳＷの制御に用いられる本来
の発振パルスが生じる。このために発振器０の出力端１
を形成する両トランジスタＴ２，Ｔ３間の接続点および
トランジスタＴ５の制御電極は、一方ではインバータＩ
Ｎの入力トランジスタＴ８の制御電極に接続され、それ
から変形されたインバータの信号入力端を形成するトラ
ンジスタＴ２Ｏの制御電極にも接続され、さらに別の双
安定回路ＦＦ３の第１の信号入力端を形成するトランジ
スタＴｌ６の制御電極にも接続されている。インバータ
ＩＮは入力トランジスタＴ８のほかにさらにトランジス
タＴ６，Ｔ７およびコンデンサＣ，Ｏを含んでいる。

両トランジスタＴ６，Ｔ７のドレインは直接に電源電位
Ｖｃｃに置かれる。同じようにトランジスタＴ６の制御
電極も電源電位Ｃｃに置かれるので、トランジスタＴ６
は抵抗として働く。トランジスタＴ６はコンデンサＣｌ
Ｏの負荷抵抗として役立つ。コンデンサＣ，Ｏの一方の
電極はトランジスタＴ６のソースとトランジスタＴ７の
制御電極に接続され、コンデンサＣｌＯの他方の電極は
トランジスタＴ７のソースと入力トランジスタＴ８のド
レインに接続されている。これにより、両トランジスタ
Ｔ７，Ｔ８間において、インバータＩＮの出力端を形成
しかつ発振器０の出力端１における信号に対して反転さ
れた信号を導く接続点が定められる。これを達成するた
めに上述の回転措置のほかに入力トランジスタＴ８のソ
ースが発振器０の出力端４に接続され、したがつて零電
位に接続される。インバータＩＮの出力端は第１のセツ
ト回路ＳＥｌの入力トランジスタＴｌｌの制御電極に接
続されると共に既に述べた双安定回路ＦＦ３の第２の人
力端を形成するトランジスタＴｌ３の制御電極に接続さ
れている。

トランジスタＴｌｌはＲＳフリップフロップ′Ｆ′Ｆ３
のための第１のセツト回路ＳＥ，の入力端を形成する。

このセツト回路は、インバータＩＮおよび電圧変換器Ｓ
Ｗにおける電圧重ね回路と同様に、変形化インバータ、
つまりいわゆるブートストラツブインバータである。同
じことが直接に発振器０の出力端１によつて制御される
第２のセツト回路ＳＥ２にも当てはまる。したがつて、
第１のセツト回路ＳＥｌはトランジスタＴ９，ＴｌＯ，
ＴｌｌとコンデンサＣｌｌとからなり、第２のセツト回
路ＳＥ２は既に述べたトランジスタＴ２Ｏ，トランジス
タＴｌ８，Ｔｌ，およびコンデンサＣｌ２から構成され
ている。

その場合に詳細は次に説明する回路図かられかる。第１
のセツト回路ＳＥｌの入力トランジスタＴｌｌはインバ
ータＩＮのトランジスタＴ８と同じようにソースを零電
位に置かれる。

さらにトランジスタＴ，ｌのドレインは分岐点に接続さ
れ、その分岐点により２つの枝路から電源電位Ｖｃｃへ
導かれる。一方の枝路はトランジスタＴｌＯを通して、
他方の枝路はトランジスタＴ，とコンデンサＣ，，との
直列回路を通して与えられる。さらに、両トランジスタ
Ｔ，およびＴｌＯのドレインは電源電位Ｖｃｃに、トラ
ンジスタＴｌＯのソースおよびコンデンサＣｌｌの一方
の電極は前記分岐点に導かれている。さらにコンデンサ
Ｃ，ｌの他方の電極はトランジスタＴ９のソースとトラ
ンジスタＴｌＯの制御電極とに接続されていて、第１の
セツト回路ＳＥｌの出力端を形成している。トランジス
タＴ，の制御電極は同様に電源電位Ｖｃｃに置かれてい
るのでこのトランジスタはコンデンサＣｌ，のための負
荷抵抗として働く。第１のセツト回路ＳＥｌの出力端は
トランジスタＴｌ２によつて形成されている双安定回路
ＦＦ３の一方のセツト入力端の制御電極に接続されてい
る。発振器０の出力端１によつて直接的に制御されると
共に入力トランジスタＴ２Ｏの制御電極を介して制御さ
れる第２のセツト回路ＳＥ２はその他の点では第１のセ
ツト回路ＳＥｌと同様の接続になつている。

第２のセツト回路の出力端は、トランジスタＴ，９とコ
ンデンサＣ，２との間にあつて双安定回路ＦＦ３の他方
のセツト入力端を形成するトランジスタＴｌ７の制御電
極に接続されている回路点によつて与えられる。双安定
回路ＦＦ３は既に述べたように電界効果トランジスタか
ら構成されたＲＳフリツプフロツプである。

これは、交差結合されたトランジスタＴｌ４およびＴｌ
５と、これらの両トランジスタのそれぞれに並列接続さ
れたトランジスタＴｌ３もしくはＴ，６と、トランジス
タ対Ｔｌ３，Ｔｌ４に直列接続されたトランジスタＴ，
２と、トランジスタ対Ｔ，５，Ｔｌ６に直列接続された
トランジスタＴｌ７とからなる。トランジスタＴｌ３，
Ｔ，４，Ｔｌ５′！ｆ：？よびＴｌ６のソースは零電位
点に接続されている。セツト人力端を形成しているトラ
ンジスタＴｌ２およびＴｌ７のドレインは電源電圧Ｖｃ
ｃに置かれる。フリツプフロツプＦＦ３のパルス供給出
力端２，３は両フリツプフロツプトランジスタＴｌ４，
Ｔｌ５のドレインによつて与えられ、さらに両トランジ
スタＴｌ４，Ｔｌ５のドレインは交差結合関係になるよ
うにするためそれぞれ互いに相手方の制御電極に接続さ
れている。セツト入力端として役立つトランジスタＴ，
２の制御電極およびセツト入力端として役立つトランジ
スタＴｌ７の制御電極は既に述べたように第１のセツト
回路ＳＥｌの出力端もしくは第２のセツト回路ＳＥ２の
出力端に接続されている。こ ３′れらの出力端は互い
に反転されている両系列のクロツクパルスを供給し、こ
れらのクロツクパルスは電圧変換器ＳＷの制御に用いら
れる。したがつて、出力端２はコンデンサＣ１を介して
電圧変換器ＳＷの第１のパルスレベルシフト回路１Ｐ１
の一方の入力端に導かれ、出力端３はコンデンサＣ２を
介して回路１Ｐ，の他方の入力端に導かれている。倍電
圧化回路として構成されている電圧変換器ＳＷは第４図
に第２図におけると同じように示さ ・れているので、
これ以上の説明は無用である。

今や完全に述べた増幅器ｖに関してさらに次のことを確
認すべきである。二重にされた、すなわちセツト回路Ｓ
ＥｌおよびＳＥ２を介してとトランジスタＴｌ３および
Ｔｌ６を介してセツトされるフリツブフロツプＦＦ３を
使用することによつて発振器０といつしよに電圧変換器
ＳＷの制御のために十分な出力をもたらすパルス発生器
ＴＧが構成される。

わけても重要なのは、それはフリツプフロツプＦＦ３を
構成する両交差結合形プツシユプル段のおかげであると
いうことである。発振器０から発生するパルスは第５図
の二番目と三番目から推測できるようなパルス経過を増
幅器Ｖの両出力端にもたらす。発振器０により供給され
る振動波からは２つの互いに反転関係にあるデイジタル
パルス系列が生ぜしめられる。第４図に示されている装
置の最後の構成部分は調節回路ＲＫである。

これは差動増幅器として構成されたコンパレータＫを有
する。このコンパレータＫの一方の入力端には電圧変換
器ＳＷの出力端子ＡＵから供給される直流電圧が実際値
として導かれ、他方の入力端には目標値発生部ＳＧから
供給される基準電圧が導かれる。第４図から認め得る調
節回路ＲＫの回路構成では操作要素Ｔ，を含めて全部で
１６個の電界効果トランジスタｔ１〜Ｔｌ６が設けられ
、これらはコンパレータＫ、目標値発生部ＳＧ、実際値
案内部および調節回路の出力部を構成するプツシユプル
段に分かれている。

プツシユプル段によつて制御される操作要素ｔ１はトラ
ンジスタＴ，の制御電極からなり、このトランジスタの
ドレインは既述のと訃り発振器０、前置増幅器Ｖおよび
倍電圧回路ＳＷに零電位を供給する。トランジスタＴ，
のソースは直接に零電位に置かれる。調節回路ＲＫの作
用によつてトランジスタｔ１により与えられるスイツチ
機能がオン●オフされ、このようにしてクロツク供給が
増幅器Ｖを介して制御されて所望の調節が行なわれる。
この個所で注目すべきことは調節回路ＲＫのトランジス
タのすべてが第４図に示された回路の他のトランジスタ
と同様に同一チヤネル形式のエンハンスメントトランジ
スタとして構成されていることである。第３図にＲｌ，
Ｒ２で示されている抵抗はそれを実現する場合には第４
図のとおり抵抗として接続されたトランジスタＴｌ３，
ｔｌ４によつで与えられる。

この場合にトランジスタＴ，３のドレインおよび制御電
極は倍電圧回路ＳＷの出力端子ＡＵに接続され、それの
ソースはトランジスタＴｌ４のドレインおよび制御電極
に接続される。トランジスタＴｌ３とＴｌ４との接続点
はコンパレータに与えるべき実際値を供給する。したが
つてその接続点はコンパレータＫの実際値入力端を形成
するトランジスタＴｌｌの制御電極に接続されている。
実際値発生部の足点、すなわちトランジスタＴ，４のソ
ースはダイオードとして接続された別のトランジスタＴ
，５を介して零電位に導かれ、そのトランジスタＴｌ５
のドレインおよび制御電極はトランジスタＴｌ４のソー
スと目標値発生部に属するトランジスタＴ６のソースに
接続されている。第３図にＲ３，Ｒ４で示されている目
標値発生部ＳＧの抵抗は第４図の実施例では直列接続さ
れているトランジスタＴ５，ｔ６によつて与えられる。

その場合にトランジスタＴ５のドレインおよび制御電極
は電源電位Ｃｃに置かれ、それのソースはトランジスタ
Ｔ６のドレインおよび制御電極に接続されている。トラ
ンジスタＴ６のソースはダイオードとして接続されてい
るトランジスタＴｌ５のドレインと接続され、このよう
にして実際値発生部と共通に零電位に置かれる。目標値
発生部はトランジスタＴ５とＴ６との接続点によつてコ
ンパレータＫの第２入力端を形成するトランジスタＴ７
の制御電極に接続されている。コンパレータＫは並列接
続されていて共通な電流供給トランジスタＴｌＯによつ
て制御される２つのインバータからなる。

トランジスタＴ，ｌ｝よびＴｌ２からなる第１の直列回
路が一方のインバータを構成し、トランジスタＴ７｝よ
びＴ９からなる第２の直列回路が他方のインバータを構
成している。両インバータは足点に結ばれ、ここにトラ
ンジスタＴｌＯが接続されている。トランジスタＴ，お
よびＴｌ２はドレインおよび制御電極を電源電位Ｖｃｃ
に接続され、ソースを両入力トランジスタＴ７，ｔ，ｌ
のうちの一方のドレインにそれぞれ接続されている。両
入力トランジスタＴ７，ｔｌ，のソースは電流供給トラ
ンジスタＴｌＯのドレインに接続されている。電流供給
トランジスタＴｌＯのための基準電圧を発生させるため
に、電源電位Ｖｃｃと零電位との間にある２つのトラン
ジスタＴ４，ｔ８からなる分圧器として作用する直列回
路が設けられている。

コンバレータＫの一方の出力端はトランジスタＴｌｌと
Ｔｌ２との間にあり、他方の出力端はトランジスタＴ７
とＴ９との間にある。この理由からこれらのトランジス
タ対の間の各接続点は、第４図から分るように、調節回
路ＲＫのブツシユプル段を形成する両トランジスタＴ２
およびＴ３のうちのそれぞれ一つの制御電極に接続され
ている。両トランジスタＴ２，ｔ３は電源電位Ｃｃと零
電位との間にある切換スイツチである。このためにトラ
ンジスタＴ３、すなわちコンパレータの実際値側によつ
て制御されるトランジスタのドレインは電源電位に接続
され、コンパレータＫの目標値側によつて制御されるト
ランジスタＴ２のソースは零電位に接続され、これらの
両トランジスタＴ２，ｔ３間の接続点５は操作要素とし
て働くトランジスタｔ１の制御電極に接続されている。
接続点５の電位、すなわちトランジスタＴ，の制御電極
の電位は第５図の最後の行に示されている。第４図に示
されている装置の動作は、トランジスタＴ，の制御電極
に第５図の最後の行に示されている電圧経過が生じ、こ
の電圧経過が、下から二番目に示されている電圧変換器
ＳＷの出力端子ＡＵにおける制御された動作特性から生
じる直流電圧ＤＤをもたらすところに注目すべきである
。この場合にとくに次の利点が得られる。ａ）発振器０
、増幅器Ｖおよび倍電圧回路ＳＷは発生電圧ＶＤＤが所
定レベル以下に低下したときのみ動作状態になるため電
力消費が少ない。

ｂ）発生電圧ＤＤは、それが供給電圧Ｖｃｃに関係しな
い基準電圧から導き出されるならば、ほとんどその供給
電圧Ｃｃに関係しない。第４図に示された実施例では目
標値発生部ＳＧから生じる基準電圧がまず最初にＶＤＤ
の値に関して責任を負う。ｃ）目標値電圧は差動増幅器
Ｋのために出力端子ＡＵに現われる調整された電圧ＶＤ
Ｄには作用しない。

《第３の実施例；第６図〜第８図》 第４図に示された実施例の場合には発振器０、増幅器Ｖ
および電圧変換器ＳＷに零電位が調節回路ＲＫの操作要
素Ｔ，を介して導かれる。

このような調節回路が設けられない場合にはこれらの回
路部分に直接に零電位が導かれる。さらにＪ固有の発振
器０を使用する代りに他のパルス発生源から出されるか
励起される振動を増幅器Ｖの制御に使用するならば、電
圧変換器を著しく簡単化することができる。これは、電
圧変換器によつて給電すべき集積化半導体回路、とくに
ＭＯＳ回路がそれの運転のために補助パルスとして何ら
特別な情報内容を割り当てられてない外部から供給され
る信号パルスを用意されなければならない場合にとくに
当てはまる。この場合に補助パルスはパルス発生装置Ｐ
Ｅの制御に関係させることができ、この装置の出力信号
は発振器０から発生する信号と同じように増幅器の制御
に用いられる。パルス発生装置ＰＥは多数の単安定回路
を有し、これらの単安定回路は集積化された半導体回路
の異なる供給クロツクまたは集積化給電回路内でそれの
運転によつて新たに生じるクロツクパルスによつて制御
される。

これは給電用１Ｃとしてダイナミツク記憶要素を使用す
る場合に僅かな電力消費ですむという利点をもたらす。
なぜならば給電用集積化半導体回路を含むチツプが動作
状態にされたときのみ電圧上昇が行なわれるからである
。このために適した回路の原理が第６図に、そして詳細
回路図が第７図に、そして動作波形図が第８図に示され
ている。第６図によれば、パルス発振器ＴＧとして単安
定回路システムＰＥが設けられ、これを例えば給電用集
積化半導体回路の運転のために用いられる補助信号によ
つて制御される。

この制御はシステムＰＥ内に設けられている単安定回路
のそれぞれの入力端にこれらの信号の一種をそれぞれ与
えることによつて行なわれる。単安定回路システムはク
ロツク発生器ＴＧに所属する増幅器に作用し、増幅器Ｖ
は既に述べたようにして第２図もしくは第４図にしたが
つて構成された電圧変換器ＳＷを制御し、それからこの
電圧変換器の出力端に集積化半導体回路の給電に用いら
れる直流電圧ＶＤＤが生じる。例えば補助信号ではダイ
ナミツクＭＯＳメモリの運転における通常の信号″ＲＡ
Ｓ″，６ＣＡＳ１６ＷＲＩＴＥ１が重要である。

これらの信号は矩形パルスとして形成されているが、し
かしそれらの矩形パルスに関しては次の一方のみの側面
、例えば立上がり側面に意味がある。単安定回路システ
ムは単安定回路の出力端から増幅器Ｖの入力端に導かれ
ている共通導体Ｌが該当信号により自動的に゛Ｈ”から
゛Ｌ”へ切換わりそれから再び元へ戻るレベルにて制御
される。共通導体Ｌ上に与えられ増幅器ｖの制御のため
に用いられるパルスの幅は個々の単安定回路の内部特性
、すなわちそれのＲＣ時定数によつて定まる。有利なの
は単安定回路が互いに同じであることである。第７図に
示されている回路は同様に統一化されたチャネルのエン
ハンスメント形の電界効果トランジスタとコンデンサの
みを使用している。

電圧変換器ＳＷ、前置増幅器Ｖおよびそれらの相互接続
並びに供給電源電位Ｃｃには第４図に比べて何らの変更
もない。ただし、発振器０および調節回路ＲＫがないた
めに前置増幅器Ｖおよび電圧変換器ＳＷは直接に零電位
に接続されている。クロツク発生器は、既に第６図でふ
れたように多数のモノフロツプＭＦｌ，ＭＦ２，ＭＦ３
，・・・により置き換えられていて、これらのモノフロ
ツプは一方では電源電位Ｖｃｃに、他方では零電位に導
かれている。これらの全体がパルス発生部ＰＥを構成す
る。各モノフロツプＭＦｌ，ＭＦ２，ＭＦ３，・・・は
４つのトランジスタＮ，，Ｎ２Ｎ３，Ｎ４と１つのコン
デンサＣとを有する。ＭＦ，の入力端はＡ．ＭＦ２の入
力端はＢ．ＭＦ３の入力端はｃである。各モノフロツプ
の入力端はソースを零電位に置かれているトランジスタ
Ｎ，およびＮ４の制御電極につながつている。

トランジスタＮ１はドレインおよび制御電極を電源電位
Ｖｃｃに置かれているトランジスタＮ２と直列接続され
ている。トランジスタＮ４はトランジスタＮ３と直列接
続されている。トランジスタＮ３は制御電極をコンデン
サＣを介して零電位に導かれると共に、ドレインを増幅
器ｖの入力端、すなわちトランジスタＴ８およびＴ２Ｏ
につながつている導体Ｌに接続されている。個々のモノ
フロツブＭＦｌ，ＭＦ２，ＭＦ３に加えてトランジスタ
Ｎによつて与えられる動作抵抗が電源電位Ｖｃｃと共通
導体Ｌとの間に接続されている。

第６図｝よび第７図に示されている装置の場合には増幅
器に個々の単安定回路ＭＦｌ，ＭＦ２，ＭＦ３からそれ
らの入力端に外部より供給される励起信号に基いて生ぜ
しめられるパルスが導かれる。

励起信号はその都度該当するモノフロツプにはつきりと
対応させられたソースから出るようにすることができる
。しかしながら個々のモノフロツプを種々のソースから
出る信号によつて動作させることもできる。モノフロツ
プから導体Ｌ訃よびアースを介して導かれるパルスは増
幅器Ｖにおいて発振器０の信号と同じやり方で処理され
、互いに反転関係にある２つの系列のパルスに変換され
る。第８図には第６図および第７図による装置のパルス
挙動が示されている。

一番目の波形図は、ダイナミツクＭＯＳメモリの運転時
に使用される補助パルス６ＲＡＳ１，″ＷＲＩＴＥ″お
よび″ＣＡＳｌを、パルス発生部ＰＥの入力端Ａ，ｂ，
ｃに与えられるそれらの時間順序にて示す。その場合に
これらの補助パルスの立上がり部分のみに意味がある。
これらによつてパルス発生部ＰＥのモノフロツプＭＦｌ
，ＭＦ２，ＭＦ３，・・・が動作させられて、共通導体
Ｌに第８図の二番目の波形図に示されているようなパル
ス列が生じる。三番目の波形図は電圧変換器ＳＷの出力
端子ＡＵにおける電圧ＶＤＤを示す。一番目の波形図に
示されている低レベルから高レベルへのクロツクが発生
すると、導体Ｌは高レベルから低レベルへ変化し、それ
から再び戻る。このパルスの幅はトランジスタＮ１およ
びコンデンサＣによつて定められる。第８図の一番目の
波形図による入カクロツクの一つの立上がり部毎に電圧
変換器ＳＷのコンデンサＣ２およびＣ１がフイルタコン
デンサＣ３を充電する。《本発明の発展形；第９図、第
１０図》 前に述べたまず最初に電源電圧を倍電圧化する。

第１図および第２図による装置を発展させて電源電圧Ｃ
ｃの任意の多数倍が出力端に生じるように構成すること
ができる。これは原理的には倍電圧化回路ＳＷに生じる
直流電圧を第１図および第２図に示された形式の後続接
続した第２の倍電圧化回路Ｓｗめための供給電圧“Ｃｃ
”として使用することによつて行なわれる。その場合に
第２の倍電圧回路ＳＷ′ｆ）クロツク供給のために第１
の倍電圧化回路ＳＷと同じクロツク発生器ＴＧを使用す
ることができる。しかしながら、他方では第１の倍電圧
回路ＳＷのパルス電圧重ね回路１１およびＩＶ２から生
ぜしめられるクロツクパルス列を後段の電圧変換器Ｓｗ
めクロツク制御により使用することもできる。一つの実
施例が第９図に、そして別の一つの実施例が第１０図に
示されている。第１の電圧変換器ＳＷは２つのパルスレ
ベルシフト回路１Ｐ１，ＩＰ２と２つのパルス電圧重ね
回路１１，ＩＶ２と、第１の電圧変換器ＳＷの出力端子
ＡＵに導かれかつ第２のパルスレベルシフト回路１Ｐ２
によつて制御される２つのトランジスタＭｌ，Ｍ２とを
有する。

この回路は第１図に対応している。第２のパルス電圧変
換器Ｓｗ竹２つのパルスレベルシフト回路Ｐ１′，ＩＰ
２′と、２つのパルス電圧重ね回路１Ｖ１′，ＩＶ２′
と、第２の電圧変換器ＳＷ′ｆ）出力端子Ａぴに導かれ
かつパレスレベルシフト回路１Ｐ２′によつて制御され
るトランジスタＭ１′，Ｍ２′とを有する。ＳＷの出力
端子ＡＵと零電位との間にはフイルタコンデンサＣ３を
、そしてＳＷ′（１）出力端子Ａ仔と零電位との間には
フイルタコンデンサＣ３′を接続することができる。本
装置はクロツク発生器ＴＣを有し、このクロツク発生器
の出力は、第１図訃よび第２図から分るように、第１の
電圧変換器ＳＷの第１のパルスレベルシフト回路１Ｐ，
および両パルス電圧重ね回路１Ｖ１，Ｉ２の制御のため
と、第２の電圧変換器ＳＷ′ｆ）第１のパルスレベルシ
フト回路１Ｐ１′および両パルス電圧重ね回路１Ｖ，′
，１２′の制御のために、第２の電圧変換器ＳＷ′ｆ）
パルス発振器ＴＧへの接続が第１の電圧変換器ＳＷの場
合と全く対応するように設けられている。両電圧変換器
ＳＷ，ＳＷｂ）接続に関して唯一の相違は、第１の電圧
変換器ＳＷの場合には第１のパルスレベルシフト回路１
Ｐ１が電源電位Ｖｃｃを供給されるのに対して、第２の
電圧変換器ＳＷ′ｆ）場合には第１のパルスレベルシフ
ト回路１Ｐ／が第１の電圧変換器ＳＷの出力端子ＡＵに
接続され、つまり電源電位の２倍の電圧２ｃｃを供給さ
れるという点である。第２の電圧変換器Ｓｗめ出力端子
Ａ仔には電圧３ｃｃが生じる。第１０図に示されている
装置の場合にはクロクク発生器ＴＧが第１の電圧変換器
ＳＷにのみ接続され、第２の電圧変換器Ｓｗぼそれのク
ロツクパルスを第１の電圧変換器ＳＷの両パルス電圧重
ね回路１１，Ｉ２の出力端から得る。

したがつて第２の電圧変換器ＳＷ′ｆ）パルスレベルシ
フト回路１Ｐ／は一方では第１の電圧変換器ＳＷの出力
端子ＡＵに接続され、他方では両パルス電圧重ね回路１
Ｖ１，ＩＶ２のそれぞれの出力端に各組合せになつた入
出力端を接続されている。同時に、ＴＧの第２系列のク
ロツクパルスによつて制御されるパルス電圧重ね回路１
１の出力端は第２の電圧変換器のパルス電圧重ね回路１
Ｖ／に接続されている。このパルス電圧重ね回路１／は
他方では第１の電圧変換器ＳＷのパルス電圧重ね回路Ｉ
Ｖ２によつて制御される第２の電圧変換器Ｓｗ′の第１
のパルスレベルシフト回路１Ｐ／の組をなす入出力端に
接続されている。ＴＧの第１系列のクロツクパルスによ
つて制御される第１の電圧変換器ＳＷのパルス電圧重ね
回路１Ｖ２は第２の電圧変換器ＳＷ？７）パルス電圧重
ね回路１２′に接続されている。このパルス電圧重ね回
路１Ｖ２′は他方では第２の電圧変換器ＳＶｌｆ）第１
のパルスレベルシフト回路１Ｐ／の組をなす入出力端の
うちＴＧの第２系列のクロツクパルスによつて制御され
るパルス電圧重ね回路１１の出力によつて制御されるほ
うの入出力端に接続されている。第２の電圧変換器Ｓｗ
め出力端子ＡＴｆに直流電圧４Ｖｃｃが生じる。第９図
卦よび第１０図に示されている装置について変形例が考
えられる。

例えば発振器ＴＧは第４図のように構成することができ
る。その場合に調節回路が設けられ、この調節回路のた
めの実際値は第２の変換器の出力端子Ａ仔か、第１の変
換器の出力端子ＡＵかのいずれかから取り出される。場
合によつては、２つの調節回路を設け、このうち一方の
調節回路を第１段ＳＷに作用させ、他方の調節回路を第
２段ＳＷに作用させるようにしてもよい。さらに、上述
の実施例におけるよりも高い電圧を得ることができるよ
うにするために、第９図｝よび第１０図に示されている
装置の第２段Ｓｖｌｖｃ第９図かまたは第１０図におけ
るようなやり方で別の電圧変換器段を接続することもで
きる。

【図面の簡単な説明】

第１図は本発明による電圧変換器の一実施例の原理的構
成を示すプロツク図、第２図は第１図の実施例の詳細回
路図、第３図は本発明による電圧変換器の別の実施例の
原理構成を示すプロツク図、第４図は第３図の実施例の
詳細回路図、第５図は第４図の動作説明のための波形図
、第６図は異なる他の実施例の原理構成を示すプロツク
図、第７図は第６図の実施例の詳細回路図、第８図は第
６図の動作説明のための波形図、第９図および第１０図
は本発明の互いに異なる変形例を示す詳細回路図である
。

Claims (1)

1. 【特許請求の範囲】 １ ＭＯＳ形電界効果トランジスタとコンデンサとから
   なるクロック制御形直流電圧変換器であつて、交差接続
   された２つの電界効果トランジスタにより構成された双
   安定回路がそれらの電界効果トランジスタのドレインを
   固定電位Ｖ＿Ｃ＿Ｃに置かれかつそれらのソースを零電
   位との接続を中継する各１つの従属回路に接続されてい
   て、両従属回路はそれぞれ電界効果トランジスタとコン
   デンサとの組み合せからなる互いに等しい回路構成を有
   し、双安定回路の出力端を形成する交差接続された両電
   界効果トランジスタのソースはそれぞれコンデンサを介
   して互いに反転関係にある２つの系列のクロックパルス
   を供給するクロック発生器の各１つの出力端に接続され
   、双安定回路の交差接続された両電界効果トランジスタ
   の一方のトランジスタのドレインおよびソースはそれぞ
   れの一方のトランジスタに付属して設けられた等しい別
   の電界効果トランジスタのドレインおよびソースに導電
   接続されているようなクロック制御形直流電圧変換器に
   おいて、双安定回路ＦＦ＿１の交差接続された両電界効
   果トランジスタＭ＿４、Ｍ＿５の他方のトランジスタの
   ドレインおよびソースもそれぞれその他方のトランジス
   タＭ＿５に付属した同じ電界効果トランジスタＭ＿６の
   ドレインおよびソースと導電的に接続され、両付加的電
   界効果トランジスタＭ＿３、Ｍ＿６の制御電極は直接に
   電源電位Ｖ＿Ｃ＿Ｃに置かれ、このようにして双安定回
   路ＦＦ＿１は第１のパルスレベルシフト回路ＩＰ＿１に
   まとめられ、双安定回路ＦＦ＿１の出力端によつて与え
   られるその第１のパルスレベルシフト回路ＩＰ＿１の出
   力端は一方ではスイッチとして働くそれぞれ１つの電界
   効果トランジスタＭ＿１ないしＭ＿２を介して直流電圧
   変換器の出力端子に接続され、他方ではそれぞれ１つの
   クロック制御されるパルス電圧重ね回路ＩＶ＿１ないし
   ＩＶ＿２の電源入力端に接続され、両パルス電圧重ね回
   路ＩＶ＿１、ＩＶ＿２の倍電圧化されたクロックパルス
   を供給する出力端は第２のパルスレベルシフト回路ＩＰ
   ＿２の両クロック入力端の各１つに接続され、同様に双
   安定回路ＦＦ＿２を含む第２のパルスレベルシフト回路
   ＩＰ＿２の各出力端が第１のパルスレベルシフト回路Ｉ
   Ｐ＿１の出力端と直流電圧変換器の出力端子ＡＵとの間
   にある両電界効果トランジスタＭ＿１、Ｍ＿２の各１つ
   の制御電極に接続され、両パルス電圧重ね回路ＩＶ＿１
   、ＩＶ＿２のクロック供給のために第１のパルスレベル
   シフト回路ＩＰ＿１の各１つの出力が用いられることを
   特徴とするクロック制御形直流電圧変換器。 ２ 第２のパルスレベルシフト回路ＩＰ＿２を構成する
   双安定回路ＦＦ＿２は交差接続された２つの電界効果ト
   ランジスタＭ＿１＿３、Ｍ＿１＿４からなり、これらの
   トランジスタはドレインを電源電位Ｖ＿Ｃ＿Ｃに置かれ
   、ソースを一方ではそれぞれ相手方のトランジスタの制
   御電極と第１のパルスレベルシフト回路ＩＰ＿１と電圧
   変換器の出力端子ＡＵとの間にある電界効果トランジス
   タＭ＿１、Ｍ＿２の各１つの制御電極とに接続され、他
   方では両パルス電圧重ね回路ＩＶ＿１、ＩＶ＿２の各１
   つの出力端にそれぞれコンデンサＣ＿６、Ｃ＿７を介し
   て接続されていることを特徴とする特許請求の範囲第１
   項記載のクロック制御形直流電圧変換器。 ３ 双安定回路ＦＦ＿２を構成する交差接続された両電
   界効果トランジスタＭ＿１＿３、Ｍ＿１＿４はそれぞれ
   １つの別の電界効果トランジスタと次のようにすること
   によつて組み合わされていること、すなわちその別のト
   ランジスタのドレインおよび制御電極が電源電位に置か
   れ、その別のトランジスタのソースが該当する交差接続
   されたトランジスタＭ＿１＿３、Ｍ＿１＿４のソースと
   直接に接続されるようにすることによつて組み合わされ
   ていることを特徴とする特許請求の範囲第２項記載のク
   ロック制御形直流電圧変換器。 ４ パルス発生器の第１系列のクロックパルスを供給す
   る出力端に接続されている第１のパルスレベルシフト回
   路ＩＰ＿１の出力端は電界効果トランジスタＭ＿１を介
   して直流電圧変換器の出力端子ＡＵに接続され、その電
   界効果トランジスタＭ＿１は、それの制御電極を介して
   、第２のパルスレベルシフト回路ＩＰ＿２の出力端のう
   ちクロック発生器の他方の出力端に生じ第１のパルスレ
   ベルシフト回路ＩＰ＿１の作用を受ける第２系列のクロ
   ックパルスによつて制御されるパルス電圧重ね回路ＩＶ
   ＿１に接続されているほうの出力端によつて制御される
   ことを特徴とする特許請求の範囲第１項ないし第３項の
   いずれかに記載のクロック制御形直流電圧変換器。 ５ 両パルス電圧重ね回路ＩＶ＿１、ＩＶ＿２は変形イ
   ンバータとして構成され、しかも制御電極およびドレイ
   ンをそれぞれ対応する出力端Ｍ＿３、Ｍ＿４；Ｍ＿５、
   Ｍ＿６に接続されたそれぞれ１つの第１の電界効果トラ
   ンジスタタＭ＿７；Ｍ＿１＿０がソースをコンデンサＣ
   ＿４；Ｃ＿５の一方の電極に接続されると共に第２の電
   界効果トランジスタＭ＿８；Ｍ＿１＿１の制御電極に接
   続されていて、これらの第２のトランジスタＭ＿８；Ｍ
   ＿１＿１のドレインは対応する第１のトランジスタＭ＿
   ７、Ｍ＿１＿０のドレインおよび制御電極と共にそれぞ
   れ一括接続され、前記コンデンサＣ＿４；Ｃ＿５の他方
   の電極は対応する第２のトランジスタＭ＿８；Ｍ＿１＿
   １のソースと第３の電界効果トランジスタＭ＿９；Ｍ＿
   １＿２のドレインとにそれぞれ接続され、これらの第３
   のトランジスタの制御電極はクロック入力端を形成し、
   また第３のトランジスタのソースは零電位に置かれ、さ
   らに該当するパルス電圧重ね回路ＩＶ＿１、ＩＶ＿２の
   クロック出力端は前記コンデンサと両電界効果トランジ
   スタＭ＿８、Ｍ＿９；Ｍ＿１＿１、Ｍ＿１＿２の直列回
   路とによつて形成される接続点によつて与えられること
   を特徴とする特許請求の範囲第１項ないし第４項のいず
   れかに記載のクロック制御形直流電圧変換器。 ６ 両パルス電圧重ね回路ＩＶ＿１；ＩＶ＿２のクロッ
   ク入力端は、それぞれに対応するパルス電圧重ね回路の
   残りの入力端に接続されていない第１のパルスレベルシ
   フト回路ＩＰ＿１の入出力端の組を制御するクロック発
   生器ＴＧのクロック出力端にそれぞれ接続されているこ
   とを特徴とする特許請求の範囲第１項ないし第５項のい
   ずれかに記載のクロック制御形直流電圧変換器。 ７ 両パルス電圧重ね回路ＩＶ＿１、ＩＶ＿２のクロッ
   ク出力端は、それぞれコンデンサＣ＿６；Ｃ＿７を介し
   て、対応するパルス電圧重ね回路に直接に接続されてい
   る第１のパルスレベルシフト回路ＩＰ＿１の入出力端の
   組と直流電圧変換器の出力端子ＡＵとの間にあるトラン
   ジスタＭ＿１またはＭ＿２を制御する第２のパルスレベ
   ルシフト回路ＩＰ＿２の入出力端の組に接続されている
   ことを特徴とする特許請求の範囲第６項記載のクロック
   制御形直流電圧変換器。 ８ 電圧変換器の出力端子はフィルタコンデンサＣ＿３
   を介して零電位に結ばれていることを特徴とする特許請
   求の範囲第１項ないし第７項のいずれかに記載のクロッ
   ク制御形直流電圧変換器。 ９ クロック発生器ＴＧは後段に増幅器Ｖを接続された
   発振器またはパルス発生器からなり、その増幅器内では
   これに導かれる発振波またはパルスが直接およびインバ
   ータＩＮを介して双安定回路ＦＦ＿３として構成されて
   いる増幅器出力段の信号入力端にパルス縁部を急峻にす
   るために導かれ、その増幅器Ｖの両クロック出力端２；
   ３はそれぞれコンデンサＣ＿１；Ｃ＿２を介して電圧変
   換器ＳＷの第１のパルスレベルシフト回路ＩＰ＿１の各
   １組の入出力端に接続されると共に直接に各１つのパル
   ス電圧重ね回路ＩＶ＿１、ＩＶ＿２のクロック入力端に
   接続されていることを特徴とする特許請求の範囲第１項
   ないし第８項のいずれかに記載のクロック制御形直流電
   圧変換器。 １０ パルス発生器としてＲＣ発振器を用いたことを特
   徴とする特許請求の範囲第９項記載のクロック制御形直
   流電圧変換器。 １１ パルス発生器として、とくに電圧変換器ＳＷによ
   つて運転電圧を供給される集積半導体回路の運転のため
   の補助パルスを供給する外部のパルス発生源を用いるこ
   とを特徴とする特許請求の範囲第９項記載のクロック制
   御形直流電圧変換器。 １２ 増幅器Ｖは双安定回路ＦＦ＿３のほかに３つの変
   形インバータＩＮ、ＳＥ＿１、ＳＥ＿２を有し、その双
   安定回路ＦＦ＿３も３つのインバータＩＮ、ＳＥ＿１、
   ＳＥ＿２も一方では電圧変換器ＳＷにも与えられる電源
   電位Ｖ＿Ｃ＿Ｃを与えられ、他方では零電位に置かれ、
   第１の変形インバータＩＮは増幅器Ｖの入力端に生じる
   パルスに対して反転されたパルスを発生させるために設
   けられ、残りの２つの変形インバータＳＥ＿１、ＳＥ＿
   ２はＲＳフリップフロップとして構成されている双安定
   回路ＦＦ＿３のためのセット回路として設けられている
   ことを特徴とする特許請求の範囲の第９項ないし第１１
   項のいずれかに記載のクロック制御形直流電圧変換器。 １３ 増幅器Ｖの信号入力端が第１のインバータＩＮの
   一構成部分である第１の電界効果トランジスタＴ＿８の
   制御電極によつて与えられ、この第１の電界効果トラン
   ジスタのソースは零電位に置かれ、第１のインバータＩ
   Ｎの出力端を形成する前記第１の電界効果トランジスタ
   のドレインは、一方ではドレインと制御電極が電源電位
   Ｖ＿Ｃ＿Ｃに置かれた抵抗として働く電界効果トランジ
   スタＴ＿６とコンデンサＣ＿１＿０との直列回路を介し
   て、他方では別の電界効果トランジスタＴ＿７を介して
   電源電位Ｖ＿Ｃ＿Ｃに導かれ、さらに前記コンデンサＣ
   ＿１＿０の入力トランジスタＴ＿８に接続されていない
   ほうの電極はその別の電界効果トランジスタＴ＿７の制
   御電極に接続され、第１のインバータＩＮの出力端は、
   そのコンデンサＣ＿１＿０と抵抗として接続されていな
   い両トランジスタＴ＿７、Ｔ＿８との間の接続点によつ
   て与えられていることを特徴とする特許請求の範囲第１
   ２項記載のクロック制御形直流電圧変換器。 １４ 第１のインバータＩＮの出力端は第１のセット回
   路ＳＥ＿１を構成する電界効果トランジスタＴ＿１＿１
   の制御電極に接続され、この入力トランジスタＴ＿１＿
   １はソースは零電位に、そしてそれのドレインは、一方
   ではドレインを電源電位Ｖ＿Ｃ＿Ｃに置かれた第２の電
   界効果トランジスタＴ＿１＿０を介して、他方ではコン
   デンサＣ＿１＿１とこのコンデンサに直列になつていて
   ドレインおよび制御電極を電源電位に置かれた第３の電
   界効果トランジスタＴ＿９を介して電源電位Ｖ＿Ｃ＿Ｃ
   に接続され、その第３のトランジスタＴ＿９とコンデン
   サＣ＿１＿１との間の接続点は、第２の電界効果トラン
   ジスタＴ＿１＿０の制御電極と接続され、かつ第１のセ
   ット回路の出力端として双安定回路ＦＦ＿３のセット入
   力端Ｔ＿１＿２に接続されていることを特徴とする特許
   請求の範囲第１２項または第１３項記載のクロック制御
   形直流電圧変換器。 １５ 増幅器Ｖの信号入力端は第２のセット回路ＳＥ＿
   ２の入力端を形成する電界効果トランジスタＴ＿２＿０
   の制御電極に直接に接続され、この第１の電界効果トラ
   ンジスタＴ＿２＿０のソースは零電位に、それのドレイ
   ンは一方ではドレインを電源電位Ｖ＿Ｃ＿Ｃに置かれた
   第２の電界効果トランジスタＴ＿１＿８のドレインを介
   して他方ではコンデンサＣ＿１＿２およびこのコンデン
   サと直列接続されていてドレインおよび制御電位を電源
   電位Ｖ＿Ｃ＿Ｃに置かれている第３の電界効果トランジ
   スタＴ＿１＿９を介して電源電位Ｖ＿Ｃ＿Ｃに接続され
   、さらに第３のトランジスタＴ＿１＿９とコンデンサＣ
   ＿１＿２との間の接続点は第２のトランジスタＴ＿１＿
   ８の制御電極に接続され、第２のセット回路ＳＥ＿２の
   出力端がその接続点によつて与えられていることを特徴
   とする特許請求の範囲第１２項ないし第１４項のいずれ
   かに記載のクロック制御形直流電圧変換器。 １６ 双安定回路ＦＦ＿３では第１の電界効果トランジ
   スタ対Ｔ＿１＿３、Ｔ＿１＿４がソースを零電位に、ド
   レインをその双安定回路を構成する第３の電界効果トラ
   ンジスタＴ＿１＿２のソースに接続され、この第３電界
   効果トランジスタＴ＿１＿２のドレインは電源電位に置
   かれ、その双安定回路において第２の電界効果トランジ
   スタ対Ｔ＿１＿５、Ｔ＿１＿６が設けられ、これらのト
   ランジスタのソースは零電位に、そしてこれらのトラン
   ジスタのドレインは双安定回路ＦＦ＿３を構成する別の
   トランジスタＴ＿１＿７のソースに接続され、しかもそ
   の別のトランジスタＴ＿１＿７のドレインは電源電位Ｖ
   ＿Ｃ＿Ｃに接続され、さらに双安定回路ＦＦ＿３の両入
   力端を構成するトランジスタＴ＿１＿２、Ｔ＿１＿７の
   制御電極は増幅器Ｖの両セット回路ＳＥ＿１、ＳＥ＿２
   のそれぞれの出力端に接続され、両電界効果トランジス
   タ対Ｔ＿１＿３、Ｔ＿１＿４；Ｔ＿１＿５、Ｔ＿１＿６
   の各一方のトランジスタＴ＿１＿４、Ｔ＿１＿５の制御
   電極はそれぞれ相手方のトランジスタ対のドレインに接
   続され、これらのドレインによつて増幅器Ｖの両クロッ
   ク出力端が与えられ、両トランジスタ対Ｔ＿１＿３、Ｔ
   ＿１＿４；Ｔ＿１＿５、Ｔ＿１＿６の各他方のトランジ
   スタＴ＿１＿３、Ｔ＿１＿６の制御電極は増幅器Ｖの信
   号入力端に直接接続されるか、または第１のインバータ
   ＩＮの信号出力端に接続されていることを特徴とする特
   許請求の範囲第１２項ないし第１５項のいずれかに記載
   のクロック制御形直流電圧変換器。 １７ 増幅器Ｖは発振器に接続され、この発振器はＣＲ
   帰還回路を備えたシュミットトリガとして構成されてい
   て電源電位と零電位との間に接続されていることを特徴
   とする特許請求の範囲第１０項、第１２項ないし第１６
   項のいずれかに記載のクロック制御形直流電圧変換器。 １８ ３つの電界効果トランジスタＴ＿２、Ｔ＿３、Ｔ
   ＿４からなる直列回路はトランジスタＴ＿２のドレイン
   および制御電極を電源電位Ｖ＿Ｃ＿Ｃに、トランジスタ
   Ｔ＿４のソースを零電位に接続され、この直列回路の零
   電位に近い両トランジスタＴ＿３、Ｔ＿４間の接続点は
   第４の電界効果トランジスタＴ＿５を介して電源電位Ｖ
   ＿Ｃ＿Ｃに接続され、その第４のトランジスタの制御電
   極は前記直列回路の電源電位Ｖ＿Ｃ＿Ｃに近い両トラン
   ジスタＴ＿２、Ｔ＿３間にある接続点に接続され、さら
   にこの接続点は発振器出力端を形成して増幅器Ｖの信号
   入力端に接続されると共に帰還抵抗として役立つ別の電
   界効果トランジスタＴ＿１を介して帰還コンデンサの一
   方の電極に接続され、さらにその帰還コンデンサのその
   一方の電極は零電位近くの両トランジスタＴ＿３、Ｔ＿
   ４の制御電極に接続され、帰還コンデンサの他方の電極
   は零電位に置かれていることを特徴とする特許請求の範
   囲第１７項記載のクロック制御形直流電圧変換器。 １９ 電圧変換器ＳＷの出力端ＡＵに生じる直流電圧Ｖ
   ＿Ｄ＿Ｄが調節回路ＲＫの制御のための実際値発生部に
   導かれるか、または実際値として用いられていることを
   特徴とする特許請求の範囲第１項ないし第１８項のいず
   れかに記載のクロック制御形直流電圧変換器。 ２０ 調節回路ＲＫの実際値発生器は直列接続された３
   つの電界効果トランジスタｔ＿１＿３、ｔ＿１＿４、ｔ
   ＿１＿５によって構成され、第１のトランジスタｔ＿１
   ＿３のドレインおよび制御電極は電圧変換器ＳＷの出力
   端ＡＵに接続され、この第１のトランジスタｔ＿１＿３
   のソースおよび次の第２のトランジスタをｔ＿１＿４の
   ドレインがコンパレータにの実際値入力端に接続され、
   その第２のトランジスタｔ＿１＿４のソースはダイオー
   ドとして接続されている第３のトランジスタｔ＿１＿５
   のドレインに接続され、その第３のトランジスタｔ＿１
   ＿５のソースは零電位に接続されていることを特徴とす
   る特許請求の範囲第１９項記載のクロック制御形直流電
   圧変換器。 ２１ 調節回路ＲＫの目標値発生器ＳＧとして３つの電
   界効果トランジスタｔ＿５、ｔ＿６、ｔ＿１＿５の直列
   回路が設けられ、第１のトランジスタを５のドレインお
   よび制御電極は電源電位Ｖ＿Ｃ＿Ｃに接続され、この第
   １のトランジスタｔ＿５のソースは第２のトランジスタ
   ｔ＿６の制御電極に接続され、この第２のトランジスタ
   ｔ＿６のソースはダイオードとして接続されている第３
   のトランジスタｔ＿１＿５のドレインに接続され、さら
   にこの第３のトランジスタｔ＿１＿５のソースは零電位
   に置かれ、電源電位近くの両トランジスタｔ＿５、ｔ＿
   ６の間の接続は目標値発生器ＳＧの出力端としてコンパ
   レータＫの目標値入力端に接続されていることを特徴と
   する特許請求の範囲第１９項または第２０項記載のクロ
   ック制御形直流電圧変換器。 ２２ コンパレータＫにおいては第１の電界効果トラン
   ジスタｔ＿９のドレインおよび制御電極が電源電位に置
   かれ、この第１のトランジスタのソースはコンパレータ
   Ｋの目標値入力端を形成する第２の電界効果トランジス
   タｔ＿７および分岐点を介して電流供給トランジスタｔ
   ＿１＿０のドレインに接続され、さらに第４の電界効果
   トランジスタｔ＿１＿２がドレインおよび制御電極を電
   源電位Ｖ＿Ｃ＿Ｃに接続されかつソースをコンパレタＫ
   の実際値入力端を形成する第５の電界効果トランジスタ
   ｔ＿１＿１のドレインに接続され、この第５のトランジ
   スタｔ＿１＿１はソースを電流供給トランジスタｔ＿１
   ＿０に導かれている分岐点に接続され、その電流供給ト
   ランジスタｔ＿１＿０のソースは零電位に置かれ、さら
   に目標値発生器ＳＧの出力端は目標値入力トランジスタ
   ｔ＿７の制御電極に接続され、実際値発生器の出力端は
   実際値入力トランジスタｔ＿１＿１の制御電極に接続さ
   れていることを特徴とする特許請求の範囲第１９項ない
   し第２１項のいずれかに記載のクロック制御形直流電圧
   変換器。 ２３ 抵抗として接続された両電界効果トランジスタｔ
   ＿４、ｔ＿８からなる分圧器が設けられ、これの一方の
   トランジスタｔ＿４が電源電位Ｖ＿Ｃ＿Ｃ側に接続され
   、他方のトランジスタｔ＿８が零電位側に接続され、両
   トランジスタｔ＿４、ｔ＿８間にある分圧点はコンパレ
   ータにの電流供給トランジスタｔ＿１＿０の制御電極に
   接続されていることを特徴とする特許請求の範囲第１９
   項ないし第２２項のいずれかに記載のクロック制御形直
   流電圧変換器。 ２４ ２つの電界効果トランジスタｔ＿２、ｔ＿３から
   なる直列回路は一方のトランジスタｔ＿２のソースのと
   ころで零電位に、他方のトランジスタｔ＿３のドレイン
   のところで電源電位Ｖ＿Ｃ＿Ｃにそれぞれ接続され、そ
   の直列回路の零電位側のトランジスタｔ＿２の制御電極
   はコンパレータにを形成するトランジスタｔ＿７のドレ
   インに、電源電位側のトランジスタｔ＿３の制御電極は
   コンパレータＫの実際値入力端を形成する電界効果トラ
   ンジスタｔ＿１＿１のドレインに接続され、両トランジ
   スタｔ＿２、ｔ＿３間にある接続点は調節回路ＲＫの操
   作要素である電界効果トランジスタｔ＿１の制御電極に
   接続され、その操作要素としてのトランジスタｔ＿１の
   ソースは零電位に接続され、そしてそれのドレインは発
   振器Ｏ、増幅器Ｖおよび電圧変換器ＳＷの零電位に置か
   れるべきすべての個所に接続されていることを特徴とす
   る特許請求の範囲第１９項ないし第２３項のいずれかに
   記載のクロック制御形直流電圧変換器。 ２５ 外部から導かれるパルスによつて制御されるパル
   ス発生器ＰＥが導体Ｌを介して増幅器Ｖの信号入力端に
   置かれ、そのパルス発生器ＰＥは多数の単安定回路ＭＦ
   ＿１、ＭＦ＿２、ＭＦ＿３・・・から構成され、それら
   の単安定回路の信号入力端ａ、ｂ、ｃ、・・・は外部パ
   ルスによつて制御され、さらにそれらの単安定回路の出
   力端は前記導体Ｌに接続され、それらの単安定回路は零
   電位と電源電位Ｖ＿Ｃ＿Ｃとの間に接続されていること
   を特徴とする特許請求の範囲第１１項記載のクロック制
   御形直流電圧変換器。 ２６ 個々の単安定回路ＭＦ＿１、ＭＦ＿２では信号入
   力端ａ、ｂ、・・・が２つの電界効果トランジスタＮ＿
   １、Ｎ＿４の制御電極に接続され、両トランジスタのソ
   ースは零電位に置かれ、しかも両トランジスタの一方Ｎ
   ＿１のドレインは抵抗として接続された別の電界効果ト
   ランジスタＮ＿２を介して電源電位Ｖ＿Ｃ＿Ｃに接続さ
   れ、かつ直接に第４の電界効果トランジスタＮ＿３の制
   御電極に接続され、ならびにコンデンサを介して零電位
   に接続され、さらに第２の入力トランジスタＮ＿４のド
   レインはその第４のトランジスタＮ＿３を介して共通な
   導体Ｌに接続されていることを特徴とする特許請求の範
   囲第２５項記載のクロック制御形直流電圧変換器。 ２７ パルス発生器ＰＥから増幅器Ｖの信号入力端に導
   かれている導体Ｌと電源電位Ｖ＿Ｃ＿Ｃとの間に抵抗と
   して接続されている電界効果トランジスタＮが設けられ
   ていることを特徴とする特許請求の範囲第２５項または
   第２６項記載のクロック制御形直流電圧変換器。 ２８ 直流電圧変換器を実現するトランジスタは統一的
   にｎチャネルかｐチャネルのいずれかのエンハンスメン
   ト形であり、コンデンサはＭＯＳキャパシタンスとして
   形成されていることを特徴とする特許請求の範囲第１項
   ないし第２７項のいずれかに記載のクロック制御形直流
   電圧変換器。 ２９ 電圧変換器ＳＷの出力端ＡＵは後段に接続配置さ
   れた第２の電圧変換器ＳＷ′のパルスシフト回路ＩＰ＿
   １′に接続され、この第２の電圧変換器ＳＷ′のクロッ
   ク入力端は第１の電圧変換器ＳＷに給電するクロック発
   生器ＴＧのクロック出力端に直接に接続されていること
   を特徴とする特許請求の範囲第１項ないし第２８項のい
   ずれかに記載のクロック制御形直流電圧変換器。 ３０ 電圧変換器ＳＷの出力端子ＡＵは第２の電圧変換
   器ＳＷ′第１のパルスレベルシフト回路ＩＰ＿１′に接
   続され、第１の電圧変換器ＳＷに属するクロック発生器
   ＴＧは直接に第２の電圧変換器に接続されるのではなく
   て、第２の電圧変換器ＳＷ′のクロック供給のために第
   １の電圧変換器ＳＷの両パルス電圧重ね回路ＩＶ＿１、
   ＩＶ＿２が利用されるようにしたことを特徴とする特許
   請求の範囲第１項ないし第２８項のいずれかに記載のク
   ロック制御形直流電圧変換器。