JPS59107616A - 自動利得制御アンプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は自動利得制御アンプに関し、特にファクシミリ
送信機の電荷結合素子（以下ＣＯＤと略す）から出力さ
れる画信号を入力して原稿の地肌の電位が一定値の画信
号を出力する自動利得制御アンプに関する。

従来、この種の自動利得制御アンプは、ＣＯＤから出力
される画信号を入力して原稿の地肌の電位が一定の信号
を出力する可変増幅回路と。

この可変増幅回路の出力信号を基準電圧と比較する比較
回路と、この比較回路の出力によって充放電し前記可変
増幅回路の利得を制御する積分回路から構成されている
。しかしながら１色地の原稿のＣＯＤ画信号出力は、そ
の画信号の両端に、原稿の出力信号レベルよりも高い原
稿セット台の地肌の出力が表われ、このような画信号を
上記従来の自動利得制御アンプに入力しても、その自動
利得制御アンプから出力される画信号の中の色地の原稿
の地肌の信号レベルが画信号を白と黒に区別する電位で
あるスライスレベルより低くなってしまう。その結果、
記録において、白くなるべき原稿の地肌の部分が黒くな
る欠点があった。

本発明の目的は、上記従来の欠点を除去し。

色地の原稿の地肌の両信号レベルをスライスレベルより
も高い基準電圧と等しくなるように制御する自動利得制
御アンプを提供することにある。

本発明によれば、ＣＯＤから出力される画信号を入力し
て原稿の地肌の電位が一定の信号を出力する可変増幅回
路と、この可変増幅回路の出力信号を基準電圧と比較す
る比較回路と、この比較回路の出力（：よって充放電し
前記可変増幅回路の利得を制御する積分回路から構成さ
れる自動利得制御アンプにおいて、＠記可変増幅回路と
前記比較回路の間にアナログゲートな設け、このアナロ
グゲートな画信号のある一定区間のみ可変増幅回路から
出力される両信号が比較回路に入力するように制御する
ことにより。

前記一定区間のみ当該自動利得制御アンプを動作させる
ことを特徴とする自動制御アンプが得られる。

以下図面を参照して本発明の詳細な説明する。

第１図は従来の自動利得制御アンプの構成を示した回路
図である。図において、１は可変増幅回路、２は比較回
路、３は積分回路、４は入力端子、５は出力端子を示し
ている。可変増幅回路１は、抵抗Ｒ４〜Ｒ８＋コンデン
サＣ２＋電界効果トランジスタＦＥＴ及び演算増幅器Ａ
から構成され、端子６から一定電圧が供給されている。

比較回路２は、抵抗ＲＩ　＋　Ｒ３＋　ＦランジメタＴ
Ｒ，。

ＴＲ２から構成され、端子７から一定電圧が供給され、
端子８から基準電圧が入力される。積分回路３は、抵抗
Ｒ２とコンデンサＣ７から構成されている。

次に第１図の回路の動作について説明すると。

入力端子４からＯＣＤの画信号出力信号が入力し、この
入力信号は可変増幅回路１で増幅され。

出力端子５に出力される。出力端子５からの出力信号は
、比較回路２に入力されて端子８からの基準電圧ＶＲと
比較される。比較回路２において、基準電圧ｖＲより出
力端子５の出力レベルが高い時にはトランジスタＴＲ，
がオンし、積分回路３が充電され、可変増幅回路１の可
変抵抗（電界効果トランジスタＦＥ’Ｉ’の抵抗）の値
が変化し、出力端子５の出力レベルが低くなる。

一方、比較回路２において、基準電圧ｖＲより出力端子
５の出力レベルが低い時にはトランジスタＴＲ，がオフ
し、積分回路３が放電し出力端子５の出力レベルが高く
なる。

さて、第２図に示されるようなファクシミリ送信機の原
稿セット台９」二の色地の原稿１０のＣＣＤ画信号出力
は、ＣＯＤで第２図の点線で囲まれた部分が読み取られ
るので、第３図（ａ）のように１画信号の両端に原稿セ
ット台９の地肌の出力が表われ９色地の原稿１０の出力
信号レベルは、この原稿セット台９の地肌の出力より低
くなる。この画信号を第１図に示すような従来の自動利
得制御アンプに入力端子４から入力すると、第６図（ｂ
）のように、自動利得制御アンプの出力端子５から出力
する信号は、一番レベルの高い信号、すなわち第３図（
ａ）の両端の原稿セット台９の地肌の出力信号が、端子
８から入力する基準電圧ＶＲと等しくなり、利得がその
まま保持され２色地の原稿１０の地肌の信号が。

画信号を白と黒に区別する電位であるスライスレベルＶ
Ｓより低くなる。その結果、記録するときに、白くなる
べき色地の原稿１０の地肌の部分が黒くなってしまう。

第４図は本発明による自動利得制御アンプの一実施例の
構成を示した回路図である。図において、第１図と同一
の記号のものは同一の機能を有するものを示し２本発明
では第１図の可変増幅回路１と比較回路２の間にアナロ
グゲート１１が設けられている。アナログゲート１１に
は端子１２から画信号のある一定区間制御信号が与えら
れ、この制御信号によって一定区間めみ可変増幅回路１
から出力される画信号が比較回路２に入力し、一定区間
の間だけ当該自動利得制御アンプを動作させる。

次に第４図の回路の動作を第５図の信号波形図を用いて
説明する。入力端子４から入力されたＣＯＤ出力画信号
（第５図（ａ）（但し第６図（ａ）と同一の信号））は
、可変増幅回路１である利得で増幅され、出力端子５か
ら出力される。この出力端子５から出力する両信号はア
ナログゲート１１に入力するが、端子１２からのアナロ
グゲート制御信号（第５図（ｂ））によって２時刻ｔ１
でアナログゲートがオンする。アナログゲート１１は、
このアナログゲート制御信号がオンのときのみ、出力端
子５からの画信号を比較回路２に入力させる。従って、
出力端子５から出力する画信号は９時刻ｔ１からアナロ
グゲート制御信号がオフする時刻ｔ２までの区間、アナ
ログゲート１１を通過して、第５図（Ｃ）のようなサン
プルされた画信号が比較回路２に入力される。

この信号（第５図（Ｃ））は、比較回路２において。

端子８から入力する基準電圧ＶＲと比較される。

この比較回路２の出力が債分回路乙に入力され。

積分回路３で可変増幅回路１を制御可能な信号に変換さ
れ、前述したように、積分回路３の充放電によって、可
変増幅回路１の可変抵抗素子なる電界効果トランジスタ
ＦＥＴの抵抗が変わり、第５図（Ｃ）の色地の原稿１０
の地肌の画信号レベルが端子８から入力する基準電圧Ｖ
Ｒと等しくなり、出力端子５には、第５図（ｄ）のよう
な画信号が出力される。従って、第５図（ｄ）を参照す
ると２色地の原稿１０の地肌の画信号レベルが基準レベ
ルＶＲと等しくなるため１色地の原稿１０の地肌の画信
号レベルは、スライスレベルＶＳより高くなる。この結
果、従来の自動利得制御アンプを用いると色地の原稿１
０の地肌の部分が黒く記録されていたのが１本発明の自
動利得制御アンプを使用することによって白く記録され
る。

以」二の説明で明らかなように１本発明の自動利得制御
アンプは色地の原稿の地肌の画信号レベルをスライスレ
ベルよりも高い基準電圧と等しくなるように制御される
ので１色地の原稿の地肌の部分が白く記録されるという
効果がある。

【図面の簡単な説明】

第１図は従来の自動利得制御アンプの構成を示した回路
図、第２図は原稿セット台上のＣＯＤ　７− 読み数回能面と色地の原稿との位置関係を示す見取図、
第３図は第１図の入力画信号及び出力画信号の信号波形
図、第４図は本発明による自動利得制御アンプの一実施
例の構成を示した回路図、第５図は第４図の入力画信号
、アナログゲート制御信号、比較回路入力信号及び出力
信号の信号波形図である。 １・・・可変増幅回路、２・・・比較回路、３・・・積
分回路、４・・・入力端子、５・・・出力端子、６．７
・・・−一定電圧入力端子、８・・・基準電圧入力端子
、９・・・原稿セット台、１０・・・色地の原稿、１１
・・・アナログゲート、１２・・・アナログゲート制御
信号入力端子。 〕 −９−−７９− ８− 特開昭５９−１０７６１Ｇ　（４） 壓２図

Claims (1)

1. 【特許請求の範囲】 １、入力信号を増幅する可変増幅回路と、該可変増幅回
   路の出力信号と基準電圧とを比較する比較回路と、該比
   較回路の出力によって充放電し前記可変増幅回路の利得
   を制御する積分回路から構成される自動利得制御アンプ
   において。 前記可変増幅回路と前記比較回路の間に、前記可変増幅
   回路の出力信号が前記比較回路に入力する期間を制御す
   るアナログゲートを設けたことを特徴とする自動利得制
   御アンプ。