JPS59108465A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS59108465A JPS59108465A JP57217761A JP21776182A JPS59108465A JP S59108465 A JPS59108465 A JP S59108465A JP 57217761 A JP57217761 A JP 57217761A JP 21776182 A JP21776182 A JP 21776182A JP S59108465 A JPS59108465 A JP S59108465A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- region
- solid
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体を用いて光画像を電気信号に変換する固
体撮像素子に関し、符（こ高密度・高解像度の固体撮像
素子を提供することを目的とする。ｌテレビジョンカメ
ラに用いられる九゛亀変換素子として、撮像管に代わり
、半導体集積回路技術により製作されるＣＯＤあるいは
ＭＯＳ型等の固体撮像素子が用いられるようになりつつ
ある。斯種の固体撮像素子は小型、軽量、低消費磁力等
の特４．。
体撮像素子に関し、符（こ高密度・高解像度の固体撮像
素子を提供することを目的とする。ｌテレビジョンカメ
ラに用いられる九゛亀変換素子として、撮像管に代わり
、半導体集積回路技術により製作されるＣＯＤあるいは
ＭＯＳ型等の固体撮像素子が用いられるようになりつつ
ある。斯種の固体撮像素子は小型、軽量、低消費磁力等
の特４．。
長を有しているが、撮像管に比較して解像度の低１いこ
とが大きな欠点となっている。すなわち、固体撮像素子
の解像度はその画素数により決まるが、００Ｄあるいは
１４０Ｓ型等の固体撮像素子では一画素の寸法が、例え
ばそのｌｊ！！！造に際してＹ目いられ。
とが大きな欠点となっている。すなわち、固体撮像素子
の解像度はその画素数により決まるが、００Ｄあるいは
１４０Ｓ型等の固体撮像素子では一画素の寸法が、例え
ばそのｌｊ！！！造に際してＹ目いられ。
るフォトリゾグラフィの最小寸法によりほぼ８０μｍ程
度に限定されてしまう。この画素寸法で撮像管並みの解
像度を得るために、５００Ｘ５００個の画素を並べるに
はほぼ１５ａ角の半導体基板が必要である。しかし、現
在の集積回路技術では１．。
度に限定されてしまう。この画素寸法で撮像管並みの解
像度を得るために、５００Ｘ５００個の画素を並べるに
はほぼ１５ａ角の半導体基板が必要である。しかし、現
在の集積回路技術では１．。
この大きざの半導体基板を欠陥なくｇ造することは極め
て困鑓なことであるっまた、１枚のウェハーからとれる
チップ数も少なくなる。これがため、高解像度の固体撮
像素子を製造すると歩留まりが低く、高価格となってし
まうと云う欠点がある。Ｉ。
て困鑓なことであるっまた、１枚のウェハーからとれる
チップ数も少なくなる。これがため、高解像度の固体撮
像素子を製造すると歩留まりが低く、高価格となってし
まうと云う欠点がある。Ｉ。
上述したような問題点を解決するためには、一画素の寸
法をより一層小さくし得るような素子構造とすることが
望まれる。この要望に適うものとして、静電誘導トラン
ジスタ（ＳＩＴＩを用いた固体撮像素子が’ Ｉ Ｅ
Ｅ Ｅ ’ｒｒａｎｓａｃｔｉ、ｏｎｓ ｏｎ 、
、。
法をより一層小さくし得るような素子構造とすることが
望まれる。この要望に適うものとして、静電誘導トラン
ジスタ（ＳＩＴＩを用いた固体撮像素子が’ Ｉ Ｅ
Ｅ Ｅ ’ｒｒａｎｓａｃｔｉ、ｏｎｓ ｏｎ 、
、。
Ｅｌｅｃｔｒｏｎ ＤｅＶｉＯｅＳ ’ （ＶＯ／、
２６ 、 ｓｘ １２ 、第 １１９７０〜１９７７９
）に提案されている。これは第１ｄに示すように、縦方
向チャネルをもつ５ＩＴＩを用いるものであり、矢印２
にて示す方向からの光入射により透明０１を介して基板
４内に発生した電荷キャリヤはドレイン５に蓄積すれ、
ゲート６に読出パルスがｊＪｌｌわった時にソース７を
経てイｄ号醒極８から読出される。なお各ＳＩ’Ｉ’ｌ
は分離領域９によって互いに分離されている。
２６ 、 ｓｘ １２ 、第 １１９７０〜１９７７９
）に提案されている。これは第１ｄに示すように、縦方
向チャネルをもつ５ＩＴＩを用いるものであり、矢印２
にて示す方向からの光入射により透明０１を介して基板
４内に発生した電荷キャリヤはドレイン５に蓄積すれ、
ゲート６に読出パルスがｊＪｌｌわった時にソース７を
経てイｄ号醒極８から読出される。なお各ＳＩ’Ｉ’ｌ
は分離領域９によって互いに分離されている。
このように、ＳＩＴを用いた固体撮像素子では、１．。
信号読出しを縦方向にて行なうため、一画素の寸法を小
さくすることができる。
さくすることができる。
不発明は斯種ＳＩ’Ｉ’を用いた固体撮像素子の解像度
をざらに同土させる目的達成のため、半導体基板上に光
醒変換領域と、光電変換された信号を１読出すための静
電誘導トランジスタとを具え、前記トランジスタのゲー
ト領域を２分して題気的に独立させ、これらの２分した
ゲート領域を隣接せる光電変換画素領域の選択続出時に
共用し得るように前記ゲート領域を配置したことを特徴
とする−１゜固体撮像素子にある。
をざらに同土させる目的達成のため、半導体基板上に光
醒変換領域と、光電変換された信号を１読出すための静
電誘導トランジスタとを具え、前記トランジスタのゲー
ト領域を２分して題気的に独立させ、これらの２分した
ゲート領域を隣接せる光電変換画素領域の選択続出時に
共用し得るように前記ゲート領域を配置したことを特徴
とする−１゜固体撮像素子にある。
図面につき不発明を説明する。
第２図は、静心誘導トランジスタ（ＳＩＴ）を用いた本
発明による固体撮像素子の一実晦例を一部切欠して示す
斜視図であり、第３図は第２図のｉ−ｍ線上での断面図
である。
発明による固体撮像素子の一実晦例を一部切欠して示す
斜視図であり、第３図は第２図のｉ−ｍ線上での断面図
である。
ｎ＋層１０ｔ−介して透明電極１１を具えている基板１
２の上部には、ソース１３が拡散されており、基板中の
ソースに対応する位置にはドレイン１４が埋込まれてい
る。１＠号屯極１５によるソース配、５゜線ライン間は
埋込み酸化膜による分離領域１６で区切られており、ま
たソース１８を挾むようにゲート１７がソース１８と同
様エピタキシャル層１８に拡散されている。各ゲー）１
７は、拮号Ｉｔｔｈ１５によるソース配線ラインと直交
する方向に続出屯１゜極１９により分離領域１６を跨い
で結線されてい・５゜ 第４図は第２および３図の固体撮像素子の回路構成を示
す線図であり、ここに２０はゲートに加える読出パルス
を加える水平シフトレジスタであ、１゜す、２１はソー
スに流れる信号電流をすＪ換える垂１直シフトレジスタ
である。なお動作の説四七、各ソースを図示のよう（こ
上部から）１禎にＡ、Ｂ、Ｏ。
２の上部には、ソース１３が拡散されており、基板中の
ソースに対応する位置にはドレイン１４が埋込まれてい
る。１＠号屯極１５によるソース配、５゜線ライン間は
埋込み酸化膜による分離領域１６で区切られており、ま
たソース１８を挾むようにゲート１７がソース１８と同
様エピタキシャル層１８に拡散されている。各ゲー）１
７は、拮号Ｉｔｔｈ１５によるソース配線ラインと直交
する方向に続出屯１゜極１９により分離領域１６を跨い
で結線されてい・５゜ 第４図は第２および３図の固体撮像素子の回路構成を示
す線図であり、ここに２０はゲートに加える読出パルス
を加える水平シフトレジスタであ、１゜す、２１はソー
スに流れる信号電流をすＪ換える垂１直シフトレジスタ
である。なお動作の説四七、各ソースを図示のよう（こ
上部から）１禎にＡ、Ｂ、Ｏ。
−・・・・とし、各ゲートも上から順にａ、ｂ、Ｏ。
・・・・・とする。
第５図はゲートに加える続出パルスを示す波形図である
。この第５図において、Ｔｏの期間にはａとｂのゲート
に続出パルスが加わるため、Ａのソースに戒流が流れる
。次にＴ、の期間にはｂと○のゲートに続出パルスが加
わるため、Ｂのソースに１．。
。この第５図において、Ｔｏの期間にはａとｂのゲート
に続出パルスが加わるため、Ａのソースに戒流が流れる
。次にＴ、の期間にはｂと○のゲートに続出パルスが加
わるため、Ｂのソースに１．。
電流が流れる。以下同様にしてＴ８． Ｔ、・・・・・
の期間にＯ，Ｄ・・・・・のソースに４流が流れ、順次
信号を読出すことができる。
の期間にＯ，Ｄ・・・・・のソースに４流が流れ、順次
信号を読出すことができる。
上述した所から明らかなように、不発明によればソース
１個ごとに１個のゲートを具えていれば１゜よいことに
なる。ざらに、ソース１個につき２個のゲートを有する
第１図に示すよう／よ従来例と第２および８図に示す本
発明とを比較すれば明らかなように、本発明によれば垂
直方向の一画素の寸法を約１４に縮小することができる
。従って一約！・・２倍の解像度を得ることが口■能で
ある。なお、上１述した例では水平方向にゲートを結線
すると共Ｏこ垂直方向にソースを結線するものとしたが
、これは水平方向にソースを結線し、垂直方向にゲート
を結線するものとしてもよいことは勿論であり、−１こ
の場合には水平方向の解像！ｆ：ｆ約２倍に高めること
ができる。
１個ごとに１個のゲートを具えていれば１゜よいことに
なる。ざらに、ソース１個につき２個のゲートを有する
第１図に示すよう／よ従来例と第２および８図に示す本
発明とを比較すれば明らかなように、本発明によれば垂
直方向の一画素の寸法を約１４に縮小することができる
。従って一約！・・２倍の解像度を得ることが口■能で
ある。なお、上１述した例では水平方向にゲートを結線
すると共Ｏこ垂直方向にソースを結線するものとしたが
、これは水平方向にソースを結線し、垂直方向にゲート
を結線するものとしてもよいことは勿論であり、−１こ
の場合には水平方向の解像！ｆ：ｆ約２倍に高めること
ができる。
第６図は池の読出法を用いる場合の回路構成を示す線図
であり、本例でも説明の便宜上、各ソースを図示のよう
に上から順にＡ、Ｂ、Ｏ，・・・・・１゜とし、また各
ゲートも１からｊ順にａ、ｂ、Ｏ，・・・・・とする。
であり、本例でも説明の便宜上、各ソースを図示のよう
に上から順にＡ、Ｂ、Ｏ，・・・・・１゜とし、また各
ゲートも１からｊ順にａ、ｂ、Ｏ，・・・・・とする。
この場合、各ゲートは読出切換スイッチ１２Ａ、１２Ｂ
、１２０．・・・・・を介して水平シフトレジスタ２０
に配線されている。各読出切換スイッチ１２Ａ、１２Ｂ
、１２０．・・・・・のｌ。
、１２０．・・・・・を介して水平シフトレジスタ２０
に配線されている。各読出切換スイッチ１２Ａ、１２Ｂ
、１２０．・・・・・のｌ。
ゲートは（１）および（２）の二系統に分かれている。
第７図は第６図の例におけるシフトレジスタ２０の端子
（了）、（イ）、（つ）・・・・・および読出切換スイ
ッチのゲー）（１１，（２）に加えるバ１．。
（了）、（イ）、（つ）・・・・・および読出切換スイ
ッチのゲー）（１１，（２）に加えるバ１．。
ルスを示す波形図である。
第７１図においてＴｏの期間には読出切換スイッチ１２
Ａがオン（こなっているため、ゲー）ａ、ｂに読出パル
スが７］１わり、Ａのソースに電流が流れる。
Ａがオン（こなっているため、ゲー）ａ、ｂに読出パル
スが７］１わり、Ａのソースに電流が流れる。
Ｔ２の期間には続出切換スイッチ１２０がオンになって
いるため、ゲー）ｃ、ｄに読出パルスが加わり、Ｃのソ
・−スに電流が流れる。Ｔ８の期間ではゲー）８．ｆに
よりＥのソースに電流が流れる。
いるため、ゲー）ｃ、ｄに読出パルスが加わり、Ｃのソ
・−スに電流が流れる。Ｔ８の期間ではゲー）８．ｆに
よりＥのソースに電流が流れる。
Ｔ４の期間では続出切換スイッチ１２Ｂがオンとなって
いるため、ゲー）ｂ、ｃに読出パルスが冊わ（・。
いるため、ゲー）ｂ、ｃに読出パルスが冊わ（・。
す、Ｂのソースに電流が流れる。以下°ｒ５の期間では
Ｄのソースに、Ｔ６の期間ではＦのソースに直流電流れ
る。以上のようにして各ソースはＡ、Ｏ。
Ｄのソースに、Ｔ６の期間ではＦのソースに直流電流れ
る。以上のようにして各ソースはＡ、Ｏ。
Ｅ、−・・・・Ｂ、Ｄ 、Ｆ、・・・・・の順に走査さ
れるため、インターレース走査を行なうことができるｂ
第８図は第８図の変形例を示す断面図であり、ここに第
８図の各部と同一部分を示すものには同一符号をけして
示しである。この例はドレイン１４間のアイソレーショ
ンのために絶縁層３０によって各ドレインを囲むようＧ
こしたものであり、この４．。
れるため、インターレース走査を行なうことができるｂ
第８図は第８図の変形例を示す断面図であり、ここに第
８図の各部と同一部分を示すものには同一符号をけして
示しである。この例はドレイン１４間のアイソレーショ
ンのために絶縁層３０によって各ドレインを囲むようＧ
こしたものであり、この４．。
ようにすれば、隣接画素間のクロストークをよ！１１゜
一層完魅に押えることができる。この構遺達成のための
プロセス手順として以上２つの方法を示す。
一層完魅に押えることができる。この構遺達成のための
プロセス手順として以上２つの方法を示す。
第１の方法は、単結晶基板１２上に通常ＬＯＯＯ８法と
称される選択酸化法により酸化物絶縁層８０−。
称される選択酸化法により酸化物絶縁層８０−。
を凸状に形成し、その後拡散によってドレイン拡散層１
４を形成する。）その後エピタキシャル層１８を成長さ
せる。この際絶縁層上のエピタキシャル層は単結晶化し
ないが、その後レーザーアニール法等によって単結晶化
させることができる。それ］、１以降は慣例の製法１泪
りである。
４を形成する。）その後エピタキシャル層１８を成長さ
せる。この際絶縁層上のエピタキシャル層は単結晶化し
ないが、その後レーザーアニール法等によって単結晶化
させることができる。それ］、１以降は慣例の製法１泪
りである。
第２の方法は、基板１２Ｊ：、に埋込拡散層１４を全面
または選択的に形成した後、その上にエピタキシャル層
１８？ｉ：成長させ、その後噌素イオンおよび窒素イオ
ンを副速度・高ａ闇にイオン注入しＩ。
または選択的に形成した後、その上にエピタキシャル層
１８？ｉ：成長させ、その後噌素イオンおよび窒素イオ
ンを副速度・高ａ闇にイオン注入しＩ。
て、エピタキシャル層内部に絶縁層を形成しくこれは＋
ＩＩｉ常ＳＩＭＯＸ法と称される）、その後アニール法
によってイオン通路となった絶縁Ｊｔ！Ｊ３０の上の領
域？ｉ：能の単結晶領域並みの特性に回復させる。それ
以降の製法は従来の製法と同じである。−、。
ＩＩｉ常ＳＩＭＯＸ法と称される）、その後アニール法
によってイオン通路となった絶縁Ｊｔ！Ｊ３０の上の領
域？ｉ：能の単結晶領域並みの特性に回復させる。それ
以降の製法は従来の製法と同じである。−、。
なお第２．８図および第８図の実施例ではｙＣ″市１変
換領域で発生したキャリヤ（正孔）を蓄積している領域
は低ｍ度基板領域１２のドレイン拡散層１４に接した領
域であるが、第９図に示すように従来のＨｏｏｉｃ型Ｓ
ＩＴセンサーにしばしばＬｌｌいられ。
換領域で発生したキャリヤ（正孔）を蓄積している領域
は低ｍ度基板領域１２のドレイン拡散層１４に接した領
域であるが、第９図に示すように従来のＨｏｏｉｃ型Ｓ
ＩＴセンサーにしばしばＬｌｌいられ。
る基板領域１２とドレイン拡散層１４との間に信号螺荷
の蓄積層としてｐ＋＋散層３１を設ける構造に変形する
ことも容易である。
の蓄積層としてｐ＋＋散層３１を設ける構造に変形する
ことも容易である。
本発明は表面照射型ＳＥＴイメージセンサ−に適用する
ことも容易である。その−実施例を第１０．。
ことも容易である。その−実施例を第１０．。
図に示す。第１０ａ図は断面構造図、第１０ｂ図はその
Ａ −Ａ’線上での断面構造図、第１００図は動作説明
のためのマトリックスアレイのｌｌｍｂｓＥの一例を示
し、第１Ｏｄ図にはゲートパルスの続出オよびリセット
動作時の波形の一例を示してあする。
Ａ −Ａ’線上での断面構造図、第１００図は動作説明
のためのマトリックスアレイのｌｌｍｂｓＥの一例を示
し、第１Ｏｄ図にはゲートパルスの続出オよびリセット
動作時の波形の一例を示してあする。
ｆｉｌｌｏａ、ｂ図に示す構造達成のためのプロセス手
順の一方法はつぎの通りである。先ずｐ型基板４０上に
ＳＩＴのドレインとなるｎ 型埋込拡散層４１および隣
接するドレイン間を絶縁するため、。
順の一方法はつぎの通りである。先ずｐ型基板４０上に
ＳＩＴのドレインとなるｎ 型埋込拡散層４１および隣
接するドレイン間を絶縁するため、。
のｐ＋＋埋込拡散層４２をそれぞれ形成した後、 。
ｎ−型エピタキシャル層４３を戊長ぎせ、このエピタキ
シャル層内に絶縁層４４．ｐ＋型アゲート拡散層４５よ
びｎ＋＋ソース拡散層４６をそれぞれ形成する。その後
ゲート拡散層４５のトに薄い絶縁膜４７を介して透明電
極または不純物をドープして導電性を増した半透明性の
多結晶シリコン層を用いて形成したゲー）電極４ｓおよ
びソース拡散層４６とオーム接触するソース電極４９を
形成する。
シャル層内に絶縁層４４．ｐ＋型アゲート拡散層４５よ
びｎ＋＋ソース拡散層４６をそれぞれ形成する。その後
ゲート拡散層４５のトに薄い絶縁膜４７を介して透明電
極または不純物をドープして導電性を増した半透明性の
多結晶シリコン層を用いて形成したゲー）電極４ｓおよ
びソース拡散層４６とオーム接触するソース電極４９を
形成する。
つぎに第１００図を参照して動作について説明する。こ
の第１ｏｃｍのマトリックスアレイ構成は、入射像を撮
像するのに時間を２分割し、検出画素位置をｉ画素づつ
ずらして撮像する所謂インターレース方式撮像に適用し
た例を示したもので１゜ある。
の第１ｏｃｍのマトリックスアレイ構成は、入射像を撮
像するのに時間を２分割し、検出画素位置をｉ画素づつ
ずらして撮像する所謂インターレース方式撮像に適用し
た例を示したもので１゜ある。
前述した裏面照射型ＳＩＴセンサーの実施例においても
述べたように、第１画像（Ａフレームと称する）の続出
時にはゲート成極配線ライン５０ｐａ−ｂ、ｃ−ｄ、ｅ
−ｆ、−−−−−と云う組きわ、。
述べたように、第１画像（Ａフレームと称する）の続出
時にはゲート成極配線ライン５０ｐａ−ｂ、ｃ−ｄ、ｅ
−ｆ、−−−−−と云う組きわ、。
せでゲート走査用のシフトレジスタ５１で選択し一つぎ
の第２画像（Ｂフレームと称する）の続出時にはゲート
磁極配線ライン５０をｂ−ｃ 、ｄ−ｅ 。
の第２画像（Ｂフレームと称する）の続出時にはゲート
磁極配線ライン５０をｂ−ｃ 、ｄ−ｅ 。
・・・・・のｇｉ合わせで選択する。
コノ場合ドレイン電極配線ライン５２にはドレ。
イン走査用のシフトレジスタ５８で選択されて高い電圧
が印加される。ここで光電変換部はゲート拡散層４５（
第１ｏａ、ｂ図）およびその周辺の空乏化した領域であ
り、入射光によって発生した屯千−正孔対のうち、正孔
が前記空乏層を横切る・・・などしてｐ＋型アゲート拡
散層４５蓄積される。
が印加される。ここで光電変換部はゲート拡散層４５（
第１ｏａ、ｂ図）およびその周辺の空乏化した領域であ
り、入射光によって発生した屯千−正孔対のうち、正孔
が前記空乏層を横切る・・・などしてｐ＋型アゲート拡
散層４５蓄積される。
これによりゲート拡散層の電位は上昇し、ゲート磁極配
線ライン５０にパルスを印加した場合に、ゲート電極４
８とゲート拡散層４５間のキャパシタンスによって誘起
される選択時にゲート拡散層１４５の電位が入射光のな
い場ばに比べ入射光はに比例して篩い４位となる。この
伏線でドレイン拡散層４１が選択されて高電圧が印加さ
れ、ソース配線ライン５４も選択されると、上記入射光
赦に関係したドレイン電流が流れて、それが負荷抵抗−
□・・５５で変換されて信号電圧として読出される。
１ケ一ト拡散層４５は電気的に浮いているたの、この拡
散層の電位リセットは同じゲートラインに接続されるす
べての画素の続出（第１０ｄ図の時間Ｔ０の期間）終了
後、第１０ｄ図に示すように １Ｔ２の期間にわたりゲ
ートパルスをざらに高め、これ（こより誘起されたゲー
ト拡散層電位がソース拡散層電位（ここではＯＶ）に対
しく ｐｎ接合で）順方向になるようＧこゲートパルス
の轍１隔を設定すれば入射光による電位変化分はリセッ
トすることがＩｌｌできる。
線ライン５０にパルスを印加した場合に、ゲート電極４
８とゲート拡散層４５間のキャパシタンスによって誘起
される選択時にゲート拡散層１４５の電位が入射光のな
い場ばに比べ入射光はに比例して篩い４位となる。この
伏線でドレイン拡散層４１が選択されて高電圧が印加さ
れ、ソース配線ライン５４も選択されると、上記入射光
赦に関係したドレイン電流が流れて、それが負荷抵抗−
□・・５５で変換されて信号電圧として読出される。
１ケ一ト拡散層４５は電気的に浮いているたの、この拡
散層の電位リセットは同じゲートラインに接続されるす
べての画素の続出（第１０ｄ図の時間Ｔ０の期間）終了
後、第１０ｄ図に示すように １Ｔ２の期間にわたりゲ
ートパルスをざらに高め、これ（こより誘起されたゲー
ト拡散層電位がソース拡散層電位（ここではＯＶ）に対
しく ｐｎ接合で）順方向になるようＧこゲートパルス
の轍１隔を設定すれば入射光による電位変化分はリセッ
トすることがＩｌｌできる。
丁べてのゲートラインの続出（Ａフレーム読出）終了後
には電位リセットに引続いて撮像を行なって信号が蓄積
されつつあるゲート拡散層についてゲートラインの組合
わせを目１ｊ述したように変えて１同様の読出（Ｂフレ
ーム続出）を行なう。
には電位リセットに引続いて撮像を行なって信号が蓄積
されつつあるゲート拡散層についてゲートラインの組合
わせを目１ｊ述したように変えて１同様の読出（Ｂフレ
ーム続出）を行なう。
以上各実施例にて説明したように本発明によれば、マト
リックス状アレイの一方向に関し、従来例の画素間絶縁
領域をなくシ、その領域にソース拡散層を設け、これら
のソース拡散層を取囲むゲ、１゜（１１） 一ト拡散層を構債上および電気接続上２分して、１その
２分した各ゲー ト層を電気的に独立して制御できるよ
うにし、１つのゲート拡散層をその両側の画素選択時に
共用することによって等価的に画素間隔を１にすること
ができ、２倍の高密度・高分解能のＳＩＴセンサーを得
ることができる。具体的応用例としては、隣接画素を頼
次読出すことにより、２倍の高密１ｓＩＴセンサーとし
て構成する方法と、第１のサイクルで隣接画素を１つ置
きに選択して全画面をＡフレームとして読出し１．１゜
第２のサイクルで売出してない画素について（ゲート領
域の組合わせをずらして）同じく１つ置きに選択して全
画面をＢフレームとして読出す、所謂インターレース読
出法への適用として構成する方法とが考えられる。
リックス状アレイの一方向に関し、従来例の画素間絶縁
領域をなくシ、その領域にソース拡散層を設け、これら
のソース拡散層を取囲むゲ、１゜（１１） 一ト拡散層を構債上および電気接続上２分して、１その
２分した各ゲー ト層を電気的に独立して制御できるよ
うにし、１つのゲート拡散層をその両側の画素選択時に
共用することによって等価的に画素間隔を１にすること
ができ、２倍の高密度・高分解能のＳＩＴセンサーを得
ることができる。具体的応用例としては、隣接画素を頼
次読出すことにより、２倍の高密１ｓＩＴセンサーとし
て構成する方法と、第１のサイクルで隣接画素を１つ置
きに選択して全画面をＡフレームとして読出し１．１゜
第２のサイクルで売出してない画素について（ゲート領
域の組合わせをずらして）同じく１つ置きに選択して全
画面をＢフレームとして読出す、所謂インターレース読
出法への適用として構成する方法とが考えられる。
第１図はＳ工Ｔを用いた従来の固体撮像素子の一例を示
す断面図、 第２図は本発明による固体撮像素子の一例を一部切欠し
て断面も示す斜視図、−・・・（１２） 第３図は第２図のｌＮ−１線りでの断面図、第４図は第
２および３図の動作説明用のマ） ＩＪラックスアレイ
の回路構成を示す線図、第５図はゲートに加える続出パ
ルスの一例を示す波形図、 第６図は第４図の読出法とは異なる続出法を用いる場合
の回路構成を示す線図、 第７図は第６図の例におけるゲートに加える続出パルス
の一例を示す波形図、 第８図は第３図の変形例を示す断面図、 い。 第９図は第８図の一部変形例を示す断面図、第１０ａ図
は表面照射型のＳＥＴイメージセンサに本発明を適用し
た例を示す断面図、第１ｏ’ｂ図は第１０ａ図のＡ−Ａ
’線上での断面図、 第１００図は第１Ｕａ図の動作説明用のマ） ＩＪラッ
クスアレイの回路構成を示す線図、第１０ｄ図は第１０
ａ図におけるゲートに加えるパルスの読出しおよびリセ
ット動作時のパルスの一例を示す波形図である。 １・・・ＳＩＴ ２・・・ゲＣ入射方向３
・・・透明電極 ４・・・基板５・・・ドレイ
ン ６・・・ゲート？・・・ソース
８・・・信号電極９・・・分離領域 ｌＯ・
・・ｎ層１１・・・透明電極 １２・・・基板
１３・・・ソース １４・・・ドレイン１５
・・・信号電極 １６・・・分離領域１７・・
・’ｒ’−ト１８・・・エピタキシャル層１９・・・読
出電極 ２０・・・水平シフトレジスタ１．。 ２１・・・垂直シフトレジスタ８０・・・絶縁層３１・
・・ｐ拡散層 ４０・・・基板４１・・・ｎ＋拡
散層（ドレイン）４２・・・ｐ＋拡散層４３・・・ｎ−
エピタキシャル層４４・・・絶縁層４５・・・ｐ＋アゲ
ート散層 ４６・・・ｎ”ｙ−ス拡赦層 Ｉ４７・・・
絶縁膜 ４８・・・ゲー）＋［極４９・・・
ソース電極 ５０・・・ゲート磁極配線ライン５
１・・・ゲート走査用シフトレジスタ５２・・・ドレイ
ン電極配線ライン ５８・・・ドレイン走査用シフトレジスタ
＝・１゜５４・・・ソース電極配線ライン ５５・・・負荷抵抗 １２ Ａ 、 １２ Ｂ 、 １２０ 、・・・・・・
・・読出切換スイッチ。 特許出願人 オリンパス光学工業株式会社同 出願
人 西 澤 潤 −１’−ｗ 心 −
Ｎ 憤 ９ 窃 ９； ” −（Ｊ”Ｃｉ ω 屯 ６
す断面図、 第２図は本発明による固体撮像素子の一例を一部切欠し
て断面も示す斜視図、−・・・（１２） 第３図は第２図のｌＮ−１線りでの断面図、第４図は第
２および３図の動作説明用のマ） ＩＪラックスアレイ
の回路構成を示す線図、第５図はゲートに加える続出パ
ルスの一例を示す波形図、 第６図は第４図の読出法とは異なる続出法を用いる場合
の回路構成を示す線図、 第７図は第６図の例におけるゲートに加える続出パルス
の一例を示す波形図、 第８図は第３図の変形例を示す断面図、 い。 第９図は第８図の一部変形例を示す断面図、第１０ａ図
は表面照射型のＳＥＴイメージセンサに本発明を適用し
た例を示す断面図、第１ｏ’ｂ図は第１０ａ図のＡ−Ａ
’線上での断面図、 第１００図は第１Ｕａ図の動作説明用のマ） ＩＪラッ
クスアレイの回路構成を示す線図、第１０ｄ図は第１０
ａ図におけるゲートに加えるパルスの読出しおよびリセ
ット動作時のパルスの一例を示す波形図である。 １・・・ＳＩＴ ２・・・ゲＣ入射方向３
・・・透明電極 ４・・・基板５・・・ドレイ
ン ６・・・ゲート？・・・ソース
８・・・信号電極９・・・分離領域 ｌＯ・
・・ｎ層１１・・・透明電極 １２・・・基板
１３・・・ソース １４・・・ドレイン１５
・・・信号電極 １６・・・分離領域１７・・
・’ｒ’−ト１８・・・エピタキシャル層１９・・・読
出電極 ２０・・・水平シフトレジスタ１．。 ２１・・・垂直シフトレジスタ８０・・・絶縁層３１・
・・ｐ拡散層 ４０・・・基板４１・・・ｎ＋拡
散層（ドレイン）４２・・・ｐ＋拡散層４３・・・ｎ−
エピタキシャル層４４・・・絶縁層４５・・・ｐ＋アゲ
ート散層 ４６・・・ｎ”ｙ−ス拡赦層 Ｉ４７・・・
絶縁膜 ４８・・・ゲー）＋［極４９・・・
ソース電極 ５０・・・ゲート磁極配線ライン５
１・・・ゲート走査用シフトレジスタ５２・・・ドレイ
ン電極配線ライン ５８・・・ドレイン走査用シフトレジスタ
＝・１゜５４・・・ソース電極配線ライン ５５・・・負荷抵抗 １２ Ａ 、 １２ Ｂ 、 １２０ 、・・・・・・
・・読出切換スイッチ。 特許出願人 オリンパス光学工業株式会社同 出願
人 西 澤 潤 −１’−ｗ 心 −
Ｎ 憤 ９ 窃 ９； ” −（Ｊ”Ｃｉ ω 屯 ６
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に光磁変換領域と、光電変換された信
号を読出すための静電誘導トランジスタとを具え、前記
静電誘導トランジスタのゲート領域を２分して電気的に
独立させ、これらの２分したゲート領域を隣接せる光電
変換画素領域の選択続出時に共用し得るように前記ゲー
ト領域を配置したことを特徴とする１、。 固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217761A JPS59108465A (ja) | 1982-12-14 | 1982-12-14 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217761A JPS59108465A (ja) | 1982-12-14 | 1982-12-14 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59108465A true JPS59108465A (ja) | 1984-06-22 |
Family
ID=16709317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217761A Pending JPS59108465A (ja) | 1982-12-14 | 1982-12-14 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108465A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220567A (ja) * | 1987-03-09 | 1988-09-13 | Semiconductor Res Found | 固体撮像装置 |
| WO2004061965A1 (ja) * | 2003-01-06 | 2004-07-22 | Takeharu Etoh | 裏面照射型撮像素子 |
-
1982
- 1982-12-14 JP JP57217761A patent/JPS59108465A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220567A (ja) * | 1987-03-09 | 1988-09-13 | Semiconductor Res Found | 固体撮像装置 |
| WO2004061965A1 (ja) * | 2003-01-06 | 2004-07-22 | Takeharu Etoh | 裏面照射型撮像素子 |
| US7345268B2 (en) | 2003-01-06 | 2008-03-18 | Shimadzu Corporation | Back-illuminated image device having signal charges suppressing region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010830B1 (ko) | 인터라인형 전하 전송 촬상 소자 및 촬상장치 | |
| US5051832A (en) | Selective operation in interlaced and non-interlaced modes of interline transfer CCD image sensing device | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| WO1983002198A1 (fr) | Dispositif a semiconducteur de captage d'image | |
| KR20010110738A (ko) | 다중 스토리지 노드 전 컬러 액티브 화소 센서 | |
| JPH0831991B2 (ja) | 固体撮像装置 | |
| KR890005237B1 (ko) | 고체촬상소자 및 그 구동방법 | |
| US4524391A (en) | Two-dimensional solid-state image sensor device | |
| CN102252761A (zh) | 对空间噪声具有低敏感性的电磁辐射探测装置 | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| US5990503A (en) | Selectable resolution CCD sensor | |
| US4525742A (en) | Two-dimensional solid-state image sensor device | |
| KR100261128B1 (ko) | 고체촬상소자 | |
| JPS63500412A (ja) | 水平解像度の改善されたフレ−ム転送ｃｃｄ面積イメ−ジセンサ | |
| JPH08264743A (ja) | 固体撮像装置 | |
| JPS60254886A (ja) | 固体撮像装置 | |
| US20050168609A1 (en) | Scanning switch transistor for solid-state imaging device | |
| JP2853779B2 (ja) | 固体撮像装置 | |
| JPH08279608A (ja) | 電荷転送素子及び電荷転送素子の駆動方法 | |
| JPH069236B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS628670A (ja) | 固体撮像装置 | |
| JPS5850874A (ja) | 固体撮像装置およびその駆動法 | |
| JPH09181292A (ja) | 固体撮像素子とその駆動方法 | |
| JPS6147663A (ja) | ゲ−ト蓄積型固体撮像デバイス | |
| JPH06268924A (ja) | 固体撮像装置及びその駆動方法 |