JPS5911015A - 緩衝増幅器 - Google Patents
緩衝増幅器Info
- Publication number
- JPS5911015A JPS5911015A JP58114998A JP11499883A JPS5911015A JP S5911015 A JPS5911015 A JP S5911015A JP 58114998 A JP58114998 A JP 58114998A JP 11499883 A JP11499883 A JP 11499883A JP S5911015 A JPS5911015 A JP S5911015A
- Authority
- JP
- Japan
- Prior art keywords
- buffer amplifier
- source
- stage
- input stage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は緩衝増幅器、特に入力段に電界効果トランジス
タを有し、出力段にエミッタフォロワ・トランジスタを
有する高入力インピーダンスかつ低出力インピーダンス
の増幅器に関する。斯る緩衝増幅器は、オシロスコープ
等の電子計測器の入力増幅器として特に有用である。
タを有し、出力段にエミッタフォロワ・トランジスタを
有する高入力インピーダンスかつ低出力インピーダンス
の増幅器に関する。斯る緩衝増幅器は、オシロスコープ
等の電子計測器の入力増幅器として特に有用である。
発明の背景と問題点
入力インピーダンスを高くして前段に対する負荷効果を
軽減し、かつ低出力インピーダンスとするために電界効
果トランジスタ（以下ＦＥＴという）緩衝増幅器を信号
路に挿入するのが好ましい場合が多い。斯る緩衝増幅器
の他の要件とし又は、優れた直線性、信号精度及び忠実
度維持の為の低熱歪、及び広周波数帯域性がある。これ
ら諸問題解決に向けられた緩衝増幅器は、本願特許出願
人Ｋｉｄ渡された特願昭５７−６１６６６号明細書に開
示されている。
軽減し、かつ低出力インピーダンスとするために電界効
果トランジスタ（以下ＦＥＴという）緩衝増幅器を信号
路に挿入するのが好ましい場合が多い。斯る緩衝増幅器
の他の要件とし又は、優れた直線性、信号精度及び忠実
度維持の為の低熱歪、及び広周波数帯域性がある。これ
ら諸問題解決に向けられた緩衝増幅器は、本願特許出願
人Ｋｉｄ渡された特願昭５７−６１６６６号明細書に開
示されている。
しかし、この従来緩衝増幅器に開示されない問題として
、ドレイン電圧によるチャンネル長変調効果に起因する
電源ノイズおよびその他のノイズ効果がある。緩衝増幅
器の入力ゲートが掃引タイ之ング・コンデンサに面接接
続されているオシロスコープの掃引ランプ発生回路と共
に使用する場合には、極めて低ノイズ及び良好なｎ練性
が不司欠である。従来の緩衝増幅器は、これらすべての
要件を満足するものはなかった。
、ドレイン電圧によるチャンネル長変調効果に起因する
電源ノイズおよびその他のノイズ効果がある。緩衝増幅
器の入力ゲートが掃引タイ之ング・コンデンサに面接接
続されているオシロスコープの掃引ランプ発生回路と共
に使用する場合には、極めて低ノイズ及び良好なｎ練性
が不司欠である。従来の緩衝増幅器は、これらすべての
要件を満足するものはなかった。
発明の目的
従って、本発明の目的の１つは、低熱歪、高忠実度及び
高電源ノイズ及びリップル除去性能を有する改良した緩
衝増幅器を提供することである。
高電源ノイズ及びリップル除去性能を有する改良した緩
衝増幅器を提供することである。
本発明の他の目的は、ブートストラップ構成の新規なＦ
ＢＴ緩衝増幅器を提供することである。
ＢＴ緩衝増幅器を提供することである。
本発明の更に他の目的は、特に掃引信号発生回路の出力
増幅用に好適な緩衝増幅器を提供することである。
増幅用に好適な緩衝増幅器を提供することである。
本発明のと述した及びその他の目的は本発明の好適実施
例を示す添付図を参照して後述する説明を読めば当業者
には容易に理解できよう。
例を示す添付図を参照して後述する説明を読めば当業者
には容易に理解できよう。
発明の要約
本発明の改良ＦＥＴ緩衝増幅器は、電源ノイズを実質的
に軽減する。その為の緩衝増幅器の構成とし℃は、Ｎ、
海亀圧変動の吸収を助ける付加素子を有するソースフオ
ロワ入力段とエミッタ・フォロワ出力段とである。更に
１人力段はエミッタフォロワ出力段により駆動されるブ
ートストラップ回路を含み、熱過渡特性及び自己加熱歪
を軽減するのみならず、電源ノイズやリップルを除去す
ることができる。
に軽減する。その為の緩衝増幅器の構成とし℃は、Ｎ、
海亀圧変動の吸収を助ける付加素子を有するソースフオ
ロワ入力段とエミッタ・フォロワ出力段とである。更に
１人力段はエミッタフォロワ出力段により駆動されるブ
ートストラップ回路を含み、熱過渡特性及び自己加熱歪
を軽減するのみならず、電源ノイズやリップルを除去す
ることができる。
実施例の説明
まず第１図には、本発明による緩衝増幅器の一実施例の
回路図が示されており、この緩衝増幅器は夫々ｊＥ負電
源（十Ｖと一■）間に直列接続されり４個（７）Ｐチャ
ンネルＦＥＴ（Ｉｆ）ｌ、 Ｑ２１． （１４１及ヒ（
１６）、Ｊ：り成る入力段で構成され℃いる。勿論Ｎチ
ャンネルＦＥＴも極性の切換えにより使用できるが、本
実施例に示すＰチャンネル構成は、いｂ ニル’ＢＩＦ
ＥＴと呼ばれるＩＣプロセスと互換性を有する。更に、
ＦＥＴ（Ｉ２１と（Ｉ６）とはｌ’ＮＰバイポーラ・ト
ランジスタであってもよい。電流設定抵抗０秒をＦＥＴ
（１０１のソースと正電源＋７間に接続して、ＦＥＴ（
ＩＱＩを入力段の定電流源の大きさを定める。久方信号
は入力端子（イ）を介してソースフオロワ増幅器として
動作するＦＥＴ（Ｉ４）のゲートに印加する。ＦＥＴ旧
）のソースは抵抗Ｃ力を介してバイポーラ・トランジス
タ内のベースに接続する。トランジスタ（２４１はエミ
ッタフォロワ出力段であり、出力信号を出力端子（２６
）Ｋ出力する。そのコレクタは正電源＋Ｖに接続し、エ
ミッタは出力端子０６）に接続すると共に抵抗Ｑ＆を介
して負電源−■に接続する。
回路図が示されており、この緩衝増幅器は夫々ｊＥ負電
源（十Ｖと一■）間に直列接続されり４個（７）Ｐチャ
ンネルＦＥＴ（Ｉｆ）ｌ、 Ｑ２１． （１４１及ヒ（
１６）、Ｊ：り成る入力段で構成され℃いる。勿論Ｎチ
ャンネルＦＥＴも極性の切換えにより使用できるが、本
実施例に示すＰチャンネル構成は、いｂ ニル’ＢＩＦ
ＥＴと呼ばれるＩＣプロセスと互換性を有する。更に、
ＦＥＴ（Ｉ２１と（Ｉ６）とはｌ’ＮＰバイポーラ・ト
ランジスタであってもよい。電流設定抵抗０秒をＦＥＴ
（１０１のソースと正電源＋７間に接続して、ＦＥＴ（
ＩＱＩを入力段の定電流源の大きさを定める。久方信号
は入力端子（イ）を介してソースフオロワ増幅器として
動作するＦＥＴ（Ｉ４）のゲートに印加する。ＦＥＴ旧
）のソースは抵抗Ｃ力を介してバイポーラ・トランジス
タ内のベースに接続する。トランジスタ（２４１はエミ
ッタフォロワ出力段であり、出力信号を出力端子（２６
）Ｋ出力する。そのコレクタは正電源＋Ｖに接続し、エ
ミッタは出力端子０６）に接続すると共に抵抗Ｑ＆を介
して負電源−■に接続する。
入力段のソースフオロワＦＥＴＬＩ４１と電流源Ｆ Ｅ
’１’００）は物理及び動作特性が同一のものである
。ＦＥＴα２と旺はＦＢＴ［０１とＩと同−物理及び動
作特性であるのが好ましく、熱過渡特性によるアベレー
ション及び自己発生歪を軽減する。更に、ＦＥＴα２＋
と側は電源変動、例えばリップルやノイズを吸収し、Ｆ
ＥＴの増幅度をμとするとき、その変動をを第１ダイオ
ードＣ３２１，第２ダイオード４３４１ 、抵抗弼、バ
イポーラ・トランジスタｃ３〜及び抵抗（４（Ｉに流し
、ＦＦ１ＴＱ２及び（１６１のバイアス電圧を定める。
’１’００）は物理及び動作特性が同一のものである
。ＦＥＴα２と旺はＦＢＴ［０１とＩと同−物理及び動
作特性であるのが好ましく、熱過渡特性によるアベレー
ション及び自己発生歪を軽減する。更に、ＦＥＴα２＋
と側は電源変動、例えばリップルやノイズを吸収し、Ｆ
ＥＴの増幅度をμとするとき、その変動をを第１ダイオ
ードＣ３２１，第２ダイオード４３４１ 、抵抗弼、バ
イポーラ・トランジスタｃ３〜及び抵抗（４（Ｉに流し
、ＦＦ１ＴＱ２及び（１６１のバイアス電圧を定める。
ダイオード接続のトランジスタであるのが好ましいダイ
オード（３２１と６４）は、ｌ・ランジスクｃ！４）と
（層のベース・エミッタ間電圧降下を補償する。抵抗ｊ
３Ｇｌとｆ４１は等しく選択１２、両者に略同じ定電流
ｌｌを流すので、ＦＤ Ｔ ０１１１と（１４）のドレ
イン・ソース間電圧は実質的に等しい一定値であり、実
質的に自己加熱歪を排除するようにする。トランジスタ
の印のベースは、トランジスタ圓のエミッタに接続して
出力信号により駆動してＦＥＴα６）のゲートを駆動す
ることによりＩ？ＥＴ（１４）を効果的にブートストラ
ップし、熱過渡応答アベレーション及び歪を排除する。
オード（３２１と６４）は、ｌ・ランジスクｃ！４）と
（層のベース・エミッタ間電圧降下を補償する。抵抗ｊ
３Ｇｌとｆ４１は等しく選択１２、両者に略同じ定電流
ｌｌを流すので、ＦＤ Ｔ ０１１１と（１４）のドレ
イン・ソース間電圧は実質的に等しい一定値であり、実
質的に自己加熱歪を排除するようにする。トランジスタ
の印のベースは、トランジスタ圓のエミッタに接続して
出力信号により駆動してＦＥＴα６）のゲートを駆動す
ることによりＩ？ＥＴ（１４）を効果的にブートストラ
ップし、熱過渡応答アベレーション及び歪を排除する。
Ｆ Ｅ Ｔ（１９はまた人力キャパシタンスを低減する
よう作用する。その理由は、ＦＥＴ旧）のドレイン電圧
が、Ｆ Ｂ ’Ｉ’ Ｑ４）のゲート信号市、圧に応じ
て変化し、ＦＥＴ（１４１のゲート・ドレイン間容量の
光電に必要な電圧を除く。また、抵抗（刀と０１は等し
いので、バイアス電流■１の変化は両ＦＥＴＱ７ＪとＱ
６１に等しく影響を及ぼし、その結果、ＦＢＴｕｏ＋と
（１４）のドレイン・ゲート電圧は電流１＋の関数とし
て等しく変化する。
よう作用する。その理由は、ＦＥＴ旧）のドレイン電圧
が、Ｆ Ｂ ’Ｉ’ Ｑ４）のゲート信号市、圧に応じ
て変化し、ＦＥＴ（１４１のゲート・ドレイン間容量の
光電に必要な電圧を除く。また、抵抗（刀と０１は等し
いので、バイアス電流■１の変化は両ＦＥＴＱ７ＪとＱ
６１に等しく影響を及ぼし、その結果、ＦＢＴｕｏ＋と
（１４）のドレイン・ゲート電圧は電流１＋の関数とし
て等しく変化する。
よって、ノイズや’Ｆｔ ＲＩ １の変化は大きなイン
パクト乞与えることはない。
パクト乞与えることはない。
第２図はｍ１図と同様の緩衝増幅器であるが、高速動作
をする為の付加素子を具え℃いる。従つ又、同様素子に
は同じ参照符号を附し又おり、以下相異点につい壬のみ
説明することとする。特に１第１エミツタフオロワ・ト
ランジスタ６１とエミッタ抵抗ｆ＋２１をトランジスタ
ーのコレクタとＦＥＴ（１３のゲート間に付加し、更に
第２エミツタフオロワ・トランジスタ６１とエミッタ抵
抗６６）をＦＥＴ（１５）のゲートと抵抗（４１及び電
流シンクＱの接続点間に付加して（・る。これら両エミ
ッタ・フォロワは夫々のＰＥＴのゲートの駆動信号源イ
ンピーダンスを低下する。更Ｋまた、低容量コンデンサ
呻と１６ｅｌを夫夫抵抗ｃ（６）及びダイオードｃ３２
１ 、 Ｇ４＋と抵抗器に並列接続しく高速度過渡応答
特性を改善し℃いる。
をする為の付加素子を具え℃いる。従つ又、同様素子に
は同じ参照符号を附し又おり、以下相異点につい壬のみ
説明することとする。特に１第１エミツタフオロワ・ト
ランジスタ６１とエミッタ抵抗ｆ＋２１をトランジスタ
ーのコレクタとＦＥＴ（１３のゲート間に付加し、更に
第２エミツタフオロワ・トランジスタ６１とエミッタ抵
抗６６）をＦＥＴ（１５）のゲートと抵抗（４１及び電
流シンクＱの接続点間に付加して（・る。これら両エミ
ッタ・フォロワは夫々のＰＥＴのゲートの駆動信号源イ
ンピーダンスを低下する。更Ｋまた、低容量コンデンサ
呻と１６ｅｌを夫夫抵抗ｃ（６）及びダイオードｃ３２
１ 、 Ｇ４＋と抵抗器に並列接続しく高速度過渡応答
特性を改善し℃いる。
尚、上述の説明は、本発明の好適実施例についてのみ行
ったものであるが、本発明の要旨を逸脱することなく種
々の変更変形をなし得ること当業者には明らかである。
ったものであるが、本発明の要旨を逸脱することなく種
々の変更変形をなし得ること当業者には明らかである。
発明の効果
本発明の緩衝増幅器によると、ソースフォロヮ入力段に
Ｆ ｇ Ｔのソース・エミッタに夫々少す＜トも１個の
能動素子（ＦＥＴ又はバイポーラ・トランジスタ）を有
し、バイアス回路及びエミッタ・７才ロワ出刃段により
ブートストラップ構成とすることにより、電源電圧変動
やノイズを吸収すると共に入力段ＦＥＴのソースドレイ
ン間電圧を略一定に維持し、直線性を改善すると共にゲ
ート・ドレイン間容量による悪影響を軽減することがで
きる。
Ｆ ｇ Ｔのソース・エミッタに夫々少す＜トも１個の
能動素子（ＦＥＴ又はバイポーラ・トランジスタ）を有
し、バイアス回路及びエミッタ・７才ロワ出刃段により
ブートストラップ構成とすることにより、電源電圧変動
やノイズを吸収すると共に入力段ＦＥＴのソースドレイ
ン間電圧を略一定に維持し、直線性を改善すると共にゲ
ート・ドレイン間容量による悪影響を軽減することがで
きる。
第１図は本発明による緩衝増幅器の好適一実施例の回路
図を示し、第２図は第１図の緩衝増幅器に付加素子を設
けた例を示す。 図中、ＦＢＴ［Ｉｏｌ 、 （１２１、（１４） 、
（ｊＦＱ及び抵抗ｕ 、 ｃｒａはソースフォロワ入力
段、トランジスタ（２（イ）及び抵抗器はエミッタフォ
ロワ出方段、トランジスタ（３〜。 ６（２）、ａ４Ｉ、電流源（至）（を含む回路はバイア
ス回路である。
図を示し、第２図は第１図の緩衝増幅器に付加素子を設
けた例を示す。 図中、ＦＢＴ［Ｉｏｌ 、 （１２１、（１４） 、
（ｊＦＱ及び抵抗ｕ 、 ｃｒａはソースフォロワ入力
段、トランジスタ（２（イ）及び抵抗器はエミッタフォ
ロワ出方段、トランジスタ（３〜。 ６（２）、ａ４Ｉ、電流源（至）（を含む回路はバイア
ス回路である。
Claims (1)
- 【特許請求の範囲】 １、 夫々ドレイン及びソースに少なくとも１個の能動
素子を含むソースフォロワ入力段と、該ソースフォロワ
入力段の上記能動素子にバイアスを供給するバイアス回
路と、上記ソースフォロワ入力段の出力電圧を増幅する
エミッタフォロワ出力段とを具え、該エミッタフォロワ
出力段の出力を上記バイアス回路を介して上記ソースフ
ォロワ入力段のドレイン側へ戻してブートストラップ構
成とすることを特徴とする緩衝増幅器。 ２、上記ソースフォロワ入力段の上記能動素子は特性の
略等しいＦＥＴ又はバイポーラトランジスタである特許
請求の範囲第１項記載の緩衝増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/392,847 US4471319A (en) | 1982-06-28 | 1982-06-28 | FET Buffer amplifier with improved noise rejection |
| US392847 | 1982-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5911015A true JPS5911015A (ja) | 1984-01-20 |
| JPH0122769B2 JPH0122769B2 (ja) | 1989-04-27 |
Family
ID=23552252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114998A Granted JPS5911015A (ja) | 1982-06-28 | 1983-06-24 | 緩衝増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4471319A (ja) |
| JP (1) | JPS5911015A (ja) |
| DE (1) | DE3323315C2 (ja) |
| FR (1) | FR2529410B1 (ja) |
| GB (1) | GB2122829B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03219713A (ja) * | 1990-01-24 | 1991-09-27 | Akai Electric Co Ltd | バッファアンプ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654603A (en) * | 1984-01-06 | 1987-03-31 | Cox Harold A | Low input-capacitance amplifier for driving guard shield conductors |
| US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| GB2313726B (en) * | 1996-06-01 | 2000-07-05 | Motorola Inc | Voltage follower circuit |
| US7904187B2 (en) | 1999-02-01 | 2011-03-08 | Hoffberg Steven M | Internet appliance system and method |
| US6437612B1 (en) | 2001-11-28 | 2002-08-20 | Institute Of Microelectronics | Inductor-less RF/IF CMOS buffer for 50Ω off-chip load driving |
| GB2414878B (en) * | 2004-06-11 | 2006-05-17 | Toumaz Technology Ltd | High impedance circuit |
| WO2008032492A1 (fr) * | 2006-09-14 | 2008-03-20 | Nec Corporation | Procédé d'égalisation de forme d'onde de type à retour négatif de détermination et égalisateur |
| CN101610068B (zh) * | 2009-07-09 | 2012-07-18 | 北京七星华创电子股份有限公司 | 降低放大器噪声系数的电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS47484U (ja) * | 1971-01-08 | 1972-08-02 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT243854B (de) * | 1964-03-09 | 1965-12-10 | H C Hans Dipl Ing Dr Dr List | Verstärker mit hohem Eingangswiderstand |
| US3436672A (en) * | 1966-03-08 | 1969-04-01 | Us Navy | High input impedance amplifier circuit |
| US3703650A (en) * | 1971-09-16 | 1972-11-21 | Signetics Corp | Integrated circuit with temperature compensation for a field effect transistor |
| US4147992A (en) * | 1977-12-27 | 1979-04-03 | Motorola, Inc. | Amplifier circuit having a high degree of common mode rejection |
| US4390852A (en) * | 1981-04-13 | 1983-06-28 | Tektronix, Inc. | Buffer amplifier |
-
1982
- 1982-06-28 US US06/392,847 patent/US4471319A/en not_active Expired - Lifetime
-
1983
- 1983-04-20 GB GB08310625A patent/GB2122829B/en not_active Expired
- 1983-06-24 JP JP58114998A patent/JPS5911015A/ja active Granted
- 1983-06-28 FR FR838310641A patent/FR2529410B1/fr not_active Expired - Lifetime
- 1983-06-28 DE DE3323315A patent/DE3323315C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS47484U (ja) * | 1971-01-08 | 1972-08-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03219713A (ja) * | 1990-01-24 | 1991-09-27 | Akai Electric Co Ltd | バッファアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3323315C2 (de) | 1985-12-05 |
| GB2122829A (en) | 1984-01-18 |
| GB2122829B (en) | 1986-11-12 |
| GB8310625D0 (en) | 1983-05-25 |
| JPH0122769B2 (ja) | 1989-04-27 |
| FR2529410B1 (fr) | 1990-06-29 |
| FR2529410A1 (fr) | 1983-12-30 |
| US4471319A (en) | 1984-09-11 |
| DE3323315A1 (de) | 1984-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
| US3953807A (en) | Current amplifier | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPS63502858A (ja) | Ｃｍｏｓ電圧変換器 | |
| JPH033402B2 (ja) | ||
| GB2198005A (en) | Series-connected fet voltage equalisation | |
| US4471319A (en) | FET Buffer amplifier with improved noise rejection | |
| US4371844A (en) | Differential load circuit equipped with field-effect transistors | |
| KR970005825B1 (ko) | 차동 전류원 회로 | |
| EP0189489B1 (en) | Constant biasing circuit and operational amplifier using said circuit | |
| US20050253645A1 (en) | Current output stages | |
| US6028466A (en) | Integrated circuit including high transconductance voltage clamp | |
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| JPS5842320A (ja) | 集積回路電源 | |
| US4761615A (en) | Voltage repeater circuit with low harmonic distortion for loads with a resistive component | |
| JPH088708A (ja) | アナログスイッチ回路 | |
| JP3709358B2 (ja) | 光変調器駆動回路 | |
| JPS5925483B2 (ja) | プツシユプル増幅回路 | |
| JP2705169B2 (ja) | 定電流供給回路 | |
| EP0097825A2 (en) | Transistor amplifier with constant current source | |
| JPS62285515A (ja) | クリツプ回路 | |
| JP3257234B2 (ja) | Ｄ／ａコンバータ回路 | |
| JPH0521446B2 (ja) | ||
| US6856198B2 (en) | Amplifier and method for voltage-to-current conversion | |
| JPS6161565B2 (ja) |