JPS59110238A - 時分割多方向多重通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は時分割多方向多重通信装置に関し。

特に子局時分割信号の親局到着時の時間的位置偏差検出
機能を親局に備えたことを特徴とする時分割多方向多重
通信装置に関する。

第１図は１つの親局装置と複数の子局装置により構成さ
れる時分割多方向多重通信装置の構成例である。第１図
において、親局装置１は子局装置２１〜２ｎに向けて多
方向に一斉に時分割信号を送出し、各子局装置２□〜２
ｎｌｌ−ｔ、、親局装置１より送られて来た信号と同期
をとり、タイミング信号を再生することにより自局割当
て信号を抽出し又このタイミング信号を基準として自局
割当て時間だけ親局装置１に向けて時分割信号を送出す
る。各子局装置２．〜２ｎからの時分割信号は、第２図
の時分割信号構成図に示すヨウニ、親局装置１において
はあたかも時間的に連続する信号のように受信される。

但し、第２図において＋　Ｓｌ−Ｓｎは各子局装置２．
〜２ｎに割当てられた時間、Ｆは１フレームを表わして
いる。

このような構成の時分割多方向多重通信装置は、一般的
に親局装置から子局装置へ送出される基準信号と、子局
装置から親局装置へ送出される信号の相互の時間的関係
は一意に定まっていなければならない。そのため回線建
設時には。

前記親局基準信号と子局送出信号の時間的関係を一意に
定める調整が必要である。

従来の前記親局基準信号と子局送出信号の時間的位置関
係調整方法の１つには、子局装置から親局装置への時分
割信号に予め定められた信号を多重化して送出し、親局
装置では、受信される子局信号中の予め定められた信号
を人がオシロスコープなどの測定器で観測し、前記予め
定められた信号の本来あるべき位置からの時間的偏差を
子局装置に対し報告することによって。

子局装置では自局送出信号の正しい時間的位置を設定す
るという方法がある。しかし、このような方法を用いる
時分割多方向多重通信装置では、子局送出信号の時間的
位置を調整するために、親局装置と子局装置間の連絡用
に既設の回線を使用するか、あるいは、簡易送受信器を
使用しなければならず、新規の回線建設に際し。

何らかの既設回線を必要とする不合理性と、さらには親
局装置、子局装置それぞれの局に必ず人が配備され、な
ければならないという不便さもあり９時分割多方向多重
通信装置の経済性と合理性を確保する上で大きな欠点と
なっていた。

本発明の目的は、上記従来の欠点を解消し。

回線建設時に既設回線の存在や簡易無線機の使用を期待
することなく新規回線を建設できる時分割多方向多重通
信装置を提供することにある。

本発明による時分割多方向多重通信装置は。

１つの親局装置と複数の子局装置によシ構成され、親局
装置からは各子局装置に向けて多方向に一斉に信号を送
出し、各子局装置はこの信号よシ同期信号を検出してフ
レーム同期をとりタイミング信号を再生してこのタイミ
ング信号を基準として描該各子局装置の割当て時間の開
時分割的に親局装置へ向は信号を送出する時分割多方向
多重通信装置におりで、各子局装置は。

親局装置への時分割信号の固定時間位置に中央にＮ個そ
の前後にに個で構成される予め定められたパターンを多
重化する回路を持ち、親局装置は、親局受信信号列を入
力とするＮ段のシフトレジスタと、該シフトレジスタ出
力をアドレスとし、前記予め定められたパターン中の中
央Ｎ個がアドレスとなる時を位相偏差０とし、その前後
にビットのアドレスに対してビット単位の位相偏差を予
め書き込んだ読出し専用メモリ（以下ＲＯＭと記す）と
、このＲＯＭのアドレス又は出力を前記予め定められた
パターンの親局装置到着時の本来あるべき時間位置を与
えるタイミング信号で制御する゛手段とから成る子局装
置から送出される信号のビット単位の位相ずれをする。

第３図は、予め定められたパターンを発生し。

親局装置への時分割信号の固定時間位置に多重化する機
能を有した本発明による子局装置の実施例である。第４
図は、子局信号の親局装置至１１着時における１ビツト
内の位相ずれ検出手段とビット単位の位相ずれ検出手段
を備えた本発明による親局装置の実施例である。以下第
３図。

第４図にもとづき本発明の詳細な説明する。

第３図において、パターン発生回路３１は。

中央にＮビットの主ノくターンと前後にそれぞれにビッ
トの副パターンを設けて構成される合計（Ｎ＋　２Ｋ）
ビットの予め定められたノ（ターン５０１を発生する。

タイミング信号発生回路６２は。

前記予め定められた）（ターン３０１を端末回路６６か
らの主信号６０２中に多重化すべき固定時間位置タイミ
ング６０６ヲ多重化回路３４に与える。

多重化回路３４は、前記タイミング３０３の指示により
、主信号３０２に予め定められた）くターン３０１を多
重化して子局送出信号３０４を４乍る。

次に第４図において、クロック再生回路４１ば親局受信
信号４０１に同期したクロック４０３を再生する。位相
比較回路４２は、該再生クロック４０３と親局自身が持
つ基準クロック４０２を入力とし９両者の位相比較を行
うことによシ、前記基準クロック４０２に対する前記再
生クロック４０３の位相ずれを検出する。すなわちこの
手段は。

子局信号の親局装置到着時における１ビツト内の位相ず
れ検出に相当し９位相ずれの情報は。

前記位相比較回路４２の出力電圧４０４として現われる
。検出後のビット内位相調整９１手段として本実施例で
は、該出力電圧４０４をＡＤＤコンバータ４６によシデ
ィジタル信号４０５に変換して、子局装置への信号に多
重化してフィードバックすることにより、子局装置では
即座に自分が送出した信号のビット内の位相偏差を認知
して正しく調整する方法を用いている。

ビット内の位相偏差補正は２以上のような方法で容易に
行うことができる。次にビット内補正後のビット単位の
位相ずれ検出手段について述べる。同じく第４図におい
て、４４は前記予め定められたパターンの信号を含む親
局受信信号４０１を入力とし、親局基準クロック４０２
により駆動されるＮ段のシフトレジスタである一８該ン
７トレジスタの出力４０６は、ＲＯＭ４５のアドレスと
して与えられるため、ＲＯＭ４５ｉｄアドレスに対応し
て予め書き込まれている情報を出力する。このＲＯＭ４
５の内容としてＲＯＭ　４５のＮ本のアドレス端子に前
記予め定められたノ（ターンの中央Ｎピット分が与えら
れる時を位相偏差Ｄビット、その点から前後にビット内
でアドレス端子に入力されるパターンすべてについて、
それに対応した位相偏差（±にビット）を予め書き込ん
でおく。タイミング信号発生回路４６に。

前記予め定められたノくターンの親局装置到着時の本来
あるべき位置を与えるタイミング信号４０８を出力し、
ラッチ回路４７は前記ＲＯＭ４５の出力である前記位相
偏差情報４０７を前記タイミング４０８によりラッチす
る。このことは、前記タイミング４０８が与えられた時
、前記予め定められたパターンの中央Ｎビットが正しく
　Ｒ，ＯＭのアドレスとなるタイミングにあればビット
単位の位相偏差０という情報を４０９に得ることができ
、もし位相ずれがあれば当然、その時のＲＯＭアドレス
は、予め定められたノくターンの中央Ｎビットから伺ビ
ットかずれたノくターンにより与えられているから、そ
の位相ずれに対応した位相偏差情報が４０９に得られる
。

以上のようにして得られたビット単位の位相情報を、子
局装置への信号に多重化してフィードバックすれば、１
ビツト内の位相検出と同様に、今度はビット単位の位相
調整を行うことができる。

ナオ、前記（Ｎ＋２Ｋ）ビットの予め定められたパター
ン３０１Ｕ、Ｎ段のシフトレジスタ４４に格納された（
Ｎ＋２Ｋ）ビットの中の任意のＮビットが、ＲＯＭ４５
のアドレスを指定することになるので、各Ｎビットのノ
くターンは他のどのＮビットのパターンとも異なってい
なければならないのは言うまでもない。この要求を満た
すノくターンの１つとして９Ｍ系列信号（最大周期列信
号）を利用したノくターンが考えられる。Ｍ系夕１］信
号は、２−１の周期をもつ信号であり、それらＭ系列信
号の任意の位置から（Ｎ＋２Ｋ）ピットを選択すればよ
い。このとき　、＝２（Ｎ−４）　、となる。もっと具
体的に述べると。

Ｎ＝３．に＝３のとき５例えば。

１ｏｏ：１１１：ｏｌ。

Ｎ＝４．に＝７のとき９例えば。

１００１０００：１１１１：０１０１１００Ｎ＝５．に
＝１５のとき９例えば。

１１０１１０００１０１００００　：　１１１１１　：
　０１０１１１００１００１１０１のようなパターンが
考えられる。但し、予め定められたパターン３０１は、
上記Ｍ系列信号を利用したパターンに限定されるもので
ないのは勿論である。

又、上記実施例では、タイミング信号発生回路４６とラ
ッチ回路４７からなる制御手段によってＲＯＭ４５の出
力を制御するように構成されているが、制御手段をＲＯ
Ｍ４５のアドレスを制御するように構成してもよいのは
言うまでもない。

以上説明した本発明による時分割多方向多重通信装置は
、親局装置に子局信号の位相ずれを検出する手段を備え
ており、検出情報をただちに子局信号に多重化してフィ
ードバックすれば子局ではフィードバックされた情報に
より即座に位相調整が行なえる上、全ての連絡を自分自
身のシステム内で行なえることから２回線建設時に既設
回線の存在等を期待する必要がなく。

また各局に人を配備しなくても子局位相調整を行うこと
が可能であり２時分割多方向多重通信装置の回線建設に
経済性と合理性をもたらすことができる。

【図面の簡単な説明】

第１図は一般的な時分割多方向多重通信装置の要部構成
図、第２図は送受信信号の構成図。 第３図は本発明による子局装置の一実施例の構成を示し
たブロック図、第４図は本発明による親局装置の一実施
例の構成を示したブロック図である。 １・・・親局装置、２、〜２ｎ・・・子局装置、３１・
・・パターン発生回路、３２・・・タイミング信号発生
回路。 ６６・・・端末回路、′５４・・・多重化回路、４１・
・・クロック再生回路、４２・・・位相比較回路、４３
・・・Ａ／Ｄコンバータ、４４・・・Ｎ段のシフトレジ
スタ、４５・・・ＲＯＭ（読出し専用メモリ）、４６・
・・タイミング信号発生回路、４７・・・ラッチ回路。

Claims (1)

【特許請求の範囲】
1. １．１つの親局装置と複数の子局装置によシ構成され、
   前記親局装置は前記各子局装置に向けて多方向に一斉に
   信号を送出し、前記各子局装置は該親局装置から送出さ
   れた信号より同期信号を検出してフレーム同期をとりタ
   イミング信号を再生して該タイミング信号を基準として
   当該各子局装置の割当て時間の開時分割的に前記親局装
   置へ向は信号を送出する時分割多方向多重通信装置にお
   いて、前記各子局装置は、前記親局装置への時分割信号
   の固定位置に中央にＮ個。 前後にに個で構成される予め定められたパターンを多重
   化する回路を持ち、前記親局装置は。 当該親局受信信号列を入力とするＮ段のシフトレジスタ
   と、該シフトレジスタの出力をアドレスとし、前記予め
   定められたパターン中の中央のＮ個がアドレスとなる時
   は零の位相偏差を。 又前記予め定められたパターン中の前記前後のにビット
   を含むＮ個がアドレスとなる時は当該アドレスに対して
   ビット単位の位相偏差を予め書き込んだ読出し専用メモ
   リと、該読出し専用メモリを前記予め定められたパター
   ンの当該親局装置到着時の本来あるべき時間位置を示す
   タイミング信号で制御する手段とから成る前記各子局装
   置から送出される信号のビット単位の位相ずれを検出す
   る手段を備えたことを特徴とする時分割多方向多重通信
   装置。 ２、前記制御手段が、前記読出し専用メモリの出力を制
   御する特許請求の範囲第１項記載の時分割多方向多重通
   信装置。 ６、前記制御手段が、前記読出し専用メモリのアドレス
   を制御する特許請求の範囲第１項記載の時分割多方向多
   重通信装置。 以下余日