JPS59110251A - 情報転送方式 - Google Patents
情報転送方式Info
- Publication number
- JPS59110251A JPS59110251A JP57219656A JP21965682A JPS59110251A JP S59110251 A JPS59110251 A JP S59110251A JP 57219656 A JP57219656 A JP 57219656A JP 21965682 A JP21965682 A JP 21965682A JP S59110251 A JPS59110251 A JP S59110251A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information
- memory
- transfer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は音声や画像環の情報を一定周期で情報転送する
方式に係り、特に情報源（記憶装置等）より情報編集Φ
合成する場合に有効な情報転送方式に関するものである
。
方式に係り、特に情報源（記憶装置等）より情報編集Φ
合成する場合に有効な情報転送方式に関するものである
。
（２）従来技術と問題点
一般に情報源より情報を抽出し、目的とする相手出力装
置あるいは伝送回線へ転送する方式として、プログラム
制御によりワード毎の転送あるいは数ワード毎にブロッ
ク化して転送することが行なわれている。第１図には、
この従来の情報転送方式の一例を示す。情報処理装置Ｃ
ＰＵはプログラム制御によりメモリＭＥＭより転送すべ
き情報を読出し、回＃Ｔへ送信レジスタＲＥＧを介して
送出する。
置あるいは伝送回線へ転送する方式として、プログラム
制御によりワード毎の転送あるいは数ワード毎にブロッ
ク化して転送することが行なわれている。第１図には、
この従来の情報転送方式の一例を示す。情報処理装置Ｃ
ＰＵはプログラム制御によりメモリＭＥＭより転送すべ
き情報を読出し、回＃Ｔへ送信レジスタＲＥＧを介して
送出する。
また、情報源より情報を単に読出し直接回線等へ送出す
る方法も行なわれている。第２図はかかる方式の例を示
すもので、アドレスカウンタＸにより指示されたメモリ
アドレスの内容を送信レジスタＲＩＧへ直接データ出力
りし、回線等へ送出する。
る方法も行なわれている。第２図はかかる方式の例を示
すもので、アドレスカウンタＸにより指示されたメモリ
アドレスの内容を送信レジスタＲＩＧへ直接データ出力
りし、回線等へ送出する。
しかし、前者の方式では情報転送速度が処理装置ＣＰＵ
の転送処理に依存し、転送処理の高速化のため、高速の
専用プロセッサを必要とし、さらには複数の転送先へ時
分割的に転送処理をする場合、接続し得る回線数も制限
される等欠点を有する。また、情報を編集、合成して転
送する場合、即ち情報を選択合成するような場合には後
者の方式を取ることができない。
の転送処理に依存し、転送処理の高速化のため、高速の
専用プロセッサを必要とし、さらには複数の転送先へ時
分割的に転送処理をする場合、接続し得る回線数も制限
される等欠点を有する。また、情報を編集、合成して転
送する場合、即ち情報を選択合成するような場合には後
者の方式を取ることができない。
（３）発明の目的
本発明は、上記問題点を解決するもので、転送情報をブ
ロック化し、且つ処理装置からこのブロック情報を指定
することにより、転送処理を高速化し得る情報転送方式
を提供することを目的とする０ （４）発明の構成 上記目的を達成するために本発明は、ブロック化された
情報を格納したメモリと、該ブロック化された情報をブ
ロック単位で読出す制御回路と、該情報をブロック単位
が蓄積し、所定周期で送出する情報送出回路とを備え、
前記メモリと前記情報送出回路とをバス形成で接続して
情報を転送することを特徴とする０ （５）発明の実施例 以下本発明を実施例により詳細に説明する。
ロック化し、且つ処理装置からこのブロック情報を指定
することにより、転送処理を高速化し得る情報転送方式
を提供することを目的とする０ （４）発明の構成 上記目的を達成するために本発明は、ブロック化された
情報を格納したメモリと、該ブロック化された情報をブ
ロック単位で読出す制御回路と、該情報をブロック単位
が蓄積し、所定周期で送出する情報送出回路とを備え、
前記メモリと前記情報送出回路とをバス形成で接続して
情報を転送することを特徴とする０ （５）発明の実施例 以下本発明を実施例により詳細に説明する。
第３図は本発明の情報転送方式を゛説明する構成図を示
す。図において、ＣＰＵは音声、画像等の情報の転送、
編集等を行う処理装置、ＭＥＭは主記憶装置であって、
各チャネル対応に情報を出力するチャネルの状態情報を
格納する領域ａ１情報の合成の単位の先頭アドレスを格
納する領域す。
す。図において、ＣＰＵは音声、画像等の情報の転送、
編集等を行う処理装置、ＭＥＭは主記憶装置であって、
各チャネル対応に情報を出力するチャネルの状態情報を
格納する領域ａ１情報の合成の単位の先頭アドレスを格
納する領域す。
Ｃを有し、ＳＤＭは音声データ、画像データ等をブロッ
ク化して格納（例えば、ｎ語よりなるＢ１〜Ｂｎを１ブ
ロック単位として一連の単語、文章として格納）した合
成データメモリ、ＣＴＬは処理粱 フェース榊るとともに合成データメモリへ読出アドレス
を入力する制御回路、ＢＵＳは処理装置ＣＰＵ、主記憶
装置ＭＥＭ、制御回路ＣＴＬ等を接続する共通バス、Ｃ
Ｈ＃０〜ＣＨ＃ｎは転送すべき回線、例えば多重化され
て交換装置等へ接続されるハイウェイＨＷへ転送情報を
送出するチャネル部、ＭＵＸは上記チャネル部ＣＨ＃０
〜ＣＨ＃ｎより出力される転送情報を多重化して、上記
ハイウェイＨＷへ出力する多重化回路、ＴＢＵＳは合成
データメモリＳＤＭとチャネル部ｃｕ＃−ｏ（Ｈ＃ｎと
を接続する転送バスである。制御回路ＣＴＬは音声デー
タの合成、あるいは画像データの合成のためのブロック
化されたデータアドレスの先頭アドレスを与えるベース
アドレスレジスタＲＥＧ。
ク化して格納（例えば、ｎ語よりなるＢ１〜Ｂｎを１ブ
ロック単位として一連の単語、文章として格納）した合
成データメモリ、ＣＴＬは処理粱 フェース榊るとともに合成データメモリへ読出アドレス
を入力する制御回路、ＢＵＳは処理装置ＣＰＵ、主記憶
装置ＭＥＭ、制御回路ＣＴＬ等を接続する共通バス、Ｃ
Ｈ＃０〜ＣＨ＃ｎは転送すべき回線、例えば多重化され
て交換装置等へ接続されるハイウェイＨＷへ転送情報を
送出するチャネル部、ＭＵＸは上記チャネル部ＣＨ＃０
〜ＣＨ＃ｎより出力される転送情報を多重化して、上記
ハイウェイＨＷへ出力する多重化回路、ＴＢＵＳは合成
データメモリＳＤＭとチャネル部ｃｕ＃−ｏ（Ｈ＃ｎと
を接続する転送バスである。制御回路ＣＴＬは音声デー
タの合成、あるいは画像データの合成のためのブロック
化されたデータアドレスの先頭アドレスを与えるベース
アドレスレジスタＲＥＧ。
データブロックのカウンタＣＮ、所定のブロック数（Ｂ
ｌ・・・・・・・・・Ｂｎは各ブロックのワード）を決
定する一致回路ＣＭＰ％ＣＰＵよりの指令でカウンタＣ
Ｎの起動信号ＳＴを発生し、また、一致回路ＣＭＰの一
致出力ＥＮＤによりカウンタＣＮの動作を止める制御レ
ジスタＣＲＥＧ、ベースアドレスレジスタＲＥＧの内容
とカウンタＣＮの内容を加算し合成メモリへアドレスを
入力する加算器ＡＤ等から構成される。
ｌ・・・・・・・・・Ｂｎは各ブロックのワード）を決
定する一致回路ＣＭＰ％ＣＰＵよりの指令でカウンタＣ
Ｎの起動信号ＳＴを発生し、また、一致回路ＣＭＰの一
致出力ＥＮＤによりカウンタＣＮの動作を止める制御レ
ジスタＣＲＥＧ、ベースアドレスレジスタＲＥＧの内容
とカウンタＣＮの内容を加算し合成メモリへアドレスを
入力する加算器ＡＤ等から構成される。
チャネル部はＣＨ＃０のみ詳細構成を示しであるが他の
チャネル部も同構成で、入力ゲートＧ。
チャネル部も同構成で、入力ゲートＧ。
フリップフロップＦＦ２．ＦＦ３．ＦＦ４、ファースト
インファーストアウトメモリ（ＦＩＦＯ’メモＩＪ）Ｂ
Ｍ％ＦＩＦＯ，メモリＢＭの所定格納量をカウントする
カウンタＣＮＴ等から成る。
インファーストアウトメモリ（ＦＩＦＯ’メモＩＪ）Ｂ
Ｍ％ＦＩＦＯ，メモリＢＭの所定格納量をカウントする
カウンタＣＮＴ等から成る。
かかる構成のもと、以下本発明のデータ転送方式の動作
を説明する。
を説明する。
画像データ、音声データは、先に説明したようにブロッ
ク化（Ｂｌ〜Ｂｎ）されて合成データメモリ５１３Ｍに
格納されており、処理装置ＣＰＵは主記憶装置１ＭＥＭ
内の合成単位の先頭アドレスを合成データメモリＳＤＭ
に送ることにより所定のデータが読み出される。
ク化（Ｂｌ〜Ｂｎ）されて合成データメモリ５１３Ｍに
格納されており、処理装置ＣＰＵは主記憶装置１ＭＥＭ
内の合成単位の先頭アドレスを合成データメモリＳＤＭ
に送ることにより所定のデータが読み出される。
例えばチャネル部ＣＨ＃０が出カッ＼イウエイＨＷへ音
声データを送るとき、主記憶装置１ＭＥＭ内の該チャネ
ル対応の領域（ａ ＊ ｂ ＋ ｅ ＋・・・・・・・
・・）から合成単位の先頭ベースアドレスを処理装置Ｃ
ＰＵは取り出し、メモリ制御部ＣＴＬへ送る。このべ一
スア丁ジスはレジスタＲＥＧに格納されさらに処理装置
ＣＰＵが制御レジスタＣＲＥＧに指令を送り起動をかけ
、起動信号ＳＴによりブロックカウンタＣＮを動作させ
る。このカウンタＣＮの内容とレジスタＲＥＧの内容が
加算器ＡＤで加算され、合成データメモリＳＤＭのアド
レス八として入力される０それと同時にブロックカウン
タＯＮの内容が一致回路ＣＭＰに送られ、所定値ｎにな
るまで順にアドレスＡが更新されて合成データメモリＳ
ＤＭに送れることになる。
声データを送るとき、主記憶装置１ＭＥＭ内の該チャネ
ル対応の領域（ａ ＊ ｂ ＋ ｅ ＋・・・・・・・
・・）から合成単位の先頭ベースアドレスを処理装置Ｃ
ＰＵは取り出し、メモリ制御部ＣＴＬへ送る。このべ一
スア丁ジスはレジスタＲＥＧに格納されさらに処理装置
ＣＰＵが制御レジスタＣＲＥＧに指令を送り起動をかけ
、起動信号ＳＴによりブロックカウンタＣＮを動作させ
る。このカウンタＣＮの内容とレジスタＲＥＧの内容が
加算器ＡＤで加算され、合成データメモリＳＤＭのアド
レス八として入力される０それと同時にブロックカウン
タＯＮの内容が一致回路ＣＭＰに送られ、所定値ｎにな
るまで順にアドレスＡが更新されて合成データメモリＳ
ＤＭに送れることになる。
一方合成データメモリＳＤＭより先のアドレスに従って
読み出されたデータ（例えば音声の単語音）はフリップ
フロップ回路ＦＦ１、ゲート回路Ｇｏを介して転送バス
へ送られる。所定のチャネル部（例えばＣＨ＃Ｏ）では
、ゲートＧを開くことにより、データを受とり、ＦＩＦ
ＯメモリＢＭに書き込まれるとともに一定のクロックＣ
ＬＫのもとＦＦ３を介してハイウェイＴｏへデータ送出
する。
読み出されたデータ（例えば音声の単語音）はフリップ
フロップ回路ＦＦ１、ゲート回路Ｇｏを介して転送バス
へ送られる。所定のチャネル部（例えばＣＨ＃Ｏ）では
、ゲートＧを開くことにより、データを受とり、ＦＩＦ
ＯメモリＢＭに書き込まれるとともに一定のクロックＣ
ＬＫのもとＦＦ３を介してハイウェイＴｏへデータ送出
する。
このＦＩＦＯメモリＢＭは、ブロック単位のデータを格
納（書込む）するとともに、所定のクロックＣＬＫでハ
イウェイの所定タイムスロットに乗せる。ＦＩＦＯメモ
ｖＢＭ内のデータ量はクロックＣＬＫ−ｐもとにカウン
タＣＮＴでカウントされ、ＦＩＦＯメモリＢＭが空にな
るときを間接的に検出する。ＦＩＦＯメモリＢＭが空に
なるとＦＦ４をセットし、転送要求信号を優先順位っき
ｘ ｙ ＊ −１−Ｅ Ｎ ＣＫ 送＜る０このエンコ
ータＥＮＣではチャネル部からの転送要求とその優先順
位に基づいて処理装置ＣＰＵへ割込みをかけ、次のデー
タブロックの送出要求を行なう。この割込処理にともな
い、転送要求のあったチャネル部番号をＦＦ５を介して
処理装置ＣＰＵとデコーダＤＥＣへ送ることにより、処
理袋ｕｃＰＵでは次に転送すべきデータブロックを決定
し、データアドレスを合成データメモリＳＤＭへ送ると
ともに、デコーダＤＥＣでは所定時間で該当のチャネル
部ＣＨ＃０のゲートＧを開き、次のブロックを取り込む
。
納（書込む）するとともに、所定のクロックＣＬＫでハ
イウェイの所定タイムスロットに乗せる。ＦＩＦＯメモ
ｖＢＭ内のデータ量はクロックＣＬＫ−ｐもとにカウン
タＣＮＴでカウントされ、ＦＩＦＯメモリＢＭが空にな
るときを間接的に検出する。ＦＩＦＯメモリＢＭが空に
なるとＦＦ４をセットし、転送要求信号を優先順位っき
ｘ ｙ ＊ −１−Ｅ Ｎ ＣＫ 送＜る０このエンコ
ータＥＮＣではチャネル部からの転送要求とその優先順
位に基づいて処理装置ＣＰＵへ割込みをかけ、次のデー
タブロックの送出要求を行なう。この割込処理にともな
い、転送要求のあったチャネル部番号をＦＦ５を介して
処理装置ＣＰＵとデコーダＤＥＣへ送ることにより、処
理袋ｕｃＰＵでは次に転送すべきデータブロックを決定
し、データアドレスを合成データメモリＳＤＭへ送ると
ともに、デコーダＤＥＣでは所定時間で該当のチャネル
部ＣＨ＃０のゲートＧを開き、次のブロックを取り込む
。
斯して、転送すべきデータは、処理装置ＣＰＵでアドレ
ス情報を編集し、データの読出しは合成データメモリＳ
ＤＭよりブロック単位で読出し可能となり、且つソフト
ウェアの介在なく転送バスＴＢＵＳ経由で所定のチャネ
ル部へ合成データとして送ることを可能とする。
ス情報を編集し、データの読出しは合成データメモリＳ
ＤＭよりブロック単位で読出し可能となり、且つソフト
ウェアの介在なく転送バスＴＢＵＳ経由で所定のチャネ
ル部へ合成データとして送ることを可能とする。
即ち、本発明の転送方式では、転送バスを共通バスとは
独立して合成データメモリとチャネル間に設け、データ
転送は処理装置ＣＰＵの制御によらず高速化が図られる
とともに、処理装置側では、データアドレスにもとず〈
データの編集を行なうだけで、処理の簡素化と、データ
編集における融通性の高い処理が可能となる。
独立して合成データメモリとチャネル間に設け、データ
転送は処理装置ＣＰＵの制御によらず高速化が図られる
とともに、処理装置側では、データアドレスにもとず〈
データの編集を行なうだけで、処理の簡素化と、データ
編集における融通性の高い処理が可能となる。
第４図には本発明のデータ転送方式を適用したシステム
構成例を示す０図において、ＥＸはディジタ／Ｉ／ＰＢ
Ｘ等の交換機、置は電話機端末、Ｔは音声、データ、画
像等を扱う通信端末、Ｓｖはサービス装置で、音声応答
、画像情報の転送等を扱う０このサービス装置Ｓｖは交
換機ＥＸとの回路と音声、画像情報等の合成装置ｔＩＲ
８，音声メール等の蓄積装置Ｍを備えている。
構成例を示す０図において、ＥＸはディジタ／Ｉ／ＰＢ
Ｘ等の交換機、置は電話機端末、Ｔは音声、データ、画
像等を扱う通信端末、Ｓｖはサービス装置で、音声応答
、画像情報の転送等を扱う０このサービス装置Ｓｖは交
換機ＥＸとの回路と音声、画像情報等の合成装置ｔＩＲ
８，音声メール等の蓄積装置Ｍを備えている。
かかる構成において、第３図に示した情報転送方式は合
成装置ＩＲ８に用いられ、有効となる。
成装置ＩＲ８に用いられ、有効となる。
即ち、情報の合成の例として、電話接置あるいは通信端
末Ｔに交換機ＥＸ側から音声応答により、各種アナンウ
ンスを行う場合、電話接置等を交換機を介してサービス
装置Ｓｖに接続される。このサービス装置Ｓｖではイン
タフェースＩＦを介して合成装置ＩＲ８に該当の回線（
例えば時分割多重回線の１つのタイムスロット）を接続
し、所定の音声データを合成して電話接置側へ送る。こ
のデータの合成と送出は、第３図に示した如く、合成デ
ータメモリ、転送バス、チャネル部ＣＨ＃ｉにより自動
的に且つハードウェア自律でデータ転送可能とする。
末Ｔに交換機ＥＸ側から音声応答により、各種アナンウ
ンスを行う場合、電話接置等を交換機を介してサービス
装置Ｓｖに接続される。このサービス装置Ｓｖではイン
タフェースＩＦを介して合成装置ＩＲ８に該当の回線（
例えば時分割多重回線の１つのタイムスロット）を接続
し、所定の音声データを合成して電話接置側へ送る。こ
のデータの合成と送出は、第３図に示した如く、合成デ
ータメモリ、転送バス、チャネル部ＣＨ＃ｉにより自動
的に且つハードウェア自律でデータ転送可能とする。
（６） 発明の詳細
な説明したように、本発明によれば、情報源と複数の情
報の送信先との間をバスで接続し、送信先にはメモリバ
ッファ（ＦＩＦＯメモリ）を備え、データの転送（情報
源とメモリバッファ間の転送）はブロック単位で行ない
、送信先には周期的に（例えば、多重化回線の相手先に
割当てられたタイムスロットに）、データ送出すること
で処理装置はアドレスの組立指定するだけとなり、デー
タ等の転送はノ・−ドウエア自律で高速化できるため、
送信回線数を増加でき、且つ経済的で融通性のあるデー
タ転送が可能となる。
報の送信先との間をバスで接続し、送信先にはメモリバ
ッファ（ＦＩＦＯメモリ）を備え、データの転送（情報
源とメモリバッファ間の転送）はブロック単位で行ない
、送信先には周期的に（例えば、多重化回線の相手先に
割当てられたタイムスロットに）、データ送出すること
で処理装置はアドレスの組立指定するだけとなり、デー
タ等の転送はノ・−ドウエア自律で高速化できるため、
送信回線数を増加でき、且つ経済的で融通性のあるデー
タ転送が可能となる。
第１図、第２図は従来あるデータ転送方式の構成図、第
３図は本発明の情報転送方式の実施例の構成図、第４図
は、本発明を適用したシステム構成例を示す図である０ ＣＴＬはメモリの制御部、ＳＤＭは合成データメモリ、
ＴＢＵＳは転送バス、ＣＨ＃０〜＃ｍはチャネル部。 垢１ 図 半２ 図
３図は本発明の情報転送方式の実施例の構成図、第４図
は、本発明を適用したシステム構成例を示す図である０ ＣＴＬはメモリの制御部、ＳＤＭは合成データメモリ、
ＴＢＵＳは転送バス、ＣＨ＃０〜＃ｍはチャネル部。 垢１ 図 半２ 図
Claims (1)
- ブロック化された情報を格納したメモリと、該ブロック
化された情報をブロック単位で読出す制御回路と、該情
報をブロック単位で蓄積し、所定周期で送出する情報送
出回路とを備え、前記メモリと前記情報送出回路とをパ
ス形式で接続して情報を転送することを特徴とする情報
転送方式０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57219656A JPS59110251A (ja) | 1982-12-15 | 1982-12-15 | 情報転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57219656A JPS59110251A (ja) | 1982-12-15 | 1982-12-15 | 情報転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59110251A true JPS59110251A (ja) | 1984-06-26 |
Family
ID=16738913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57219656A Pending JPS59110251A (ja) | 1982-12-15 | 1982-12-15 | 情報転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59110251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105549A (ja) * | 1986-10-22 | 1988-05-10 | Canon Inc | データ処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517840A (en) * | 1978-07-24 | 1980-02-07 | Hitachi Ltd | Data transfer system |
| JPS573126A (en) * | 1980-06-05 | 1982-01-08 | Nec Corp | Input and output controlling system |
-
1982
- 1982-12-15 JP JP57219656A patent/JPS59110251A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517840A (en) * | 1978-07-24 | 1980-02-07 | Hitachi Ltd | Data transfer system |
| JPS573126A (en) * | 1980-06-05 | 1982-01-08 | Nec Corp | Input and output controlling system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105549A (ja) * | 1986-10-22 | 1988-05-10 | Canon Inc | データ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69431080D1 (de) | Datenblockformat für Softwareträger und Wiedergabegerät | |
| JPH0632522B2 (ja) | ディジタル信号伝送方法 | |
| CA1306808C (en) | Integrated switching system and announcement circuit | |
| US4520479A (en) | Arrangement for re-arranging information for transmitting outgoing time-division multiplexed information obtained from incoming time-division multiplexed information | |
| JPS59110251A (ja) | 情報転送方式 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| US4387459A (en) | Non-buffered loop-timed channel bank | |
| JPS6331980B2 (ja) | ||
| JPH07191934A (ja) | 二重バス装置 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JPS62224194A (ja) | 時分割通信方式における通話路制御方式 | |
| KR100354134B1 (ko) | 다채널 음성 데이터를 실시간으로 처리하는 유엔피비엑스 장치 및 그 처리 방법 | |
| JPS6130799B2 (ja) | ||
| JPH03259640A (ja) | デジタルネットワーク通信システムにおけるデータ転送方式 | |
| JPH0654908B2 (ja) | 多元交換方式 | |
| JPH1041957A (ja) | Ａｔｍセルの同報制御方式 | |
| CA1228946A (en) | Announcement system | |
| JPS634760B2 (ja) | ||
| JPS61140300A (ja) | 時分割多重時間スイツチ回路 | |
| JPS6119250A (ja) | 回線切り替え制御方式 | |
| JPS59148093A (ja) | 音声メツセ−ジ変更方式 | |
| JPS5911318B2 (ja) | 時分割交換制御方式 | |
| JPS63110897A (ja) | デイジタル交換方式 | |
| JPS63240292A (ja) | 時間スイツチ | |
| JPS6252500B2 (ja) |