JPS6119250A - 回線切り替え制御方式 - Google Patents
回線切り替え制御方式Info
- Publication number
- JPS6119250A JPS6119250A JP13968284A JP13968284A JPS6119250A JP S6119250 A JPS6119250 A JP S6119250A JP 13968284 A JP13968284 A JP 13968284A JP 13968284 A JP13968284 A JP 13968284A JP S6119250 A JPS6119250 A JP S6119250A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- read
- line switching
- switching
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信装置であるＰＣＭ分岐中継装置で、種々
の回線切り替えを行う場合の、回線切り替え制御方式の
改良に関する。
の回線切り替えを行う場合の、回線切り替え制御方式の
改良に関する。
以下ＰＣＭ分岐中継装置の動作の要点について説明する
。
。
第２図はＰＣＭ分岐中継装置のブロック図、第３図は第
２図のスイッチングメモリ３への書き込み順序、読み出
し順序の説明図、第４図は第３図の読み出し順序の場合
の回線接続状況を示す線図である。
２図のスイッチングメモリ３への書き込み順序、読み出
し順序の説明図、第４図は第３図の読み出し順序の場合
の回線接続状況を示す線図である。
図中１はＰＣＭ分岐中継装置、２は多重化部、３はスイ
ッチングメモリ、４は分離部、５は読み出し専用メモリ
（以下ＲＯＭと称す）を示す。
ッチングメモリ、４は分離部、５は読み出し専用メモリ
（以下ＲＯＭと称す）を示す。
第２図において、Ａ局〜Ｄ局よりの信号ａ ｗ ｄはＰ
ＣＭ分岐中継装置１の多重化部２により多重化され、ス
イッチングメモリ３に、第３図の書き込み順序に示す如
（ａ、ｂ、ｃ、ｄの順に書き込まれる。
ＣＭ分岐中継装置１の多重化部２により多重化され、ス
イッチングメモリ３に、第３図の書き込み順序に示す如
（ａ、ｂ、ｃ、ｄの順に書き込まれる。
このスイッチングメモリ３よりの読み出しは、ＲＯＭ５
に設定されている回線切り替え情報の読み出し順序、例
えば第３図のイ行に示ず１，２゜３．４の順序、即ち１
番目に信号ｄ、２番目に信号ｃ、３番目に信号す、４番
目に信号ａを読み出すと、第４図（Ａ）に示す如（、Ｄ
局よりの信号ｄはＡ局に、０局よりの信号ＣはＢ局に、
Ｂ局よりの信号すは０局に、Ａ局よりの信号ａはＤ局に
送信され、又第３図口行に示す１’、２，３．４の順に
読・み出すと、第４図（Ｂ）に示す如く自局折り返しと
なり、又第３図ハ行に示す１，１，１゜１の順に読み出
すと第４図（Ｃ）に示す如くＡ局よりの一斉通報となる
。
に設定されている回線切り替え情報の読み出し順序、例
えば第３図のイ行に示ず１，２゜３．４の順序、即ち１
番目に信号ｄ、２番目に信号ｃ、３番目に信号す、４番
目に信号ａを読み出すと、第４図（Ａ）に示す如（、Ｄ
局よりの信号ｄはＡ局に、０局よりの信号ＣはＢ局に、
Ｂ局よりの信号すは０局に、Ａ局よりの信号ａはＤ局に
送信され、又第３図口行に示す１’、２，３．４の順に
読・み出すと、第４図（Ｂ）に示す如く自局折り返しと
なり、又第３図ハ行に示す１，１，１゜１の順に読み出
すと第４図（Ｃ）に示す如くＡ局よりの一斉通報となる
。
このように、ＲＯＭ５に設定されている回線切り替え情
報により各局よりの信号は、ＰＣＭ分岐中継装置１によ
り種々の回線切り替えを行うことが出来る。
報により各局よりの信号は、ＰＣＭ分岐中継装置１によ
り種々の回線切り替えを行うことが出来る。
この回線切り替えを、例えば自局折り返しから一斉通報
に変更する場合、高速に又手間が少なくて行えることが
望ましい。
に変更する場合、高速に又手間が少なくて行えることが
望ましい。
従来回線切り替え情報は、第５図（Ａ）（Ｂ）（Ｃ）に
示す如く、回線切り替え、自局折り返し、−斉通報等の
各回線切り替え情報毎に、ＲＯＭ６゜７．８に別個に書
き込んでおき、例えば回線切り替えを行う場合はＲＯＭ
６の、４番目の信号より１番目の信号方向に読み出す、
４，３，２．１の回線切り替え情報を、カウンタ９によ
り読み出し、第２図のスイッチングメモリ３に送り、こ
れに書き込まれたａ、ｂ、ｃ、ｄの信号をｄ、ｃ、ｂ。
示す如く、回線切り替え、自局折り返し、−斉通報等の
各回線切り替え情報毎に、ＲＯＭ６゜７．８に別個に書
き込んでおき、例えば回線切り替えを行う場合はＲＯＭ
６の、４番目の信号より１番目の信号方向に読み出す、
４，３，２．１の回線切り替え情報を、カウンタ９によ
り読み出し、第２図のスイッチングメモリ３に送り、こ
れに書き込まれたａ、ｂ、ｃ、ｄの信号をｄ、ｃ、ｂ。
ａの順に読み出し、分離部４にて分離し、Ｄ局にはａの
、０局にはｂの、Ｂ局にはＣの、Ａ局にはｄの信号を送
信する。
、０局にはｂの、Ｂ局にはＣの、Ａ局にはｄの信号を送
信する。
しかし、ここで例えば自局折り返しに変更する時は、Ｒ
ＯＭ６をＲＯＭ７に取替えねばならず時間がかかり手間
がかかる。
ＯＭ６をＲＯＭ７に取替えねばならず時間がかかり手間
がかかる。
上記説明の如く、従来は、回線切り替えを変更するのに
時間がかかり又手間が多くかかる問題点がある。
時間がかかり又手間が多くかかる問題点がある。
上記問題点は、１個の読み出し専用メモリに、種々の回
線切り替え情報をアドレス空間に分割して設定しておき
、この設定位置を、設定位置切り替え信号により選択す
ることで、種々の回線切り り替えを行な
えるようにした本発明の回線切り替え制御方式により解
決される。
線切り替え情報をアドレス空間に分割して設定しておき
、この設定位置を、設定位置切り替え信号により選択す
ることで、種々の回線切り り替えを行な
えるようにした本発明の回線切り替え制御方式により解
決される。
本発明では、１個のＲＯＭのアドレス空間に分割して種
々の回線切り替え情報を設定しておき、設定位置切り替
え信号により選択して切り替えを行うので、高速に又手
間が少なくて回線切り替えを行うことが出来る。
々の回線切り替え情報を設定しておき、設定位置切り替
え信号により選択して切り替えを行うので、高速に又手
間が少なくて回線切り替えを行うことが出来る。
第１図・（Ａ）は本発明の実施例のＲＯＭへの回線切り
替え情報設定を示す説明図、（Ｂ）は本発明の実施例の
設定位置切り替え信号によりＲＯＭの回線切り替え情報
を選択する場合のブロック図である。
替え情報設定を示す説明図、（Ｂ）は本発明の実施例の
設定位置切り替え信号によりＲＯＭの回線切り替え情報
を選択する場合のブロック図である。
図中９はカウンタ、１０はＲＯＭを示す。
先つ第１図のＲＯＭｌ０の００００〜０ＯＦＦのアドレ
ス空間には４番目の信号より１番目の信号方向に読み出
す、読み出し順序４． ３． ２． １の回線切り替え
情報を設定し、０１００〜０ＩＦＦのアドレス空間には
１番目の信号より４番目の信号方向に読み出す、読み出
し順序１，２，３゜４の回線切り替え情報を設定し、０
２００〜０２ＦＦのアドレス空間には１番目の信号のみ
読め出す、読め出し順序１，１．１．ｌの回線切り替え
情報を設定しておき、第１図（Ｂ）に示ずＡ８〜Ａ１５
の８ピツＩ・の設定位置切り替え信号により、ｏｏｏｏ
〜０ＯＦＦとか０１００〜０ＩＦＦとか０２００〜０２
ＦＦとかを選択する。
ス空間には４番目の信号より１番目の信号方向に読み出
す、読み出し順序４． ３． ２． １の回線切り替え
情報を設定し、０１００〜０ＩＦＦのアドレス空間には
１番目の信号より４番目の信号方向に読み出す、読み出
し順序１，２，３゜４の回線切り替え情報を設定し、０
２００〜０２ＦＦのアドレス空間には１番目の信号のみ
読め出す、読め出し順序１，１．１．ｌの回線切り替え
情報を設定しておき、第１図（Ｂ）に示ずＡ８〜Ａ１５
の８ピツＩ・の設定位置切り替え信号により、ｏｏｏｏ
〜０ＯＦＦとか０１００〜０ＩＦＦとか０２００〜０２
ＦＦとかを選択する。
例えば００００〜０ＯＦＦを選択したとすれば、カウン
タ９の出力のＡＯ〜Δ７の８ビツトの信号により、読み
出し順序４，３．２．１を読み出し、この順で第２図の
スイッチングメモリ３よりｄ。
タ９の出力のＡＯ〜Δ７の８ビツトの信号により、読み
出し順序４，３．２．１を読み出し、この順で第２図の
スイッチングメモリ３よりｄ。
ｃ、ｂ、ａの順に信号を読み出し、各局に送信する。
ここで例えば、自局折り返しに回線切り替えを変更する
場合は、８ヒツトの設定位置切り替え信号へ８〜Ａ］５
により０１００〜０１．ＦＦを選択すれば、自局折り返
しの状態となり、−斉通幸旧こ変更する場合は８ビツト
の設定位置切り替え信号Ａ８〜Ａ１５により０２００〜
０２ＦＦを選択すればよい。
場合は、８ヒツトの設定位置切り替え信号へ８〜Ａ］５
により０１００〜０１．ＦＦを選択すれば、自局折り返
しの状態となり、−斉通幸旧こ変更する場合は８ビツト
の設定位置切り替え信号Ａ８〜Ａ１５により０２００〜
０２ＦＦを選択すればよい。
征って回線切り替えを変更する場合、ＲＯＭを取り替え
る必要はなく、高速に又手間が少なくて行うことが出来
る。
る必要はなく、高速に又手間が少なくて行うことが出来
る。
以上詳細に説明せる如く本発明によれば、回線切り替え
を変更する場合、ＲＯＭを取り替える必要はなく、高速
に又手間が少なくて行うことが出来る効果がある。
を変更する場合、ＲＯＭを取り替える必要はなく、高速
に又手間が少なくて行うことが出来る効果がある。
第１図（Ａ）は、本発明の実施例のＲＯＭへの回線切り
替え情報設定を示す説明図、（Ｂ）は、本発明の実施例
の設定位置切り替え信号によりＲＯＭの回線切り替え情
報を選択する場合のブロック図、 第２図はＰＣＭ分岐中継装置のブロック図、第３図は第
２図のスイッチングメモリ３への書き込み順序、読み出
し順序の説明図、 第４図は第３図の読み出し順序の場合の回線接続状況を
示す線図、 第５図は従来例のＲＯＭへの読み出し順序設定を示す図
、 第６図は従来例のＲＯＭよりの読み出し順序読み出し方
法を示すブロック図である。 図において、 １はＰＣＭ分岐中継装置、 ２は多重化部、 ３はスイッチングメモリ、 ４は分離部、 ５〜８，１０は読み出し専用メモリ、 ９はカウンタを示す。 ギ １ 区 （Ａ） ＣＢ） スイッチングメ也すへ 第 ２ 図 纂 ３ 堕 察４ 口 茶 ５ ｇ 茅 ｒｆｆＪ 人／Ｉｓノう−二Ｉノ゛Ｘモソ
替え情報設定を示す説明図、（Ｂ）は、本発明の実施例
の設定位置切り替え信号によりＲＯＭの回線切り替え情
報を選択する場合のブロック図、 第２図はＰＣＭ分岐中継装置のブロック図、第３図は第
２図のスイッチングメモリ３への書き込み順序、読み出
し順序の説明図、 第４図は第３図の読み出し順序の場合の回線接続状況を
示す線図、 第５図は従来例のＲＯＭへの読み出し順序設定を示す図
、 第６図は従来例のＲＯＭよりの読み出し順序読み出し方
法を示すブロック図である。 図において、 １はＰＣＭ分岐中継装置、 ２は多重化部、 ３はスイッチングメモリ、 ４は分離部、 ５〜８，１０は読み出し専用メモリ、 ９はカウンタを示す。 ギ １ 区 （Ａ） ＣＢ） スイッチングメ也すへ 第 ２ 図 纂 ３ 堕 察４ 口 茶 ５ ｇ 茅 ｒｆｆＪ 人／Ｉｓノう−二Ｉノ゛Ｘモソ
Claims (1)
- 複数局よりの信号を多重化しスイッチングメモリに書き
込み、読み出し専用メモリに書き込まれた回線切り替え
情報の順番に読み出し、これを分離し該複数局に送信す
るＰＣＭ分岐中継装置において、１個の読み出し専用メ
モリに、種々の回線切り替え情報をアドレス空間に分割
して設定しておき、この設定位置を、設定位置切り替え
信号により選択することで、種々の回線切り替えを行な
えるようにしたことを特徴とする回線切り替え制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13968284A JPS6119250A (ja) | 1984-07-05 | 1984-07-05 | 回線切り替え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13968284A JPS6119250A (ja) | 1984-07-05 | 1984-07-05 | 回線切り替え制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6119250A true JPS6119250A (ja) | 1986-01-28 |
Family
ID=15250971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13968284A Pending JPS6119250A (ja) | 1984-07-05 | 1984-07-05 | 回線切り替え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6119250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132546A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | フレ−ムフオ−マツトデ−タ抽出回路 |
-
1984
- 1984-07-05 JP JP13968284A patent/JPS6119250A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132546A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | フレ−ムフオ−マツトデ−タ抽出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582749B2 (ja) | 時分割交換方式 | |
| ES8503186A1 (es) | Perfeccionamientos en dispositivos de conmutacion que tienen modulos agrupados de conmutacion a distancia interconectados para canales de comunicaciones | |
| RU96108917A (ru) | Сеть, обеспечивающая возможности использования множества видов средств передачи информации | |
| JPS6119250A (ja) | 回線切り替え制御方式 | |
| SU1480147A1 (ru) | Коммутационное устройство с распределенным управлением | |
| US4532624A (en) | Parity checking arrangement for a remote switching unit network | |
| JP2718090B2 (ja) | 高速回線アラーム情報通知方式 | |
| JP2734141B2 (ja) | パケットスイッチ | |
| JPS58103262A (ja) | 時分割通話路試験方式 | |
| US4514842A (en) | T-S-T-S-T Digital switching network | |
| JP2674003B2 (ja) | 時分割スイツチ制御メモリーコピー方式 | |
| JPS6147476B2 (ja) | ||
| JPS59110251A (ja) | 情報転送方式 | |
| JP2894016B2 (ja) | パケットスイッチ | |
| JPH0834456B2 (ja) | 時分割多重化装置 | |
| JPS61210753A (ja) | 電子交換機における音声メツセ−ジの送出方式 | |
| JPS59185497A (ja) | 加入者クラス識別回路 | |
| JPS5927518B2 (ja) | 時分割交換機 | |
| JPS6282799A (ja) | 時分割通話路接続方式 | |
| JPS6121036B2 (ja) | ||
| JPS59138197A (ja) | 時分割多重ネツトワ−クの制御回路 | |
| JPS6298897A (ja) | 時分割多方向マルチアクセス多重通信方式におけるデイジタルハイウエア製続方式 | |
| JPS60130947A (ja) | 通話路同期接続方式 | |
| JPS61239735A (ja) | 同期端局装置の零連抑圧方式 | |
| JPS58181380A (ja) | 画像音声伝送方式 |