JPS59112720A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ヒステリシスコンパレータを用いた発振器の
ヒステリシス量を、周波数制御信号に比例して変化させ
ることにより、周波数制御を行う装置に関する。

（ロ）従来技術 第１図は、従来の電圧制御発振器を示し、（１）はコン
バレーｊｔ（２１、コンデンサ（３）、及び抵抗（４）
より成る積分回路、（５）はコンパレータ、（６）はワ
ンショットタイ・・マー回路、（力は周波数制御信号端
、（８）はアナログスイッチである。

第１図において、積分回路（１）に設けたコンパレータ
（２）の負帰還側に周波数制御端（力を接続して周波数
制御信号を入力し、積分回路（１）に設けたコンパレー
ク（２）、コンデンサ（３）、抵抗（４）により積分さ
れる。続いてコンパレータ（２）を介して、ワンショッ
トタイマー回路（６）に入力される。ワンショットタイ
マー回路（６）では、入力が一定電圧以上となった時、
出力が一定時間ハイレベル状態となるため、ワンショッ
トタイマー回路（６）により、アナログスイッチ（８）
をオンとし、コンデンサ（３）の放電を行う。

従って、従来の電圧制御発振器では、リニアリティのよ
いスロープを作るために高速化が容易ではなかった。ま
た出力パルスの正負のデユーティを１：ｌにすることが
できなかった。

（ハ）発明の目的 本発明は、ヒステリシスコンパレータを用いた電圧制御
発振器を高速化するとともに、線形性及び周波数可変範
囲及び中心周波数の設定を容易にすることを目的とする
。

に）構成 本発明の構成は、コンパレータと、該コンパレータの出
力側に入力側を接続し、かつ前記コンパレータの負帰還
側に出力側を接続した積分回路と、″　　　　　　０　
　　　　　　　　　−せト徊寺の入力側に周波数制御信
号端を接続し、かつ出力側を第１の抵抗を介して前記コ
ンパレータの正帰還側に接続した乗算器と、該乗算器の
出力電圧を分圧する第２の抵抗とより成る電圧制御発振
器において、前記案算器内にアナログスイッチを設けた
ことを特徴とする電圧制御発振器である。

（ホ）実施例 第２図は本発明の実施例の原理図、第３図は本発明の一
実施例、第４図は本発明の他の一実施例である。（９）
は乗算器、００１４ま第１の抵抗、圓は第２の抵抗、（
１２）はコンパレーク、０は発振部、０４）はアナログ
スイッチ、（１■は可変抵抗器、叫はアナログスイッチ
、　（１７）はインバータ、（１〜はコンパレータ、α
鋳はオペアンプである。

まず、第２図において発振部Ｕの周波数は、積分回路（
刀の抵抗Ｒ８（４）、コンデンサＣ３（３）、コンパレ
ータ叩及びコンパレータαつの正帰還量により圧、ｖｆ
−：負帰還電圧とすれば ｖｆ＋　＝　（Ｒ１／Ｒ１＋　Ｒ２）　・ｖｏ−ｖｉｎ
　　　・−・−・−■但し、ｖｉｎ〉０ ここで、発振部叫の積分回路（１）が理想的であり、か
つｖＯが一定な場合には、発振周波数つまり正帰還量は
周波数制御信号ｖｉｎにより比例して変化する。

第２図の基本回路を実際の回路図に置き換えたものが、
第３図である。第３図において、オペアンプ（２）の正
側の入力端子に可変抵抗（ＬＳＩを接続して、オペアン
プ（２）への入力信号を常に正としてお（。

そして、周波数制御信号端（７）に周波数制御信号ｖｉ
ｎを入力することにより、オベア、ンプ（２）の出力で
、コンパレータ（２）の出力は 、’　　ｖｉ　＝　（Ｒ４／Ｒ５）ｖｉｎ　　　　　　
　　・−−−−−■１と表わされる。またコンパレーク
圓の出力電圧Ｖλ　によりアナログスイッチ（１４）を
オンオフすることができる。つまり、アナログスイッチ
（Ｌ４）のオンオフにより、オペアンプ（２）の出力電
圧ｖＯを１及びＯに規格化することができるということ
である。

これより、■式は、次の様に変形される。

ｖｆ＋〉ｖｆ−の時ＶｔｔＬ＝（Ｒ１／Ｒ１＋Ｒ２）ｖ
ｉ　−・＝■ｖｆ＋〈ｖｆ−の時Ｖｆ−ｔｌ＝　Ｏ・・
”−’■次に、第４図に示す場合について述べる。

まずオペアンプ（２）翰の正側の入力端子に可変抵抗器
α９を接続して、オペアンプ（２）（１９０入力信号を
常に正とする。同時に、周波数制御信号ｖｉｎをオペア
ンプ（２）α→に入力することにより、オペアンプ（２
）の出力電圧ｖｉｌ　、オペアンプα伽の出力電圧ｖｉ
２は抵抗Ｒ４，Ｒ５，’Ｒ６，Ｒ７により次の様に決定
される。

ｖｉｌ　＝＝　（Ｒ４／Ｒ５）　Ｍｉｎ　　　　　　　
　”・・”■ｖｉ２　＝＝　（Ｒ６／Ｒ７）　ｗｉｎ　
　　　　　　　　　−−・−・−■そして、オペアンプ
（Ｌ■の出力は、抵抗Ｒ８，Ｒ９゜及びコンパレータα
樽により構成される反転増幅器により反転される。続い
て、コンパレータ叫ニヨる出力電圧により、アナログス
イッチ（１４）（１６）が動作する。例えばコンパレー
タｕ７：Ｉにおいて、入力電圧ｖｆ十が入力電圧Ｖｆ−
よりも大きい時、アナログスイッチα４）がオンとなり
、同時にインバータ（１７）を介してアナログスイッチ
α６）はオフ状態であるため、オペアンプ（２）の出力
が抵抗Ｒ２を介して正帰還される。従って正帰還電圧ｖ
ｆ＋は次の式の様になる。

ｖｆ＋＝＝（Ｒ１／Ｒ１＋Ｒ２）”（Ｒ４／Ｒ５）ｗｉ
ｎ　　　−・−−−−■続いて、入力電圧ｖｆ＋が入力
電圧Ｖｆ−よりも小さい時、アナログスイッチ（１４）
がオフとなり、同時にインバータα力を介してアナログ
スイッチ（１６）がオン状態となり、コンパレータ０８
）の出力が抵抗Ｒ２（１０）を介して反転されたまま正
帰還される。従って、正帰還電圧Ｖｆ＋は次の式の様に
なる。

ｖｆ＋　：＝　−（Ｅｕ　／Ｒ］＋Ｒ２）　（Ｒ６／Ｒ
７）　（Ｒ８／Ｒ９）ｖｉｎ−＋＋＋■、：レヨ’）、
コンパレータ（１２）の出力は周波数制涜信号により可
変されろ。

また、抵抗Ｒ３はアナログスイッチα４）（１６）の切
替え時に生ずるスイッチ動作の遅れを補い、コンパレー
タ（１渇に正帰還をかけている。

更に、第３図と第４図に示した実施例のヒステリシス量
を計算すれば次の様になる。まず第３図の場合、■式、
■式より、 （Ｒ１／Ｒ１−１−Ｒ２）　ｖｉ　　　　　　　　　　
　　＋＋＋＋■第４図の場合、Ｒ４二Ｒ５，Ｒ６＝Ｒ７
＝Ｒ８＝Ｒ９とすれば■式■式より、 （Ｒ１／ｌ１１＋Ｒ２）ｖｉｎ　−（−Ｒ１／Ｒ１＋Ｅ
ｔ２）ｖｉｎ＝　２　（Ｒ１／Ｒ１＋Ｒ２）ｖｉｎ　　
　　　　　　　−−−−−−■従って０式は０式の２倍
のヒステリシス量をもつことができ、周波数の変化量を
２倍にすることができる。

（へ）効果 本発明の実施により、アナログスイッチを設けることに
より、高周波に対応することができ、更にデユーティが
１：ｌとなる発振を容易に得られる。またコストダウン
を大ぎく図ることもできる。

また、コンパレータを用いた電圧制御発振器の中心周波
数は第１及び第２の抵抗により容易に設定される。これ
と同時に、乗算器を構成している抵抗により、変調範囲
を容易に調整することができる。

すると共に、低コスト及び高速発振に対応で′８ケ

【図面の簡単な説明】

第１図は従来の電圧制御発振器、第２図は本発明の実施
例の原理図、第３図は本発明の一実施例、第４図は本発
明の他の一実施例である。 主な図番の貌鴫 （１）・・・積分回路、　（２）・・・コンパレータ、
　（７）・・・周波数制御信号端、　（」・・・乗算器
、　００）・・・第１の抵抗、　（１１）・・・第２の
抵抗、　ａｚ−・・コンパレータ、（１４１（１６）・
・・アナログスイッチ、　α鎮・・コンパレータ、住９
・・・オペアンプ。 第１図 第２図 第３図 第４　図

Claims (1)

【特許請求の範囲】
1. （１）　　コンパレータと、該コンパレータの出力側に
   入力側を接続し、かつ前記コンパレータの負帰還側に出
   力側を接続した積分回路と、ミ＃０人労−°　　　　　
   　　　　　　、 入力側に周波数制御信号端を接続し、かつ出力側を第１
   の抵抗を介して前記コンパレータの正帰還側に接続した
   乗算器と、該乗算器の出力電圧を分圧する第２の抵抗と
   より成る電圧制御発振器において、前記参算器内にアナ
   ログスイッチを設けたことを特徴とする電圧制御発振器
   。