JPS5911285B2 - 位相比較回路 - Google Patents

Description

【発明の詳細な説明】 本発明はフエイズロックドループ（以下単にＰＬＬと略
称する）、特にこのループを用いたマルチプレツクスス
テレオ復調回路に適用して好適な、二重平衡形差動増巾
回路を用いた位相比較回路に関する。

以下に、先ず図面を参照して、従来のこの種位相比較回
路の２つの例を説明する。

先ず、第１図を参照して、その従来の位相比較回路の一
つを説明する。

１１及び１２はＰＬＬによって周波数制御された１９Ｋ
Ｈ２の互いに逆相の矩形波信号、即ち基準信号の供給さ
れる入力端子、１３及び１４は複合ステレオ信号の１
９ＫＨＺの互いに逆相のパイロット信号、即ち正弦波の
供給される入力端子である。

又、１５及び１６は上述の基準信号及びパイロット信号
の位相差に応じた互いに逆極性の出力電圧の得られる出
力端子である。

この位相比較回路は二重平衡形差動増巾回路からなり、
これは三対の差動増巾回路１γ，１８及び２２からなっ
ている。

差動増巾回路１７は、スイッチング用トランジスタ１９
，２０、からなっている。

トランジスタ１９０ベースが入力端子１１に接続され、
トランジスタ２００ベースが入力端子１２に接続される
。

トランジスタ１９及び２０の各エミッタはトランジスタ
２１のコレクタに接続される。

トランジスタ２１のベースは入力端子１３に接続される
。

トランジスタ２１のエミツタは抵抗器２３をＡじて定電
流回路２４に接続される。

トランジスタ１９のコレクタは出力端子１６に接続され
る。

トランジスタ２０のコレクタは出力端子１５に接続され
ると共に、負荷抵抗器２５を通じて電源十Ｂに接続され
る。

他方、差動増巾回路１８はスイッチング用トランジスタ
２６．２７、増巾用トランジスタ２８、定電流回路２４
からなっている。

トランジスタ２６０ベースは入力端子１２に接続され、
トランジスタ２７のベースは入力端子１１に接続される
。

トランジスタ２６及び２７のエミツタはトランジスタ２
８のコレクタに接続され、トランジスタ２８のエミツタ
は抵抗器２９を通じて、定電流回路２４に接続される。

トランジスタ２８のベースは入力端子１４に接続される
。

トランジスタ２６のコレクタは抵抗器３０を通じて電源
＋Ｂに接続れる。

トランジスタ２７のコレクタは出力端子１５に接続され
る。

この第１図の位相比較回路は二重平衡形差動増巾回路の
負荷として、受動素子を有する負荷回路が設けられてい
る。

この位相比較回路は以下の様な欠点がある。

■ 増巾器としてのゲインは負荷抵抗器２５，３００値
、差動回路２２を構成するトランジスタ２Ｌ２８のエミ
ツタ抵抗器２３．２９の値を設定することにより定める
ことができるが、最適ゲインとなるようにこれらの抵抗
値を選ぶと、出力端１５．１６を通じて次段の増巾器へ
供給すべき直流電位は自ずと決まってしまい、所望の値
に自由に設定できない。

■ 負荷抵抗器２５ ．３０の抵抗値を正確に等しくす
ることが望ましいが、製造上どうしても若干の差を生じ
ることが常である。

そして、との抵控値の差が、端子１５．１６に直流的レ
ベル差、即ちオフセット電圧となって現れ、後段に，接
続される電圧制御発振器に悪影響を与える。

次に、第２図を参照レて、従来のこの種位相比較回路の
他の例を説明する。

第２図に於て、１１，１２ ．１３及び１４は第１図の
場合と同様の入力端子である。

又、１５は不平衡出力電流が得られる出力端子である。

この位相比較回路も二重平衡形差動増巾回路からなって
おり、その二重平衡形差動増巾回路は三対の差動増巾回
路３０．３１及び３２からなっている。

差動増巾回路３１はスイッチングｌ・ランジスタ３３，
３４、増巾用トランジスタ３９からなっている。

トランジスタ３３のベースが入力端子１１に接続され、
トランジスタ３４のベースが入力端子１２に接続される
。

トランジスタ３３及び３４の各エミツタがトランジスタ
３９のコレクタに接続される。

トランジスタ３９０ベースが入力端子１３に接続される
。

トランジスタ３９のエミツタが抵抗器４０を通じて接地
される。

トランジスタ３３のコレクタが負荷回路３５を通じて電
源＋Ｂに接続される。

負荷回路３５はトランジスタ３６，３Ｔ及び抵抗器３８
からなっており、トランジスタ３７のコレクタが接地さ
れ、そのエミツタがトランジスタ３６のベースに接続さ
れ、トランジスタ３７０ベースがトランジスタ３６のコ
レクタに接続される。

トランジスタ３６のエミツタは抵抗器３８を通じて電源
＋Ｂに接続される。

差動増巾回路３２はスイッチング用トランジスタ４２，
４３、増巾用トランジスタ４７からなっている。

トランジスタ４２０ベースが入力端子１２に接続され、
そのコレクタはトランジスタ３３のコレクタに接続され
る。

トランジスタ４３０ベースが入力端子１１に接続される
。

トランジスタ４２及び４３の各エミツタがトランジスタ
４７のコレクタに接続され、トランジスタ４７のエミツ
タが抵抗器４８を通じて接地されると共に、抵抗器４１
を通じてトランジスタ３９のエミツタに接続される。

トランジスタ４７のベースが入力端子１４に接続される
。

トランジスタ４３のコレクタがトランジスタ３４のコレ
クタに接続されると共に出力端子１５に接続される。

トランジスタ４３のコレクタは負荷回路４４を通じて電
源＋Ｂに接続される。

負荷回路４４はトランジスタ４５及ヒ抵抗器４６からな
っている。

トランジスタ４３のコレクタがトランジスタ４５のコレ
クタに接続され、トランジスタ４５０ベースがトランジ
スタ３６０ベースに接続され、トランジスタ４５のエミ
ツタが抵抗器４６を通じて電源＋Ｂに接続される。

この第２図の位相比較回路は二重平衡形差動増巾回路の
負荷として能動素子を有する負荷回路を用いているもの
である。

第２図の位相比較回路では利得はかなり大きなものが得
られるが、出力か不平衡であるので、比較されるべき２
つの信号の位相差に基く信号以外の妨害ノイズ成分を除
く場合の低域通過ｆ波器の時定数が頗る犬となるという
欠点がらる。

従来回路の欠点に鑑み、本発明は任意に利得を設定出来
ると共に、出力端に任意の直流レベルを与えることがで
きて直流バランスのよい平衡出力電流を得ることが出来
るこの種位相比較回路を提案せんとするものである。

以下に本発明をその実施例につき詳細に説明する。

本発明はフエイズ口ツクドループ特に、このループを用
いたマルチプレツクスステレオ復調回路の位相比較回路
として使用して好適な位相比較回路の場合について説明
する。

第３図を参照してそのマルチプレツクスステレオ復調回
路の全体の構成について説明する。

１は復合ステレオ信号の供給される入力端子、２は位相
比較回路、３は電流一電圧変換回路、４は低域通過Ｆ波
器、５は直流増巾回路、６は発振周波数７６ＫＨＺの電
流制そして、位相比較回路２一電流電圧変換回路３−低
域通過ｒ波器４一直流増巾回路５一可変発振器６一分周
器７一分周器８にてＰＬＬが構成される。

そして、位相比較回路２では入力端子１よりの複合ステ
レオ信号中の１９ＫＨ．Ｚ，のパイロット信号と分周器
８より得られた１９ＫＨＺの基準信号とが位相比較され
る。

又、分周器７よりの出力たる３８ＫＨＺの副搬送波信号
がステレオ復調回路９に供給される。

ステレオ復調回路９よりは夫々左及び右音声信号が得ら
れる。

本発明はこの第３図に於ける位相比較回路２に適用した
ものである。

以下に第４図を参照して本発明による位相比較回路の一
例を詳細に説明する。

１１及び１２は第３図に於ける分周器８よりの出力たる
互いに逆相の１９ＫＨ，ｚの基準信号（矩形波信号）の
供給される入力端子である。

１３及び１４は複合ステレオ信号中の１９ＫＨＺの互い
に逆相のパイロット信号の供給される入力端子である。

ＤＤＡは一対の差動巾回路５１ ．５２から成る二重平
衡形差動増巾回路で、これに位相比較されるべき上述の
基シ準信号及びパイロット信号が供給される。

差動増巾回路５１はスイッチング用トランジスタ５３，
５４、増巾用トランジスタ５５、定電流用トランジスタ
５７からなっている。

トランジスタ５３０ベースが入力端子１１に接続され、
トランジスタ５４０ベースが入力端子１２に接続される
。

トランジスタ５３及び５４のエミソタがトランジスタ５
５のコレクタに接続され、トランジスタ５５のエミツタ
が抵抗器５６を通じてトランジスタ５７のコレクタに接
続される。

トランジスタ５５０ベースが入力端子１３に接続される
。

トランジスタ５７のエミツタは電源一Ｂに接続される。

５９はバイアス用電源入力端子でろって、これよりの電
圧は抵抗器６０−ダイオード５８を通じて電源一Ｂに接
続され、抵抗器６０及びダイオード５８の接続中点かト
ランジスタ５７０ベースに接続される。

トランジスタ５４のコレクタは負荷回路６１を通じて電
源十Ｂに接続される。

この負荷回路６１は能動素子としてのダイオード６３及
び抵抗器６２の直列回路から成っている。

差動増巾回路５２はスイッチング用トランジスタ６４．
６５増巾用トランジスタ６６及び定電流用トランジスタ
６７から構成されている。

トランジスタ６４０ベースは入力端子１２に接続され、
トランジスタ６５のベースは入力端子１１に接続される
トランジスタ６４，６５の各エミツタがトランジスタ６
６のコレクタに接続され、トランジスタ６６のエミツタ
が抵抗器６７を通じてトランジスタ５７のコレクタに接
続される。

トランジスタ６４のコレクタがトランジスタ５３のコレ
クタに接続されると共に、負荷回路６８を通じて電源十
Ｂに接続される。

この負荷回路６８は能動素子としてのダイオード７０及
び抵抗器６９の直列回路からなっている。

又、トランジスタ６５のコレクタは、トランジスタ５４
のコレクタに接続される。

２重平衡形差動増巾回路の平衡出力電流、即ちトランジ
スタ５４及び６５のコレクタ電流の和及びトランジスタ
５３及び６４のコレクタ電流の和が夫々第１及び第２の
電流中継回路（カレントミラー回路）８１及び８２に夫
々供給される。

そして、これら第１及び第２の電流中継回路８１及び８
２の出力電流は夫々第３及び第４の電流中継回路８３及
び８４に供給される。

又、第１及び第２の電流中継回路８１ ．８２より夫々
第４及び第３の電流中継回路８４ ．８３に電流帰還が
掛けられる。

尚、電流中継回路（カレントミラー回路）は、そのトラ
ンジスタのコレクタ電流とそのダイオードのカソード電
流が略等しい回路である。

第１の電流中継回路８１は負荷回路６１のダイオード６
３とトランジスタ７２及び７４から構成されている。

そして、トランジスタ５４ ．６５のコレクタがトラン
ジスタ７２及び７４の各ベースに共通に接続される。

トランジスタ７２及び７４のエミツタは抵抗器７３及び
７５を通じて夫々電源＋Ｂに接続される，この第１の電
流中継回路８１の抵抗器６２．７３及び７５はその抵抗
値が等しく選ばれる。

第２の電流中継回路８２は負荷回路６８のダイオード７
０とトランジスタ７７及び７９から構成されている。

そして、トランジスタ５３．６４のコレクタがトランジ
スタ７７，７９の各ベースに共通に接続される。

又、トランジスタ７７及び７９の各エミツタは夫々抵抗
器７８及び８０を通じて電源十Ｂに接続される。

第３の電流中継回路８３はトランジスタ８５及びダイオ
ード８７から構成されている。

トランジスタ８５のコレクタはトランジスタ７２のコレ
クタに接続され、トランジスタ８５のエミツタは抵抗器
８６を通じて電源一Ｂに接続される。

トランジスタ８５０ベースがダイオード８７及び抵抗器
８８の直列回路を通じて電源一Ｂに接続される。

トランジスタ８５のベースはトランジスタ７７のコレク
タに接続される。

第４の電流中継回路８４はトランジスタ８９及びダイオ
ード９１から構成されている。

トランジスタ８９のエミツタは抵抗器９０を通じて電源
−Ｂに接続されると共に、トランジスタ８９のべ−スが
ダイオード９１及び抵抗器９２の直列回路を通じて電源
一Ｂに接続される。

トランジスタ８９０ベースがトランジスタ７４のコレク
タに接続される。

尚、抵抗器８６及び８８は値が等しく、又、抵抗器９２
及び９０は値が等しい。

そして、第１及び第３の電流中継回路８１及び８３の接
続中点と、第２及び第４の電流中継回路８２及び８４の
接続中点とより夫々上述の第１及び第２の信号の位相差
に基づいた平衡出力電流の得られる出力端子１６及び１
５が導出される。

即ち、 トランジスタ７２及び８５の接続中点より出力
端子１６が導出され、トランジスタ７９及び８９の接続
中点より出力端子１５が導出される。

次に第５図を参照して、本発明の他の実施例を説明する
も、上述の第４図の実施例と対応する部分には同→符号
を附して重複説明を省略する。

本例では二重平衡形差動増巾回路の負荷回路６１及び６
８の構成が第４図の場合と異る。

即ち、負荷回路６１はトランジスタ９５，９６、抵抗器
９７からなっている。

そして、トランジスタ６５のコレクタがトランジスタ９
６のベース及びトランジスタ９５のコレクタに接続され
る。

トランジスタ９６のコレクタが接地され、トランジスタ
９６のエミツタがトランジスタ９５のベースに接続され
る。

トランジスタ９５のエミツタｂ’＝抵抗器９７を通じて
電源十Ｂに接続される。

そして、トランジスタ９５０ベースがトランジスタ７２
，７４０各ベースに共通に接続される。

又、負荷回路６８はトランジスタ９８ ．９９及び抵抗
器１００からなっておシ、トランジスタ５３のコレクタ
がトランジスタ９９０ベース及びトランジスタ９８のコ
レクタに接続される。

トランジスタ９９のコレクタが接地される。

トランジスタ９９のエミツタがトランジスタ９８のベー
スに接続される。

トランジスタ９８のエミツタは抵抗器１００を通じて電
源＋Ｂに接続される。

そして、トランジスタ９Ｂのベースがトランジスタ７９
及び７７の各ベースに共通に接続される。

更に、本例では第１乃至第４の電流中継回路８１，８２
，８３及び８４が第４図の場合のそれらの構成と異って
いる。

第１の電流中継回路８１は負荷回路６１のトランジスタ
９５及び９６、トランジスタ７２及び７４から構成され
ている。

そして、トランジスタ７２ ，７４の各エミツタが夫夫
抵抗器７３及び７５を通じて電源十Ｂに接続される。

又、第２の電流中継回路８２は負荷回路６８のトランジ
スタ９８ ．９９及びトランジスタ７７，７９から構
成されている。

そしてトランジスタ７７，７９の各エミツタは抵抗器７
８．８０を通じて電源十Ｂに接続される。

第３の電流中継回路８３はトランジスタ８５，１０１及
び１０２から構成されている。

トランジスタ８５のコレクタがトランジスタ７２のコレ
クタに接続れ、トランジスタ８５のエミツタが抵抗器８
６を通じて電源一Ｂに接続される。

トランジスタ８５のベースがトランジスタ１０２のベー
スに接続される。

トランジスタ１０２のエミツタが抵抗器１０３を通じて
電源−Ｂに接続される。

トランジスタ１０１のエミツタがトランジスタ８５及び
１０２の各ベースに共通に接続される。

トランジスタ１０１０ベースは、トランジスタ１０２の
コレクタに接続される。

トランジスタ１０１のコレクタが電源十Ｂに接続される
。

又、第４の電流中継回路８４はトランジスタ８９，１０
４，１０５から構成されている。

トランジスタ８９のエミツタが抵抗器９０を通じて電源
一Ｂに接続される。

トランジスタ８９０ベースはトランジスタ１０５のベー
スに接続される。

トランジスタ１０５のエミツタは抵抗器１０６を通じて
電源一Ｂに接続される。

トランジスタ１０４のベースハトランジスタ１０５のコ
レクタに接続される。

トランジスタ１０４のコレクタが電源十Ｂに接続される
。

トランジスタ１０４及び１０１の各ベースは夫夫トラン
ジスタ７４及び７７の各コレクタに接続される。

そして、トランジスタ７９及び８９の接続中点より入力
端子１５が導出され、トランジスタ７２及び８５の接続
中点より出力端子１６が導出される。

その他の構成は第４図の場合と同様である。

次に第６図を参照して本発明の更に他の実施例を説明す
る。

この実施例では二重平衡形差動増巾回路の前段に他の差
動増巾回路を設けて、その差動増巾回路１１０を通じて
二重平衡形差動増巾回路に１９ＫＨＺの基準信号を供給
すると共に、１９ＫＨ２のパイロット信号は二重平衡形
差動増巾回路に直接供給するようにした場合である。

この第６図に於ても、第４図の場合と対応する部分には
同一符号を付して重複説明を省略する。

差動増巾回路１１０は増巾用トランジスタ１１１，１１
２、定電流用トランジスタ１１５から成っている。

トランジスタ１１１０ベースが入力端子１１に接続され
、トランジスタ１１２のベースが入力端子１２に接続さ
れる。

トランジスタ１１１及び１１２の各エミツタが夫々抵抗
器１１３，１１４を通じてトランジスタ１１５のコレク
タに接続スる。

トランジスタ１１５のエミツタは抵抗器１１６を通じて
電源一Ｂに接続される。

５９はトランジスタ１１５に対するバイアス用直流電源
入力端子であって、この入力端子５９が抵抗器６０及び
ダイオード５８の直列回路を通じて電源一Ｂに接続され
、抵抗器６０及びダイオード５８の接続中点がトランジ
スタ１１５のベースに接続される。

トランジスタ１１１及び１１２の各コレクタは夫々負荷
回路１１７，１１８を通じて電源十Ｂに接続される。

負荷回路１１７はダイオード１１９及びトランジスタ１
２１からなっている。

トランジスタ１１１のコレクタはダイオード１１９ヲ通
シてトランジスタ１２１のエミツタに接続され、トラン
ジスタ１２１のコレクタは電源十Ｂに接続される。

負荷回路１１８はダイオード１２０及びトランジスタ１
２１からなっている。

トランジスタ１１２のコレクタはダイオード１２０を通
じてトランジスタ１２１のエミツタに接続される３１２
２及び１２３はトランジスタ１２１に対するベースバイ
アス回路を構成する抵抗器でろって、その直列回路が電
源十Ｂ及び−Ｂ間に接続されている。

ソシてトランジスタ１１１のコレクタが二重平衡形差動
増巾回路のトランジスタ５３及び６５の各ベースに共通
に接続されると共に、トランジスタ１１２のコレクタが
トランジスタ５４及び６４のベースに共通に接続される
。

その他の構成は第４図の場合と同様であるので重複説明
を省略する。

上述の第４図，第５図及び第６図の実施例の回路におけ
る出力端子１５．１６間には直流電位は現れない。

又、各実施例の回路は、正負の２電源で駆動されている
ので、出力端子１５．１６はアースに対しほとんど直流
電位を持たない。

そこでこれらの出力端子１５．１６に所望の直流電位を
与える手段として、例えば第７図、第８図の直流増幅回
路に示すごとく、その入力端子１５８，１５９とアース
間に適高な抵抗器１５６，１５７を接続することが有効
である。

また独立した電源により入力端子１５８，１５９に直流
電位を与えることも可能である。

上述せる本発明位相比較回路によれば、位相比較される
べき第１及び第２の信号の供給される二重平衡形差動増
巾回路と、その二重平衡形差動増巾回路に設けられた能
動素子を含む一対の負荷回路と、二重平衡形差動増巾回
路の平衡出力電流が夫々供給される第１及び第２のカレ
ントミラー回路と、この第１及び第２のカレントミラー
回路の出力電流が夫々供給される第３及び第４のカレン
トミラー回路とを有し、第１及び第２のカレントミラー
回路より第４及び第３のカレントミラー回路に電流帰還
が掛けられ、上記第１及び第３のカレントミラー回路の
接続中点と第２及び第４のカレントミラー回路の接続中
点とより、第１及び第２の信号の位相差に応じた平衡出
力電流を得るようにしたものであるから、次のような利
点がある。

増巾器としてのゲインと次段に与えるべき直流電位を独
立に設定することが出来て、直流バランスのよい平衡出
力を得ることが出来る。

又、本発明による位相比較回路を上述せるマルチプレツ
クスステレオ復調回路の位相比較器に適用する時は、上
述したように直流バランスのよい平衡出力電流を得るこ
とが出来る。

又、本発明による位相比較回路を上述せるマルチプレツ
クスステレオ復調回路の位相比較器に適用する時は、逆
極性の平衡出力電流が得られるので、上述した直流増巾
回路との間に低域通過Ｆ波器を挿入することにより、複
合ステレオ信号中の１９ＫＨＺのパイロット信号以外の
変調成分を容易に打消すことが可能である。

又、その低域通過沢波器の設計も容易となる。

更に、直流増巾回路に対して、直流バランスのよい信号
を供給することが出来る。

従って、第３図に於ける電流制御形可変発振器の位相発
振周波数のオフセット及びドリフトが改善される。

又、複合ステレオ信号成分によるビート障害が低減出来
ると共に、ＰＬＬ用の前置増巾器を省略し得、ＰＬＬの
感度を大ならししめることが出来るへ 上述の各実施例に於で、二電源の場合を示したが一電源
でもよいことは勿論である。

【図面の簡単な説明】 第１図及び第２図は従来の位相比較回路の例を示す回路
結線図、第３図は本発明位相比較回路を適用して好適な
フエイズ口ツクドループタイプのマルチプレツクスステ
レオ復調回路の→りを示スブロック線図、第４図，第５
図及び第６図は本発明による位相比較回路の例を示す回
路結線図である。 ６１及び６８は能動素子を含む一対の負荷回路、８Ｌ８
２．８３及び８４は夫々第１，第２，第３及び第４のカ
レントミラー回路である。

Claims (1)

【特許請求の範囲】
1. １ 位相比較されるべき第１及び第２の信号の供給され
   る二重平衡形差動増巾回路と、該二重平衡形差動増巾回
   路に設けられた能動素子を含む一対の負荷回路と、上記
   二重平衡形差動増巾回路の平衡出力電流が夫々供給され
   る第１及び第２のカレントミラー回路と、該第１及び第
   ２のカレントミラー回路の出力電流が夫々供給される第
   ３及び第４のカレントミラー回路とを有し、上記第１及
   び第２のカレントミラー回路より上記第４及び第３のカ
   レントミラー回路に電流帰還が掛けられ、上記第１及び
   第３のカレントミラー回路の接続中点と上記第２及び第
   ４のカレントミラー回路の接続中点とより上記第１及び
   第２の信号の位相差に応じた平衡出力電流を得るように
   したことを特徴とする位相比較回路。