JPS6125242B2 - - Google Patents
Info
- Publication number
- JPS6125242B2 JPS6125242B2 JP6953378A JP6953378A JPS6125242B2 JP S6125242 B2 JPS6125242 B2 JP S6125242B2 JP 6953378 A JP6953378 A JP 6953378A JP 6953378 A JP6953378 A JP 6953378A JP S6125242 B2 JPS6125242 B2 JP S6125242B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- common
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は特に集積回路化に好適する逓倍回路
に関する。
に関する。
一般に周波数逓倍回路を実現するにはインダク
タンスＬやコンデンサＣ等のいわゆるLC素子が
必要となるので、集積回路化が困難であつた。ま
た、この場合LC素子を外付けとするとそれだけ
外部接続ピン数が増大するので好ましくなかつ
た。
タンスＬやコンデンサＣ等のいわゆるLC素子が
必要となるので、集積回路化が困難であつた。ま
た、この場合LC素子を外付けとするとそれだけ
外部接続ピン数が増大するので好ましくなかつ
た。
このため、従来いわゆるマルチプライヤ方式の
逓倍回路が実現されているが、この方式では必要
とする素子数（部品数）が多いので回路構成が複
雑化すると共に、それだけコスト高になるという
欠点を有していた。
逓倍回路が実現されているが、この方式では必要
とする素子数（部品数）が多いので回路構成が複
雑化すると共に、それだけコスト高になるという
欠点を有していた。
そこで、この発明は以上のような点に鑑みてな
されたもので、LC素子を用いないで済むと共に
従来のマルチプライヤ方式によるものに比較して
必要とする素子数（部品数）が少なくて済み、そ
れだけ回路構成を簡易にして低コスト化を図り得
るので特に集積回路化に好適する極めて良好な逓
倍回路を提供することを目的としている。
されたもので、LC素子を用いないで済むと共に
従来のマルチプライヤ方式によるものに比較して
必要とする素子数（部品数）が少なくて済み、そ
れだけ回路構成を簡易にして低コスト化を図り得
るので特に集積回路化に好適する極めて良好な逓
倍回路を提供することを目的としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第１図に示すように被逓倍信号（基
本波）となる入力正弦波ＶIN＝sinωｔ）が印加
される入力両端はそれぞれ互いのエミツタ面積が
異ならせた二対の差動形トランジスタQ1，Q2お
よびQ1′，Q2′の各ベースに対応させて共通に接続
される。ここで、二対の差動形トランジスタ
Q1，Q2およびQ1′，Q2′は各共通エミツタがそれ
ぞれ定電流源ＩB，ＩBを介して負電源−ＶEEに接
続され且つ各共通コレクタが負荷抵抗ＲL，ＲLを
介して正電源＋Ｖccに接続されるもので、それぞ
れエミツタ電流密度を異ならせるためにQ1およ
びQ1′がQ2およびQ2′に対してＮ倍のエミツタ面
積を有している。
本波）となる入力正弦波ＶIN＝sinωｔ）が印加
される入力両端はそれぞれ互いのエミツタ面積が
異ならせた二対の差動形トランジスタQ1，Q2お
よびQ1′，Q2′の各ベースに対応させて共通に接続
される。ここで、二対の差動形トランジスタ
Q1，Q2およびQ1′，Q2′は各共通エミツタがそれ
ぞれ定電流源ＩB，ＩBを介して負電源−ＶEEに接
続され且つ各共通コレクタが負荷抵抗ＲL，ＲLを
介して正電源＋Ｖccに接続されるもので、それぞ
れエミツタ電流密度を異ならせるためにQ1およ
びQ1′がQ2およびQ2′に対してＮ倍のエミツタ面
積を有している。
而して以上の構成において、その詳細は後述す
るが入力電圧（ＶIN／ＶT）に対する相互コンダ
クタンス（ｇm/I0）つまりゲインの変化は第２
図に示すように、前者の±１付近では後者が略比
例した関係にあるから ｇｍ＝Ｋ・ＶIN（Ｋ：定数） となる。これより、出力電圧ＶOUTは ＶOUT＝（ＲL・Ｋ・ＶIN）ＶIN ＝ＲL・Ｋ・ＶIN ２ となる。
るが入力電圧（ＶIN／ＶT）に対する相互コンダ
クタンス（ｇm/I0）つまりゲインの変化は第２
図に示すように、前者の±１付近では後者が略比
例した関係にあるから ｇｍ＝Ｋ・ＶIN（Ｋ：定数） となる。これより、出力電圧ＶOUTは ＶOUT＝（ＲL・Ｋ・ＶIN）ＶIN ＝ＲL・Ｋ・ＶIN ２ となる。
従つて、以上のような入出力特性を有する増幅
回路に加えられる入力信号が正弦波であれば、出
力信号は ＶOUT＝ＲL・Ｋ・ＶIN ２＝ＲL・Ｋ・sin2ωｔ ＝ＲL・Ｋ（１−ｃｏｓ２ωｔ／２） ＝ＲＬ・Ｋ／２−ＲＬ・Ｋ／２cos2ωｔ となつて、入力正弦波の２倍の周波数の余弦波を
つまりは二逓倍された出力を得ることができる。
回路に加えられる入力信号が正弦波であれば、出
力信号は ＶOUT＝ＲL・Ｋ・ＶIN ２＝ＲL・Ｋ・sin2ωｔ ＝ＲL・Ｋ（１−ｃｏｓ２ωｔ／２） ＝ＲＬ・Ｋ／２−ＲＬ・Ｋ／２cos2ωｔ となつて、入力正弦波の２倍の周波数の余弦波を
つまりは二逓倍された出力を得ることができる。
第３図は以上のような入出力関係を図式的に表
わしたものである。
わしたものである。
次に以上において第１図に示した回路が第２図
に示すような入出力特性を有していることについ
て説明する。すなわち、第４図は第１図より一対
の差動形トランジスタQ1，Q2部を抜き出して示
すもので、このような回路においては次のような
関係が成立している。
に示すような入出力特性を有していることについ
て説明する。すなわち、第４図は第１図より一対
の差動形トランジスタQ1，Q2部を抜き出して示
すもので、このような回路においては次のような
関係が成立している。
先ずベース電流を無視した場合の各コレクタ電
流ＩC1，ＩC2と共通エミツタ電流つまり定電流源
ＩBによる電流ＩBとの間には ＩB＝ＩC1＋ＩC2 ……(1) の関係が成立する。また、入力電圧ＶINと各ベー
スエミツタ間電圧ＶBe1，ＶBe2との間には ＶIN＝ＶBe1−ＶBe2 ……(2) なる関係が成立する。そして、各コレクタ電流Ｉ
C1，ＩC2は ＩC1＝I01・exp（ＶBe1／ＶT） ……(3) ＩC2＝I02・exp（ＶBe2／ＶT） ……(4) で表わすことができる。但し、I01，I02およびＶT
はトランジスタの逆方向飽和電流および熱電圧
（＝KT／ｑ，Ｋ：ボルツマン定数、Ｔ：絶対温
度、ｑ：電子電荷）成分である。
流ＩC1，ＩC2と共通エミツタ電流つまり定電流源
ＩBによる電流ＩBとの間には ＩB＝ＩC1＋ＩC2 ……(1) の関係が成立する。また、入力電圧ＶINと各ベー
スエミツタ間電圧ＶBe1，ＶBe2との間には ＶIN＝ＶBe1−ＶBe2 ……(2) なる関係が成立する。そして、各コレクタ電流Ｉ
C1，ＩC2は ＩC1＝I01・exp（ＶBe1／ＶT） ……(3) ＩC2＝I02・exp（ＶBe2／ＶT） ……(4) で表わすことができる。但し、I01，I02およびＶT
はトランジスタの逆方向飽和電流および熱電圧
（＝KT／ｑ，Ｋ：ボルツマン定数、Ｔ：絶対温
度、ｑ：電子電荷）成分である。
また、逆方向飽和電流I01×I02はエミツタ面積を
A1，A2とすると I01＝γe1A1，I02＝γe2A2 ……(5) と表わすことができる（但しγｅ：定数）ので I02＝Ａ２／Ａ１・I01 となり、ここでA2/A1＝Ｎとすると I02＝Ｎ・I01 ……(6) となる。
A1，A2とすると I01＝γe1A1，I02＝γe2A2 ……(5) と表わすことができる（但しγｅ：定数）ので I02＝Ａ２／Ａ１・I01 となり、ここでA2/A1＝Ｎとすると I02＝Ｎ・I01 ……(6) となる。
而して、この(6)式と前記(1)，(3)，(4)式から
ＩB＝I01exp（ＶＢｅ１／ＶＴ）
｛１＋Ｎ・ｅｘｐ（ＶＢｅ２／ＶＴ）／ｅｘｐ（
ＶＢｅ１／ＶＴ｝ ＝I01exp（ＶBe1／ＶT） ・｛１＋Nexp（ＶBe2−ＶBe1／ＶT）｝
……(7) が得られる。また、この(7)式と前記(2)式から I01＝ＩＢ／ｅｘｐ（ＶＢｅ１／ＶＴ）・｛１＋Ｎｅｘｐ（−ＶＩＮ／ＶＴ）｝ ……(8) が得られる。さらに、この(8)式と前記(3)式から が得られ、これは第４図に示した如きエミツタ面
積を互いに異ならせた差動形トランジスタの入力
電圧とコレクタ電流の関係にほかならない。
ＶＢｅ１／ＶＴ｝ ＝I01exp（ＶBe1／ＶT） ・｛１＋Nexp（ＶBe2−ＶBe1／ＶT）｝
……(7) が得られる。また、この(7)式と前記(2)式から I01＝ＩＢ／ｅｘｐ（ＶＢｅ１／ＶＴ）・｛１＋Ｎｅｘｐ（−ＶＩＮ／ＶＴ）｝ ……(8) が得られる。さらに、この(8)式と前記(3)式から が得られ、これは第４図に示した如きエミツタ面
積を互いに異ならせた差動形トランジスタの入力
電圧とコレクタ電流の関係にほかならない。
ここで、再び第１図の回路に戻ると、負荷抵抗
ＲLを流れる電流IRLは IRL＝ＩC1＋ＩC1′ であつて、ＩC1′は前記(9)式において入力電圧が
逆相で入つた場合に相当するので と表わすことができるから、結局IRLは となる。
ＲLを流れる電流IRLは IRL＝ＩC1＋ＩC1′ であつて、ＩC1′は前記(9)式において入力電圧が
逆相で入つた場合に相当するので と表わすことができるから、結局IRLは となる。
そして、この(10)式を入力電圧で偏微分してやれ
ば、第１図に示した増幅回路の相互コンダクタン
スｇｍとなり が得られる。この(11)式においてＮをパラメータと
して（ＶIN／ＶT）に対する（ｇm/I0）を求めて
プロツトしたのが第５図であつて、これが第２図
で簡略化して示したものにほかならず、（ＶIN／
ＶT）が±１の範囲でリニアーな関係にあること
が明らかである。
ば、第１図に示した増幅回路の相互コンダクタン
スｇｍとなり が得られる。この(11)式においてＮをパラメータと
して（ＶIN／ＶT）に対する（ｇm/I0）を求めて
プロツトしたのが第５図であつて、これが第２図
で簡略化して示したものにほかならず、（ＶIN／
ＶT）が±１の範囲でリニアーな関係にあること
が明らかである。
つまり、このようにリニアーな部分を利用して
前述したように入力正弦波の２倍の周波数の余弦
（正弦）波が得られるものであるが、第５図の結
果からエミツタ面積比Ｎは１を除く２〜16の範囲
に選定するのが適当であることも分る。
前述したように入力正弦波の２倍の周波数の余弦
（正弦）波が得られるものであるが、第５図の結
果からエミツタ面積比Ｎは１を除く２〜16の範囲
に選定するのが適当であることも分る。
第６図ａ，ｂは他の実施例を示すもので、各差
動形トランジスタのエミツタ電流密度を変えるつ
まりバランスを崩すのに、ａは各一方のトランジ
スタQ2，Q2′のエミツタに抵抗ＲEを挿入した例
であり、ｂは入力両端と各差動形トランジスタの
各ベース間に挿入するトランジスタQ3，Q3′と抵
抗ＲB，ＲB′とでベースバイアスをずらすように
した例である。
動形トランジスタのエミツタ電流密度を変えるつ
まりバランスを崩すのに、ａは各一方のトランジ
スタQ2，Q2′のエミツタに抵抗ＲEを挿入した例
であり、ｂは入力両端と各差動形トランジスタの
各ベース間に挿入するトランジスタQ3，Q3′と抵
抗ＲB，ＲB′とでベースバイアスをずらすように
した例である。
ところで、以上のような逓倍回路は特に集積回
路化を図る場合に好適するもので、広く一般の回
路に適用可能であるが例えばワイヤレスマイクに
おいてキヤリアを作るために水晶発振器の出力を
逓倍する場合、２ｍトランシーバにおけるキヤリ
ア発生のために逓倍する場合、FMステレオチユ
ーナにおけるマルチプレツクスMPX回路のサブ
キヤリアを発生させるために逓倍する場合に使用
し得るものである。
路化を図る場合に好適するもので、広く一般の回
路に適用可能であるが例えばワイヤレスマイクに
おいてキヤリアを作るために水晶発振器の出力を
逓倍する場合、２ｍトランシーバにおけるキヤリ
ア発生のために逓倍する場合、FMステレオチユ
ーナにおけるマルチプレツクスMPX回路のサブ
キヤリアを発生させるために逓倍する場合に使用
し得るものである。
そして、以上のような逓倍回路は最小限４個の
トランジスタと２個の抵抗だけで構成し得るの
で、必要とする素子数が少くそれだけ構成簡易に
して低コスト化に寄与し得、特に集積回路し易す
いという利点を有している。また、使用する各素
子の特性が整合していれば原理的に基本波を抑圧
して不要信号の混入が少ない出力が得られるとい
う利点もある。さらには電源に対して直列に入る
素子が少ないのでそれだけ低電源電圧で動作可能
となる利点もある 従つて以上詳述したようにこの発明によれば、
LC素子を用いないで済むと共に従来のマルチプ
ライヤ方式によるものに比較して必要とする素子
数が少なくて済み、それだけ回路構成を簡易にし
て低コスト化を図り得るので特に集積回路化に好
適する極めて良好な逓倍回路を提供することが可
能となる。
トランジスタと２個の抵抗だけで構成し得るの
で、必要とする素子数が少くそれだけ構成簡易に
して低コスト化に寄与し得、特に集積回路し易す
いという利点を有している。また、使用する各素
子の特性が整合していれば原理的に基本波を抑圧
して不要信号の混入が少ない出力が得られるとい
う利点もある。さらには電源に対して直列に入る
素子が少ないのでそれだけ低電源電圧で動作可能
となる利点もある 従つて以上詳述したようにこの発明によれば、
LC素子を用いないで済むと共に従来のマルチプ
ライヤ方式によるものに比較して必要とする素子
数が少なくて済み、それだけ回路構成を簡易にし
て低コスト化を図り得るので特に集積回路化に好
適する極めて良好な逓倍回路を提供することが可
能となる。
第１図はこの発明に係る逓倍回路の一実施例を
示す結線図、第２図は第１図の動作を説明するた
めに簡略化して示す入出力特性曲線図、第３図は
同じく図式化して示す入出力関係図、第４図は同
じく第１図より一対の差動形トランジスタを抜き
出して示す図、第５図は同じく入出力特性の詳細
を示す曲線図、第６図ａ，ｂは異なる他の実施例
を示す結線図である。 Q1，Q2，Q1′，Q2′…トランジスタ、ＲL…抵
抗、ＩB…定電流源。
示す結線図、第２図は第１図の動作を説明するた
めに簡略化して示す入出力特性曲線図、第３図は
同じく図式化して示す入出力関係図、第４図は同
じく第１図より一対の差動形トランジスタを抜き
出して示す図、第５図は同じく入出力特性の詳細
を示す曲線図、第６図ａ，ｂは異なる他の実施例
を示す結線図である。 Q1，Q2，Q1′，Q2′…トランジスタ、ＲL…抵
抗、ＩB…定電流源。
Claims (1)
- １ 第１のトランジスタおよび該第１のトランジ
スタよりも大なるエミツタ面積を有する第２のト
ランジスタの各エミツタを共通に接続してなる第
１の差動形トランジスタと、ベースが上記第２の
トランジスタのベースに共通接続されると共にコ
レクタが上記第１のトランジスタのコレクタに共
通接続された第３のトランジスタおよび該第３の
トランジスタよりも大なるエミツタ面積を有して
ベースが上記第１のトランジスタのベースに共通
接続されると共にコレクタが上記第２のトランジ
スタのコレクタに共通接続された第４のトランジ
スタの各エミツタを共通に接続してなる第２の差
動形トランジスタと、上記第１および第３のトラ
ンジスタの共通コレクタと第１電源間に接続され
た第１の負荷と、上記第２および第４のトランジ
スタの共通コレクタと上記第１電源間に接続され
た第２の負荷と、上記第１の差動形トランジスタ
の共通エミツタと第２電源間に接続された第１の
定電流源と、上記第２の差動形トランジスタの共
通エミツタと上記第２電源間に接続された第２の
定電流源とを具備し、上記第１および第４のトラ
ンンジスタの共通ベースと上記第２および第３の
トランジスタの共通ベースとの間に被逓倍信号を
印加することにより、上記第１または第２の負荷
の両端から上記被逓倍信号の２逓倍信号を導出す
るように構成したことを特徴とする逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6953378A JPS54160155A (en) | 1978-06-09 | 1978-06-09 | Multiplying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6953378A JPS54160155A (en) | 1978-06-09 | 1978-06-09 | Multiplying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54160155A JPS54160155A (en) | 1979-12-18 |
| JPS6125242B2 true JPS6125242B2 (ja) | 1986-06-14 |
Family
ID=13405450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6953378A Granted JPS54160155A (en) | 1978-06-09 | 1978-06-09 | Multiplying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54160155A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2887919B2 (ja) * | 1991-01-29 | 1999-05-10 | 日本電気株式会社 | 周波数逓倍・ミキサ回路 |
| JP2887993B2 (ja) * | 1991-10-25 | 1999-05-10 | 日本電気株式会社 | 周波数ミキサ回路 |
| JP2884869B2 (ja) * | 1991-12-12 | 1999-04-19 | 日本電気株式会社 | 周波数ミキサ回路 |
| JP2861795B2 (ja) * | 1994-02-25 | 1999-02-24 | 日本電気株式会社 | 周波数逓倍回路 |
-
1978
- 1978-06-09 JP JP6953378A patent/JPS54160155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54160155A (en) | 1979-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPS6148290B2 (ja) | ||
| JP2800213B2 (ja) | 集積ジャイレータ発振器 | |
| JPS6030125B2 (ja) | 可変リアクタンス回路 | |
| JP3429840B2 (ja) | 四象限乗算回路及びこの回路を有するｆｍ受信機 | |
| US4169248A (en) | Oscillating circuit | |
| JPH01161904A (ja) | 移相発振器 | |
| JPH02155305A (ja) | フィルタ装置 | |
| JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
| KR0131175B1 (ko) | 위상 시프트 회로 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JPH07321577A (ja) | 可変利得増幅回路 | |
| JPH0239881B2 (ja) | ||
| US3808564A (en) | Semiconductor impedance conversion circuit and applications thereof | |
| WO1985004536A1 (en) | Circuit and method for linearizing the output signal of a fm detector | |
| JPS5941636Y2 (ja) | Ｃｍｏｓ発振回路 | |
| JPS6223164Y2 (ja) | ||
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH0317464Y2 (ja) | ||
| JP3326635B2 (ja) | アンプ回路 | |
| JP2614060B2 (ja) | 温度補償されたミクサ回路 | |
| JPH0520004B2 (ja) | ||
| JPH0114726B2 (ja) | ||
| JPH03753Y2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 |