JPS5911286B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS5911286B2 JPS5911286B2 JP51117819A JP11781976A JPS5911286B2 JP S5911286 B2 JPS5911286 B2 JP S5911286B2 JP 51117819 A JP51117819 A JP 51117819A JP 11781976 A JP11781976 A JP 11781976A JP S5911286 B2 JPS5911286 B2 JP S5911286B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- circuit
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はいわゆるカレントミラー回路と呼ばれているト
ランジスタ回路の改良に関する。
ランジスタ回路の改良に関する。
先ず第１図を参照して、従来のこの種トランジスタ回路
について説明する。
について説明する。
特性の等しい第１及び第２のＰＮＰ形トランジスタＱｔ
，Ｑ２の各エミツタが正電源十Ｂに接続され、その
各ベースが共通に第１のトランジスタＱ１のコレクタに
接続され、第１及び第２のトランジスタＱｔ ，Ｑ２
の各コレクタより第１及び第２の端子Ｔ１ ，Ｔ２が導
出され、之等第１及び第２の端子Ｔ１，Ｔ２ より略等
しい電流が流れるようになされている。
，Ｑ２の各エミツタが正電源十Ｂに接続され、その
各ベースが共通に第１のトランジスタＱ１のコレクタに
接続され、第１及び第２のトランジスタＱｔ ，Ｑ２
の各コレクタより第１及び第２の端子Ｔ１ ，Ｔ２が導
出され、之等第１及び第２の端子Ｔ１，Ｔ２ より略等
しい電流が流れるようになされている。
尚、第１のトランジスタＱ１はダイオードとして機能す
る。
る。
次にこのトランジスタ回路の動作を説明しよう。
トランジスタＱｌ ，Ｑ２の各エミソタ及びベース電
流を夫々Ｉｏｌ ツ■Ｅ２ ；■Ｂ１ ９■Ｂ２、端子
Ｔ１ ，Ｔ２の電流を１１ｔ’２ｔｌ’ランジスタＱ１
，Ｑ２のエミツタ接地電流増巾率を共にｈＦＥ１
と夫々する。
流を夫々Ｉｏｌ ツ■Ｅ２ ；■Ｂ１ ９■Ｂ２、端子
Ｔ１ ，Ｔ２の電流を１１ｔ’２ｔｌ’ランジスタＱ１
，Ｑ２のエミツタ接地電流増巾率を共にｈＦＥ１
と夫々する。
■Ｅｌ−ＩＢＩ なので、■１は次式の如く表わされる
。
。
■ 一Ｉ８１＋■Ｂ２ ・・・・・・・・・（１）１
又、ＩＢ２は次式の如く表わされる。
又、Ｉ２は次式の如く表わされる。
トランジスタＱ．，Ｑ２は特性が等しく、又、両ベース
・エミツタ間電圧が等しくなされているから、ＩＥ１＝
ＩＥ２となる。
・エミツタ間電圧が等しくなされているから、ＩＥ１＝
ＩＥ２となる。
従って： Ｉ２／Ｉ１は次式の如く表わされる。
従ってｈＦＥが大きければ大きい程Ｉ２／■１は１に近
くなる。
くなる。
しかし、ｈＦＥの値には限度があるので１２／■１ を
１に近づけるにも自ら限度がある。
１に近づけるにも自ら限度がある。
そこで、従来第２図に示す如ク■２／Ｉ１を一層１１に
近づけるようにしたこの種トランジスタ回路が提案され
ている。
近づけるようにしたこの種トランジスタ回路が提案され
ている。
以下これについて説明するも、第２図に於て第１図と対
応する部分に同一符号を付して重複説明を省略する。
応する部分に同一符号を付して重複説明を省略する。
第２図のトランジスタ回路では、第１及び第２のトラン
ジスタＱ１ ，Ｑ２のほかにＮＰＮ形の第３のトラン
ジスタＱ３が設けられ、第１及び第２のトランジスタＱ
１ ，Ｑ２０ベースが第３のトランジスタＱ３のエミ
ツタに接続され、第３のトランジスタＱ３のコレクタが
接地されると共に、そのベースが第１のトランジスタＱ
１ のコレクタに接続されている。
ジスタＱ１ ，Ｑ２のほかにＮＰＮ形の第３のトラン
ジスタＱ３が設けられ、第１及び第２のトランジスタＱ
１ ，Ｑ２０ベースが第３のトランジスタＱ３のエミ
ツタに接続され、第３のトランジスタＱ３のコレクタが
接地されると共に、そのベースが第１のトランジスタＱ
１ のコレクタに接続されている。
次にこのトランジスタ回路の動作を説明しよう。
第３のトランジスタＱ３のベース電流をＩ Ｂ３、エミ
ツタ接地電流増巾率をｈＦＥ２と夫々する。
ツタ接地電流増巾率をｈＦＥ２と夫々する。
■１は次式の如く表わされる。
又、■Ｂ３は次式の如く表わされる。
又、■２は次式の如く表わされる。
トランジスタＱ．，Ｑ３は特性が等しく、又、両ベース
・エミツタ間電圧が等しくなされているから、第１図と
同様にＩＥ１−ＩＥ２ となる。
・エミツタ間電圧が等しくなされているから、第１図と
同様にＩＥ１−ＩＥ２ となる。
従って、■２／Ｉ１は次式の如く表わされる。
従って、式（４） ， （８）を比較すると、両ｈ Ｆ
Ｅ，が等しいときは、式（８）の方が式（４）に比し、
Ｉ２／Ｉ１がより１に近くなることが解るが、之でも尚
不十分である。
Ｅ，が等しいときは、式（８）の方が式（４）に比し、
Ｉ２／Ｉ１がより１に近くなることが解るが、之でも尚
不十分である。
上述の第２図のトランジスタ回路をモノリシック半導体
集積回路化する場合には、第１及び第２のトランジスタ
Ｑ＋ ，Ｑ２ をラテラルトランジスタとし、第３の
トランジスタＱ３はコレクタが接地されているのでバー
チカルトランシスタとして構成し得る。
集積回路化する場合には、第１及び第２のトランジスタ
Ｑ＋ ，Ｑ２ をラテラルトランジスタとし、第３の
トランジスタＱ３はコレクタが接地されているのでバー
チカルトランシスタとして構成し得る。
従って、この場合はｈＦＥｔ ｔｈＦＥ２が夫々５，
４０程度であるので、■２／Ｉ１は となる。
４０程度であるので、■２／Ｉ１は となる。
又、上述の第１図及び第２図に於ける第２のトランジス
タＱ２を２個以上（同じ特性のもの）設けて同様に接続
することにより、その複数の第２のトランジスタＱ２の
夫々の第２の端子より略等しい電流が流れるようにする
ことができる。
タＱ２を２個以上（同じ特性のもの）設けて同様に接続
することにより、その複数の第２のトランジスタＱ２の
夫々の第２の端子より略等しい電流が流れるようにする
ことができる。
第３図は第２のトランジスタを例えば３個、即ちトラン
ジスタＱ２ ，Ｑ２′を設けた場合である。
ジスタＱ２ ，Ｑ２′を設けた場合である。
Ｔ２ ，Ｔ２ ’はその各トランジスタＱ２１Ｑ２’
のコレクタに接続された第２の端子である。
のコレクタに接続された第２の端子である。
この場合、各トランジスタＱ１ ，Ｑ２ ，Ｑ２′のエ
ミツタ倶１に抵抗値の等しい電流帰還用エミツタ抵抗器
ＲＥ１，ＲＥ２ ｔＲ’Ｅ２を接続することにより、こ
のトランジスタ回路を高Ｓ／Ｎ１低歪率、広ダイナミッ
クレンジ、高安定にすることが出来る。
ミツタ倶１に抵抗値の等しい電流帰還用エミツタ抵抗器
ＲＥ１，ＲＥ２ ｔＲ’Ｅ２を接続することにより、こ
のトランジスタ回路を高Ｓ／Ｎ１低歪率、広ダイナミッ
クレンジ、高安定にすることが出来る。
ところが、かかるトランジスタ回路をモノリシツク半導
体集積回路化した場合、その抵抗器ＲＥ＋ＲＥ２ ，Ｒ
′Ｅ２の抵抗値にバラソキ（例えば６係程度）が生じて
しまい、このため端子Ｔ，ｔＴ２ｔＴ′２を流れる電流
■１ ，■２ ，Ｉ′２にバラッキが生じてしまう。
体集積回路化した場合、その抵抗器ＲＥ＋ＲＥ２ ，Ｒ
′Ｅ２の抵抗値にバラソキ（例えば６係程度）が生じて
しまい、このため端子Ｔ，ｔＴ２ｔＴ′２を流れる電流
■１ ，■２ ，Ｉ′２にバラッキが生じてしまう。
かかる点に鑑み、本発明は第２のトランジスタを複数個
設けたこの種トランジスタ回路に於て、高Ｓ／Ｎ，低歪
率、広ダイナミックレンジ、高安定であると共に、複数
の第２のトランジスタに対する複数の端子の電流の等し
さの程度の高いものを得んとするものである。
設けたこの種トランジスタ回路に於て、高Ｓ／Ｎ，低歪
率、広ダイナミックレンジ、高安定であると共に、複数
の第２のトランジスタに対する複数の端子の電流の等し
さの程度の高いものを得んとするものである。
本発明トランジスタ回路に於ては、第１の端子及びＮ（
−２，３，４，・・・・・・）個の第２の端子を具備し
、コレクタ・ベース間が接続された第１のトランジスタ
のコレクタが第１の端子に接続されると共にそのエミッ
タが第１のエミッタ抵抗器を通じて基準電位点に接続さ
れ、夫々一端が基準電位点に楼続されたＮ個の第２のエ
ミッタ抵抗器の他端が夫々同じ個数のＭＮ（Ｍ＝ｉ ，
２ ， ３ ，・・・・・・）個の第２のトランジス
タ（第１のトランジスタと同じ導電形のトランジスタ）
のエミッタに共通に接続され、Ｎ個の第２のエミッタ抵
抗器に流れる電流の平均電流に略等しい電流がＮ個の第
２の端子に流れるようにＭＮ２個の第２のトランジスタ
の各コレクタがＮ個の第２の端子に分散して接続され、
第１のトランジスタ及びＭＮ２個の第２のトランジスタ
の各ベースが互いに接続されて成るものである。
−２，３，４，・・・・・・）個の第２の端子を具備し
、コレクタ・ベース間が接続された第１のトランジスタ
のコレクタが第１の端子に接続されると共にそのエミッ
タが第１のエミッタ抵抗器を通じて基準電位点に接続さ
れ、夫々一端が基準電位点に楼続されたＮ個の第２のエ
ミッタ抵抗器の他端が夫々同じ個数のＭＮ（Ｍ＝ｉ ，
２ ， ３ ，・・・・・・）個の第２のトランジス
タ（第１のトランジスタと同じ導電形のトランジスタ）
のエミッタに共通に接続され、Ｎ個の第２のエミッタ抵
抗器に流れる電流の平均電流に略等しい電流がＮ個の第
２の端子に流れるようにＭＮ２個の第２のトランジスタ
の各コレクタがＮ個の第２の端子に分散して接続され、
第１のトランジスタ及びＭＮ２個の第２のトランジスタ
の各ベースが互いに接続されて成るものである。
以下に第４図を参照して、本発明トランジスタ回路の一
実施例を説明するも、第４図に於て第１図乃至第３図と
対応する部分には同一符号を付して一部重複説明を省略
する。
実施例を説明するも、第４図に於て第１図乃至第３図と
対応する部分には同一符号を付して一部重複説明を省略
する。
この場合は、第３図の第２のトランジスタＱ２ ｔＱ
’２に対応して夫々同じ特性のトランジスタ（ＰＮＰ形
）Ｑ２ａ，Ｑ２ｂ；Ｑ′２ａ，Ｑ′２ｂを設ける。
’２に対応して夫々同じ特性のトランジスタ（ＰＮＰ形
）Ｑ２ａ，Ｑ２ｂ；Ｑ′２ａ，Ｑ′２ｂを設ける。
トランジスタＱ２ ａ ｔ Ｑ２ ｂの各エミツタを共
通の第２のエミツタ抵抗ｉ５Ｒ。
通の第２のエミツタ抵抗ｉ５Ｒ。
２を通じて電源十Ｂに接続し、トランジスタＱ’２ ａ
！ Ｑ’２ ｂの各エミツタを共通の第２の抵抗器Ｒ
′Ｅ２を通じて電源十Ｂに接続する。
！ Ｑ’２ ｂの各エミツタを共通の第２の抵抗器Ｒ
′Ｅ２を通じて電源十Ｂに接続する。
トランジスタＱ２ａ ，Ｑ’２ａ の各コレクタを端
子Ｔ２に接続し、トランジスタＱ２ｂ ，Ｑ′２ｂの各
コレクタを端子Ｔ′２に接続する。
子Ｔ２に接続し、トランジスタＱ２ｂ ，Ｑ′２ｂの各
コレクタを端子Ｔ′２に接続する。
この場合、エミツタ抵抗ｈ ＲＥ ２ ，Ｒ’ Ｅ ２
に流れる電流（直流電流）をＩ ，Ｉ’Ｅ２ とす
ると、トランジスタＱ２ａ，Ｅ２ Ｑ２ ｂ，Ｑ’２ ａ ｔ Ｑ’２ １）のベース電流
を無視すれば、電流Ｉ２ｔＩ’２ぱ、 となる。
に流れる電流（直流電流）をＩ ，Ｉ’Ｅ２ とす
ると、トランジスタＱ２ａ，Ｅ２ Ｑ２ ｂ，Ｑ’２ ａ ｔ Ｑ’２ １）のベース電流
を無視すれば、電流Ｉ２ｔＩ’２ぱ、 となる。
この第４図のトランジスタ回路は例えば増巾回路、掛算
回路等の能動負荷として使用することができる。
回路等の能動負荷として使用することができる。
第４図の場合は各トランジスタＱ１ ｔＱ ２ａ
ｔ Ｑ ２ｂ ｔ Ｑ’２ ａ ｔ Ｑ’２
ｂ ＊ Ｑ ３ がＰＮＰ形の場合であるが、ＮＰ
Ｎ形の場合は第５図のように構成することができるが、
第５図に於て第４図と対応する部分には同一符号を付し
て重複説明を省略する。
ｔ Ｑ ２ｂ ｔ Ｑ’２ ａ ｔ Ｑ’２
ｂ ＊ Ｑ ３ がＰＮＰ形の場合であるが、ＮＰ
Ｎ形の場合は第５図のように構成することができるが、
第５図に於て第４図と対応する部分には同一符号を付し
て重複説明を省略する。
尚、第４図の場合は基準電位点は電源十Ｂであったが、
第５図の場合は接地となる。
第５図の場合は接地となる。
この第５図のトランジスタ回路は差動回路の定電流回路
として使用することができる。
として使用することができる。
次に本発明トランジスタ回路をステレオ復調回路に適用
した一例について第６図を参照して説明しよう。
した一例について第６図を参照して説明しよう。
第６図に於て、１は複合ステレオ信号の供給される入力
端子、２ａ，２ｂは３８ｋＨｚの副搬送波信号の供給さ
れる入力端子、３Ｌ，３Ｒはステレオ復調出力たる左及
び右音声信号出力端子である。
端子、２ａ，２ｂは３８ｋＨｚの副搬送波信号の供給さ
れる入力端子、３Ｌ，３Ｒはステレオ復調出力たる左及
び右音声信号出力端子である。
又、４は電源端子であって、これに電源＋Ｂ？接続され
る。
る。
６及び７は複合ステレオ信号が夫々供給される第１及び
第２の差動増巾回路（第１及び第２のトランジスタ回路
）である。
第２の差動増巾回路（第１及び第２のトランジスタ回路
）である。
１０は第３及び第４の差動増巾回路（差動スイッチング
回路）８及び９からなり、副搬送波信号及び第１の差動
増巾回路６よりの複合ステレオ信号が供給されて掛算さ
れる掛算回路である。
回路）８及び９からなり、副搬送波信号及び第１の差動
増巾回路６よりの複合ステレオ信号が供給されて掛算さ
れる掛算回路である。
２３はカレントミラー回路である。
第１の差動増巾回路６は増巾用トランジスタＴｒ，，Ｔ
ｒ２、定電流用トランジスタＴ ｒ３ ａ ＋Ｔｒ３ｄ
１Ｔｒ６ａ〜Ｔｒ６ｄから構成されている。
ｒ２、定電流用トランジスタＴ ｒ３ ａ ＋Ｔｒ３ｄ
１Ｔｒ６ａ〜Ｔｒ６ｄから構成されている。
トランジスタＴｒｌ ｔＴｒ２の各エミツタは直線性
改善のための抵抗器３６を通じて互いに接続される。
改善のための抵抗器３６を通じて互いに接続される。
トランジスタＴｒ３ａ−Ｔｒａｄの各エミツタが抵抗器
４３を通じて接地され、トランジスタＴｒ６ａ−Ｔｒ６
ｄの各エミツタを通じて接地される。
４３を通じて接地され、トランジスタＴｒ６ａ−Ｔｒ６
ｄの各エミツタを通じて接地される。
第２の差動増巾回路７は増巾用トランジスタＴｒ４
ｔＴｒ５ 、定電流用トランジスタＴｒｌ ７ ａＴｒ
ｙ ７ｄ ｔＴｒｔ ｓａ −Ｔｒｘ ｓｄから構成さ
れている。
ｔＴｒ５ 、定電流用トランジスタＴｒｌ ７ ａＴｒ
ｙ ７ｄ ｔＴｒｔ ｓａ −Ｔｒｘ ｓｄから構成さ
れている。
トランジスタＴｒ４ ｔＴｒ５の各エミツタは直線性
改善のための抵抗器３７を通じて互いに接続される。
改善のための抵抗器３７を通じて互いに接続される。
トランジスタＴｒ１ａ−Ｔｒ，ｂ の各エミツタが抵抗
器４５を通じて接地され、トランジスタＴｒｓ ａ ”
Ｔｒ ｒ ８ｄの各エミツタが抵抗器４６を通じて接地
される。
器４５を通じて接地され、トランジスタＴｒｓ ａ ”
Ｔｒ ｒ ８ｄの各エミツタが抵抗器４６を通じて接地
される。
更ニ、トランジスタＴｒ１のエミツタがトランジスタＴ
ｒａａ ｗＴｒ６ｂ ｔＴｒ＋ ７ｄ ｔＴｒｔ ｓ
ｂの各ＩＬ／クタに接続される。
ｒａａ ｗＴｒ６ｂ ｔＴｒ＋ ７ｄ ｔＴｒｔ ｓ
ｂの各ＩＬ／クタに接続される。
トランジスタＴ，２のエミッタかトランジスタＴｒ３ｄ
ｗＴｒａａ ｔＴｒ＋ ７ ｃ ，Ｔｒｌ８Ｃの各コ
レクタに接続される。
ｗＴｒａａ ｔＴｒ＋ ７ ｃ ，Ｔｒｌ８Ｃの各コ
レクタに接続される。
トランジスタＴｒ４のエミッタカ．玉トランジスタＴｒ
３ｏ，Ｔｒｅ ｅ ，’ｒｒ１７ ａ ｔ Ｔｒｔ ｓ
ｄの各コレクタに接続される。
３ｏ，Ｔｒｅ ｅ ，’ｒｒ１７ ａ ｔ Ｔｒｔ ｓ
ｄの各コレクタに接続される。
トランジスタＴｒ５のエミッタがトランジスタＴｒ３
ｂ ｔＴｒ６ ｄ ，Ｔｒ１ ｂ ，Ｔｒｌ Ｂ２Ｌの
各コレクタに接続される。
ｂ ｔＴｒ６ ｄ ，Ｔｒ１ ｂ ，Ｔｒｌ Ｂ２Ｌの
各コレクタに接続される。
第１及び第２の差動増巾回路６，７の定電流用トランジ
スタ’ｌ’ｒ３ ａ −ｊＴｒ３ ｄ ｔＴｒ６ａ −
’ｒｒ６ｄ ；Ｔｒ， ．，ａ −’ｒｒ Ｉ ７ ｄ
ｔＴｒＩ Ｂ ａ−−’ｒｒ１Ｂ ｄ は同じ特性の
ＮＰＮ形トランジスタとされ、之等トランジスタに対し
て、電源端子４及び接地間に接続されたミューテイング
制御スイッチＳＷ７ 抵抗器３０−トランジスタＴｒｌ
５一抵抗器４２の直列回路？びトランジスタＴｒｌ５の
コレクタ・ベース間に接続されたダイオード構成のトラ
ンジスタＴｒｌ６ よりなる回路が設けられる。
スタ’ｌ’ｒ３ ａ −ｊＴｒ３ ｄ ｔＴｒ６ａ −
’ｒｒ６ｄ ；Ｔｒ， ．，ａ −’ｒｒ Ｉ ７ ｄ
ｔＴｒＩ Ｂ ａ−−’ｒｒ１Ｂ ｄ は同じ特性の
ＮＰＮ形トランジスタとされ、之等トランジスタに対し
て、電源端子４及び接地間に接続されたミューテイング
制御スイッチＳＷ７ 抵抗器３０−トランジスタＴｒｌ
５一抵抗器４２の直列回路？びトランジスタＴｒｌ５の
コレクタ・ベース間に接続されたダイオード構成のトラ
ンジスタＴｒｌ６ よりなる回路が設けられる。
トランジスタＴ，１５のベースはトランジスタＴｒｓ
ａ−Ｔｒｓｄ，Ｔ’ｒ”６ａ −Ｔ’ｒ６ ｄ ：Ｔｒ
， ７ａ−Ｔ，１７ａ ｔＴｒｌ ３ａ 〜Ｔｒ１８ｄ
の各ベースに共通に接続される。
ａ−Ｔｒｓｄ，Ｔ’ｒ”６ａ −Ｔ’ｒ６ ｄ ：Ｔｒ
， ７ａ−Ｔ，１７ａ ｔＴｒｌ ３ａ 〜Ｔｒ１８ｄ
の各ベースに共通に接続される。
そして、抵抗器４２は抵抗器４３，４４，４５，４６と
抵抗が等しくされる。
抵抗が等しくされる。
そしてトランジスタＴｒ３ａ〜’ｒｒ３ａ ％ ’ｒｒ
ａ ａ〜Ｔｒ’６ ｄ ；’ｒｒ， ７ａ 〜Ｔ”ｒｔ
７ｄ ％Ｔ’ｒｔ ８ ａ ．〜ＴＴ１８ ｄ 及び
抵抗器４２ ，４３ ，４４，４５，４６にて本発明に
よるトランジスタ回路たるカレントミラー回路５０が構
成される。
ａ ａ〜Ｔｒ’６ ｄ ；’ｒｒ， ７ａ 〜Ｔ”ｒｔ
７ｄ ％Ｔ’ｒｔ ８ ａ ．〜ＴＴ１８ ｄ 及び
抵抗器４２ ，４３ ，４４，４５，４６にて本発明に
よるトランジスタ回路たるカレントミラー回路５０が構
成される。
この場合、抵抗器４３〜４６に流れる電流■。
１〜ＩＯ４は等しくなる。
掛算回路１０は上述したように、第３及び第４の差動増
巾回路８及び９から構成されている。
巾回路８及び９から構成されている。
第３の差動増巾回路８は一対の増巾用トランジスタＴｒ
７ ，Ｔｒ８から構成されている。
７ ，Ｔｒ８から構成されている。
第４の差動増巾回路９は増巾用トランジスタＴ ｒｇ
，Ｔｙ１０から構成されている。
，Ｔｙ１０から構成されている。
そして、これら、第３及び第４の差動増巾回路８，９に
入力端子２ａ及び２ｂよ９ ３ ８ ｋＨｚ の副搬送
波信号が平衡入力として供給されている。
入力端子２ａ及び２ｂよ９ ３ ８ ｋＨｚ の副搬送
波信号が平衡入力として供給されている。
そして、この掛算回路１０は、第１の差動増巾回路６の
各増巾用トランジスタＴｒ，，Ｔｒのコレクタ側に積上
げられる如く接続されている。
各増巾用トランジスタＴｒ，，Ｔｒのコレクタ側に積上
げられる如く接続されている。
トランジスタＴｒ７及びＴｒ９の各コレクタは、負荷抵
抗器２０を通じて電源Ｅ３に接続され、トランジスタＴ
ｒ８及び’ｒｒｔｏの各コレクタは負荷抵抗器２１を通
じて電源Ｅ３に接続されている。
抗器２０を通じて電源Ｅ３に接続され、トランジスタＴ
ｒ８及び’ｒｒｔｏの各コレクタは負荷抵抗器２１を通
じて電源Ｅ３に接続されている。
これら負荷抵抗器２０及び２１は同じ抵抗値ＲＬを有し
ている。
ている。
そして、トランジスタＴｒ及びＴｒ，の各コレクタより
左音声信号出力端子３Ｌが導出され、トランジスタＴｒ
８及びＴｒｌＯの各コレクタより右音声信号出力端子３
Ｒが導出されている。
左音声信号出力端子３Ｌが導出され、トランジスタＴｒ
８及びＴｒｌＯの各コレクタより右音声信号出力端子３
Ｒが導出されている。
カレントミラー回路２３は掛算回路１０の第３及び第４
の差動増１１回路８，９の各トランジスタのコレクタ側
に積上げる如く接続されたトランジスタＴｊｌｌ ，Ｔ
ｒｌ２ 及び第２の差動増巾回路７のトランジスタＴ
’ｒ＋のコレクタ側に接続されたトランジスタＴｒ１３
ｔＴｒｔ４ から構成されている。
の差動増１１回路８，９の各トランジスタのコレクタ側
に積上げる如く接続されたトランジスタＴｊｌｌ ，Ｔ
ｒｌ２ 及び第２の差動増巾回路７のトランジスタＴ
’ｒ＋のコレクタ側に接続されたトランジスタＴｒ１３
ｔＴｒｔ４ から構成されている。
トランジスタＴ’ｒ’ｙ及びＴｒ９の各コレクタがトラ
ンジスタＴ’ｒｔｔ−レクタに接続され、トランジスタ
Ｔｌ”ｌ１のエミツタが電流帰還用エミツタ抵抗？３８
を通じて電源端子４に接続されている。
ンジスタＴ’ｒｔｔ−レクタに接続され、トランジスタ
Ｔｌ”ｌ１のエミツタが電流帰還用エミツタ抵抗？３８
を通じて電源端子４に接続されている。
更にトランジスタＴ，８及びＴｒｘｏの各コレクタが、
トランジスタＴｒ１のコレクタに接続され、トランジス
タＴｒｉのエミツタが電流帰還用エミツタ抵抗器３９を
通じて電源端子４に接続されている。
トランジスタＴｒ１のコレクタに接続され、トランジス
タＴｒｉのエミツタが電流帰還用エミツタ抵抗器３９を
通じて電源端子４に接続されている。
トランジスタＴｒ４のコレクタがトランジスタＴｌ”ｌ
４のコレクタ及びトランジスタＴｒｌ３のベースに接続
され、トランジスタＴｒ１４のエミツタが電流帰還用エ
ミツタ抵抗器４０を通じて電源端子４に接続され、トラ
ンジスタＴｒｌ３のコレクタが接地され、トランジスタ
Ｔ のエミツタがトランジスタＴｒ４のベースｒ３ に接続されると共にトランジスタＴ，１１及びＴｒｌ２
の各ベースに接続され。
４のコレクタ及びトランジスタＴｒｌ３のベースに接続
され、トランジスタＴｒ１４のエミツタが電流帰還用エ
ミツタ抵抗器４０を通じて電源端子４に接続され、トラ
ンジスタＴｒｌ３のコレクタが接地され、トランジスタ
Ｔ のエミツタがトランジスタＴｒ４のベースｒ３ に接続されると共にトランジスタＴ，１１及びＴｒｌ２
の各ベースに接続され。
尚、抵抗器３９，４０ ．４１は同じ抵抗である。
斯くして、トランジスタＴｒｌ４のコレクタ・エミツタ
間に流れる複合ステレオ信号に基づく電流がトランジス
タＴ’ｒｔ及びＴｒ１に中継される。
間に流れる複合ステレオ信号に基づく電流がトランジス
タＴ’ｒｔ及びＴｒ１に中継される。
第１及び第２の差動増巾回路６及び７の各トランジスタ
Ｔｒ，，Ｔｒ２，Ｔｒ４及びＴ１５にはバイアス電源（
定電圧電源）Ｅ２によって、夫々同じ抵抗値の抵抗器１
５，１６，１７及び１８を介して同一バイアス電圧が与
えられている。
Ｔｒ，，Ｔｒ２，Ｔｒ４及びＴ１５にはバイアス電源（
定電圧電源）Ｅ２によって、夫々同じ抵抗値の抵抗器１
５，１６，１７及び１８を介して同一バイアス電圧が与
えられている。
尚、トランジスタＴ ｒ１ ５ Ｔ ｒ４の各ベース
間には抵抗器４１が接続されている。
間には抵抗器４１が接続されている。
そして、入力端子１よりの複合ステレオ信号が増巾回路
６のトランジスタＴｒ２のベースに供給されるようにな
されると共ニ、複合ステレオ信号がセバレーションコン
トロール用可変抵抗器５を通じて第２の差動増巾回路７
のトランジスタＴｒ５のベースに供給されるようになさ
れている。
６のトランジスタＴｒ２のベースに供給されるようにな
されると共ニ、複合ステレオ信号がセバレーションコン
トロール用可変抵抗器５を通じて第２の差動増巾回路７
のトランジスタＴｒ５のベースに供給されるようになさ
れている。
そして、従来と同様に、ＦＭ中間周波増巾回路よりの中
間周波信号を検波（振幅検波）し、この検波出力が所定
レベル以下のとき出力が得られる回路（図示せず）を設
け、その出力をミューテイング制御信号として、之にて
スイッチ（実際には半導体スイッチング素子）ＳＷを制
御し、ミューテイング時にオフにするようにしている。
間周波信号を検波（振幅検波）し、この検波出力が所定
レベル以下のとき出力が得られる回路（図示せず）を設
け、その出力をミューテイング制御信号として、之にて
スイッチ（実際には半導体スイッチング素子）ＳＷを制
御し、ミューテイング時にオフにするようにしている。
次にこの第６図の回路の動作を第１図の等価回路をも参
照して説明しよう。
照して説明しよう。
第７図に於て、第６図と対応する部分には同一符号を付
して重複説明を省略する。
して重複説明を省略する。
第７図に於て、２７及び２８は掛算回路１０よりの直流
電流■２を含む掛算出力一（Ｒ−Ｌ）及び（Ｌ−Ｒ）の
電流源を示す。
電流■２を含む掛算出力一（Ｒ−Ｌ）及び（Ｌ−Ｒ）の
電流源を示す。
又、２５及び２６は夫々第２の差動増巾回路７よりの直
流電流■１を含む複合ステレオ信号中の主音声信号Ｋ・
（Ｒ＋Ｌ）の電流源を示す。
流電流■１を含む複合ステレオ信号中の主音声信号Ｋ・
（Ｒ＋Ｌ）の電流源を示す。
Ｋは抵抗器５の抵抗にて決定される定数である。
そして、出力端子３Ｌには電流源２６及び２８よりの電
流の加算された左音声出力が得られ、又、出力端子３Ｒ
には電流源２５及び２７よりの電流の加算された右音声
出力が得られるものである。
流の加算された左音声出力が得られ、又、出力端子３Ｒ
には電流源２５及び２７よりの電流の加算された右音声
出力が得られるものである。
差動増巾回路の利得は相互コンダクタンスと負荷抵抗と
の積で決まり、又、その相互コンダクタンスはその定電
流回路の定電流に依存し、その定電流が小さい程その利
得は小さくなる。
の積で決まり、又、その相互コンダクタンスはその定電
流回路の定電流に依存し、その定電流が小さい程その利
得は小さくなる。
受信信号のレベルが十分大きいときは、スイッチＳＷは
オンで、第１及び第２の差動増巾回路６，７の各定電流
用トランジスタには所定直流電流が流れ、之等増巾回路
は正常に動作し、出力端子３Ｌ，３Ｒよりはステレオ復
調出力、即ち左及び右音声信号が得られる。
オンで、第１及び第２の差動増巾回路６，７の各定電流
用トランジスタには所定直流電流が流れ、之等増巾回路
は正常に動作し、出力端子３Ｌ，３Ｒよりはステレオ復
調出力、即ち左及び右音声信号が得られる。
受信信号のレベルが所定レベル以下のときは、スイッチ
ＳＷはオフとなり、電源Ｅ１の電圧は零となり、第１及
び第２の差動増巾回路６，７の各定電流用トランジスタ
はカットオフし、それ等に流れる電流は零になる。
ＳＷはオフとなり、電源Ｅ１の電圧は零となり、第１及
び第２の差動増巾回路６，７の各定電流用トランジスタ
はカットオフし、それ等に流れる電流は零になる。
従って、之等増巾回路は動作を停止し、出力端子３Ｌ，
３Ｒよりはステレオ復調出力が得られないことになり、
ミューテイングが行われる。
３Ｒよりはステレオ復調出力が得られないことになり、
ミューテイングが行われる。
又、セパレーションコントロール用抵抗器５を調整する
ことにより、第２の差動増巾回路７に供給される複合ヌ
テレオ信号、特にその主音声信号？分の入力レベルを可
変することが出来、これによって、セパレーションコン
トロールが行ワれる。
ことにより、第２の差動増巾回路７に供給される複合ヌ
テレオ信号、特にその主音声信号？分の入力レベルを可
変することが出来、これによって、セパレーションコン
トロールが行ワれる。
この場合、第１及び第２の差動増巾回路６及び７の夫々
複合ステレオ信号の供給されるトランジスタＴｒ及びＴ
ｒ５のベースの電位は全く同じなので、抵抗器５には直
流電流は一切流れず、従って、ステレオ復調出力端子３
Ｌ，３Ｒのステレオ復調出力の直流レベルは変化するこ
とがない。
複合ステレオ信号の供給されるトランジスタＴｒ及びＴ
ｒ５のベースの電位は全く同じなので、抵抗器５には直
流電流は一切流れず、従って、ステレオ復調出力端子３
Ｌ，３Ｒのステレオ復調出力の直流レベルは変化するこ
とがない。
上述せる本発明トランジスタ回路によれば、高Ｓ／Ｎ１
低歪率、広ダイナミックレンジ、高安定であると共に、
複数の第２のトランジスタに対する複数の端子の電流の
等しさの程度の高いトランジスタ回路を得ることができ
る。
低歪率、広ダイナミックレンジ、高安定であると共に、
複数の第２のトランジスタに対する複数の端子の電流の
等しさの程度の高いトランジスタ回路を得ることができ
る。
更に本発明を適用した第６図に示した如きステレオ復調
回路によれば、左右チャンネルの回路に於けるダイナミ
ックレンジの差が無くなリ、又、ミューテイング時にオ
フセットによるノイズの発生が回避される。
回路によれば、左右チャンネルの回路に於けるダイナミ
ックレンジの差が無くなリ、又、ミューテイング時にオ
フセットによるノイズの発生が回避される。
第１図、第２図及び第３図は従来のトランジスタ回路を
示す回路図、第４図及び第５図は本発明の実施例を示す
回路図、第６図は本発明を適用したステレオ復調回路の
一例を示す回路図、第１図はその等価回路を示す回路図
である。 Ｔ１は第１の端子、Ｔ２ ｔ Ｔ’２は第２の端子、
Ｑ１ぱ第１のトランジスタ、Ｑ２ａ，Ｑ２ｂ，Ｑ′２ａ
，Ｑ′２ｂは第２のトランジスタ、ＲＥ１は第１のエミ
ツタ抵抗器、ＲＦ，２，Ｒ′ｉ２は第２のエミツタ抵抗
器である。
示す回路図、第４図及び第５図は本発明の実施例を示す
回路図、第６図は本発明を適用したステレオ復調回路の
一例を示す回路図、第１図はその等価回路を示す回路図
である。 Ｔ１は第１の端子、Ｔ２ ｔ Ｔ’２は第２の端子、
Ｑ１ぱ第１のトランジスタ、Ｑ２ａ，Ｑ２ｂ，Ｑ′２ａ
，Ｑ′２ｂは第２のトランジスタ、ＲＥ１は第１のエミ
ツタ抵抗器、ＲＦ，２，Ｒ′ｉ２は第２のエミツタ抵抗
器である。
Claims (1)
- １ 第１の端子及びＮ（−２ｔ３ｔ４，・・・・・・）
個の第２の端子を具備し、コレクタ・ベース間が接続さ
れた第１のトランジスタのコレクタが上記第１の端子に
接続されると共にそのエミツタが第１のエミツタ抵抗器
を通じて基準電位点に接続され、夫夫一端が上記基準電
位点に接続されたＮ個の第２のエミツタ抵抗器の他端が
夫々同じ個数のＭＮ（Ｍ＝１，２，３，・・・・・・）
個の第２のトランジスタ（上記第１のトランジスタと同
じ導電形のトランジスタ）のエミツタに共通に接続され
、上記Ｎ個の第２のエミツタ抵抗器に流れる電流の平均
電流に略等し７い電流が上記Ｎ個の第２の端子に流れる
ように上記ＭＮ２個の第２のトランジスタの各コレクタ
が上記Ｎ個の第２の端子に分散して接続され、上記第１
のトランジスタ及び上記ＭＮ２個の第２のトランジスタ
の各ベースが互いに接続されて成ることを特徴とするト
ランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51117819A JPS5911286B2 (ja) | 1976-09-30 | 1976-09-30 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51117819A JPS5911286B2 (ja) | 1976-09-30 | 1976-09-30 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5342652A JPS5342652A (en) | 1978-04-18 |
| JPS5911286B2 true JPS5911286B2 (ja) | 1984-03-14 |
Family
ID=14721031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51117819A Expired JPS5911286B2 (ja) | 1976-09-30 | 1976-09-30 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911286B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758405A (en) * | 1980-09-26 | 1982-04-08 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor electric circuit |
| JPS5873213A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | カレントミラ−回路 |
| US8008948B2 (en) | 2006-07-06 | 2011-08-30 | Denso Corporation | Peak voltage detector circuit and binarizing circuit including the same circuit |
| JP4719190B2 (ja) * | 2006-07-06 | 2011-07-06 | 株式会社豊田中央研究所 | ２値化回路 |
-
1976
- 1976-09-30 JP JP51117819A patent/JPS5911286B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5342652A (en) | 1978-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| EP0004099A1 (en) | Electrically variable impedance circuit | |
| US4240040A (en) | Operational amplifier | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| US4045694A (en) | Current divider | |
| JPS6212692B2 (ja) | ||
| JPS5911286B2 (ja) | トランジスタ回路 | |
| EP0090543B1 (en) | Differential amplifier with improved linear amplification | |
| JPS6337966B2 (ja) | ||
| CA1090892A (en) | Differential amplifier | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US3783400A (en) | Differential current amplifier | |
| US4267521A (en) | Compound transistor circuitry | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| JP2630787B2 (ja) | ステレオ復調回路 | |
| JPS604612B2 (ja) | 差動増幅器 | |
| US4167649A (en) | Current mirror circuit and apparatus for using same | |
| US4137506A (en) | Compound transistor circuitry | |
| JPH0220164B2 (ja) | ||
| JPS6221070Y2 (ja) | ||
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| US5708393A (en) | High voltage operational amplifier output stage | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH0528825Y2 (ja) | ||
| JPS6223133Y2 (ja) |