JPS5911294B2 - Ｆｍステレオ信号分離回路 - Google Patents
Ｆｍステレオ信号分離回路Info
- Publication number
- JPS5911294B2 JPS5911294B2 JP810078A JP810078A JPS5911294B2 JP S5911294 B2 JPS5911294 B2 JP S5911294B2 JP 810078 A JP810078 A JP 810078A JP 810078 A JP810078 A JP 810078A JP S5911294 B2 JPS5911294 B2 JP S5911294B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- common
- stereo signal
- separation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
この発明は特にＦＭステレオ受信機に係り、特にそのＦ
Ｍステレオ信号分離回路に関する。
Ｍステレオ信号分離回路に関する。
周知のように、左右両チャンネル信号が合成されて伝送
されるＦＭステレオ放送を受信するＦＭステレオ受信機
には、ＦＭステレオ信号としての合成（コンポジット）
信号を分離するためのＦＭステレオ信号分離回路が必要
となる。
されるＦＭステレオ放送を受信するＦＭステレオ受信機
には、ＦＭステレオ信号としての合成（コンポジット）
信号を分離するためのＦＭステレオ信号分離回路が必要
となる。
第１図はかかるＦＭステレオ信号分離回路として従来よ
り知られているいわゆるスイッチング方式によるものを
示している。
り知られているいわゆるスイッチング方式によるものを
示している。
すなわち、これはトランジスタＱｌ ，Ｑ２からなる
前置増幅器Ａ１ を介して供給されるＦＭステレオ信号
としてコンポジット信号源ｅ１ からの入力信号をト
ランジスタＱ３〜Ｑ８からなるダブルバランス形の差動
増幅器ＤＢＡにおける下段差動部の一方の入力端に７）
Ｄえ、それをダブルバランス形差動増幅器ＤＢＡの上段
差動部の両入力端に加えられる３８ＫＨ７，スイッチン
グ信号源ｅ２からのスイッチング信号でもってスイッチ
ングすることにより、上段差動部の両出力端Ｌｏｕｔ，
Ｒｏｕｔからそれぞれ左右チャンネル信号を分離して導
出する如くしたものである。
前置増幅器Ａ１ を介して供給されるＦＭステレオ信号
としてコンポジット信号源ｅ１ からの入力信号をト
ランジスタＱ３〜Ｑ８からなるダブルバランス形の差動
増幅器ＤＢＡにおける下段差動部の一方の入力端に７）
Ｄえ、それをダブルバランス形差動増幅器ＤＢＡの上段
差動部の両入力端に加えられる３８ＫＨ７，スイッチン
グ信号源ｅ２からのスイッチング信号でもってスイッチ
ングすることにより、上段差動部の両出力端Ｌｏｕｔ，
Ｒｏｕｔからそれぞれ左右チャンネル信号を分離して導
出する如くしたものである。
なお、図中Ｑ９ ｓＱｔｏはダブルバランス形差動増
幅器ＤＢＡの下段差動部における他方の入力端に所定の
バイアス電圧を付与するためのバイアス回路用トランジ
スタである。
幅器ＤＢＡの下段差動部における他方の入力端に所定の
バイアス電圧を付与するためのバイアス回路用トランジ
スタである。
ところで、かかる従来のスイッチング方式によるＦＭス
テレオ信号分離回路にあっては、前置増幅器Ａ１部で負
帰環をかけることによって歪を減少させるようにしてい
るが、ダブルバランス形の差動増幅器ＤＢＡでなるスイ
ッチング回路部自体の歪は減少されずにそのまま出てし
まうので、結？的に歪特性に劣るという欠点を有してい
た。
テレオ信号分離回路にあっては、前置増幅器Ａ１部で負
帰環をかけることによって歪を減少させるようにしてい
るが、ダブルバランス形の差動増幅器ＤＢＡでなるスイ
ッチング回路部自体の歪は減少されずにそのまま出てし
まうので、結？的に歪特性に劣るという欠点を有してい
た。
そこで、この発明は以上のような点に鑑みてなされたも
ので、簡易に且つ確実にスイッチング回路部自体の歪を
減少し得、特に集積回路化に好適する極めて良好なＦＭ
ステレオ信号分離回路を提供することを目的としている
。
ので、簡易に且つ確実にスイッチング回路部自体の歪を
減少し得、特に集積回路化に好適する極めて良好なＦＭ
ステレオ信号分離回路を提供することを目的としている
。
すなわち、この発明によるＦＭステレオ信号分離回路は
、各ベースが被分離用ＦＭステレオ信号源またはバイア
ス電圧源に対応的に接続された第１、第２のトランジス
タと、これら第１、第２のトランジスタの各コレクタに
各ベースが対応的に接続されるもので、下段差動部を構
成する第３、第４のトランジスタと、これら第３、第４
のトランジスタの各コレクタに各共通エミツタが対応的
に接続されるもので、上段差動部を構成する第５、第６
ならびに第７、第８のトランジスタとを具備し、前記第
６、第７ならびに第５、第８のトランジスタの各共通ベ
ース間に３８ＫＨＺスイッチング信号源を接続ｊ〜て削
記第５、第７ならびに第６、第８のトランジスタの各共
通コレクタから左右チャンネルの分離信号を対応的に導
出可能に構成したダブルバランス方式の差動増幅器によ
るスイッチング方式のＦＭステレオ信号分離回路におい
て、前記七段差動部を構成する第５、第６ならびに第７
、第８のトランジスタの各ベースに各ベースが対応的に
接続され且つ該第５、第６ならびに第７、第８のトラン
ジスタの各共通エミツタに各共通エミツタが夕（」応的
に接続された第９、第１０ならびに第１１、第１２のト
ランジスタを付力口し、これら第９、第１０ならびに第
１１、第１２のトランジスタの各共通コレクタを前記第
１、第２のトランジスタの各エミツタに対応的に帰環接
続してなることを特徴としている。
、各ベースが被分離用ＦＭステレオ信号源またはバイア
ス電圧源に対応的に接続された第１、第２のトランジス
タと、これら第１、第２のトランジスタの各コレクタに
各ベースが対応的に接続されるもので、下段差動部を構
成する第３、第４のトランジスタと、これら第３、第４
のトランジスタの各コレクタに各共通エミツタが対応的
に接続されるもので、上段差動部を構成する第５、第６
ならびに第７、第８のトランジスタとを具備し、前記第
６、第７ならびに第５、第８のトランジスタの各共通ベ
ース間に３８ＫＨＺスイッチング信号源を接続ｊ〜て削
記第５、第７ならびに第６、第８のトランジスタの各共
通コレクタから左右チャンネルの分離信号を対応的に導
出可能に構成したダブルバランス方式の差動増幅器によ
るスイッチング方式のＦＭステレオ信号分離回路におい
て、前記七段差動部を構成する第５、第６ならびに第７
、第８のトランジスタの各ベースに各ベースが対応的に
接続され且つ該第５、第６ならびに第７、第８のトラン
ジスタの各共通エミツタに各共通エミツタが夕（」応的
に接続された第９、第１０ならびに第１１、第１２のト
ランジスタを付力口し、これら第９、第１０ならびに第
１１、第１２のトランジスタの各共通コレクタを前記第
１、第２のトランジスタの各エミツタに対応的に帰環接
続してなることを特徴としている。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第２図に示すようにＦＭステレオ信号として
のコンポジット信号源ｅ１ が接続される入力端ＩＮ１
はコンデンサＣ１ を介して前置増幅器Ａ１１を構成
するトランジスタＱ，ｔのベースに接続される。
のコンポジット信号源ｅ１ が接続される入力端ＩＮ１
はコンデンサＣ１ を介して前置増幅器Ａ１１を構成
するトランジスタＱ，ｔのベースに接続される。
そして、このトランジスタＱｌｌはエミツタが抵抗Ｒ１
を介して電源Ｖｃｃ に接続されると共に後述するト
ランジスタＱ１４ ｔ Ｑ１５の共通コレクタに接続さ
れ、コレクタが後述するトランジスタＱ１のベースに接
続される。
を介して電源Ｖｃｃ に接続されると共に後述するト
ランジスタＱ１４ ｔ Ｑ１５の共通コレクタに接続さ
れ、コレクタが後述するトランジスタＱ１のベースに接
続される。
？こで、トランジスタＱ１，Ｑ１４ ，Ｑ１５は後述す
るトランジスタＱ１ｓ ｔ Ｑｔａ〜Ｑ２。
るトランジスタＱ１ｓ ｔ Ｑｔａ〜Ｑ２。
と共にダブルバランス形の差動増幅器ＤＢＡ１，を構成
するものである。
するものである。
そして、このうち下段差動部を構成するトランジスタＱ
１はエミツタが直接的に接地され、コレクタがトランジ
スタＱ，３〜匂、６の共通エミツタに接続される。
１はエミツタが直接的に接地され、コレクタがトランジ
スタＱ，３〜匂、６の共通エミツタに接続される。
同じく、下段差動部を構成するトランジスタＱ１はエミ
ツタが直接的に接地され、コレクタがトランジスタＱ１
８〜Ｑ２１の共通エミツタに接続される。
ツタが直接的に接地され、コレクタがトランジスタＱ１
８〜Ｑ２１の共通エミツタに接続される。
また、上段差動部を構成するそれぞれ４つのトランジス
タＱ１３ ，Ｑ１４およびＱ２ｏ，，Ｑ２１とトランジ
スタＱ１５ ｔ ＱｔａおよびＱ１８・Ｑ１９の各共通
ベース間には３８ＫＨｚスイッチング信号源ｅ２が接続
される。
タＱ１３ ，Ｑ１４およびＱ２ｏ，，Ｑ２１とトランジ
スタＱ１５ ｔ ＱｔａおよびＱ１８・Ｑ１９の各共通
ベース間には３８ＫＨｚスイッチング信号源ｅ２が接続
される。
さらに、たすき掛け状になされたトランジスタＱ＋３
＋ ＱｔｓとトランジスタＱＩ６ ｔ Ｑ２０の各共通
コレクタはそれぞれ抵抗Ｒ２，Ｒ３を対応的に介して電
源Ｖｃｃに接続される。
＋ ＱｔｓとトランジスタＱＩ６ ｔ Ｑ２０の各共通
コレクタはそれぞれ抵抗Ｒ２，Ｒ３を対応的に介して電
源Ｖｃｃに接続される。
また、トランジスタＱ１９ ，Ｑ２０の共通コレクタは
抵抗Ｒ４を介して電源ｖｃｃを介して電源ｖｃｃに接続
されると共に、後述するバイアス回路用のトランジスタ
Ｑ２のエミツタに接続される。
抵抗Ｒ４を介して電源ｖｃｃを介して電源ｖｃｃに接続
されると共に、後述するバイアス回路用のトランジスタ
Ｑ２のエミツタに接続される。
そして、このバイアス回路用トランジスタＱ２２はコレ
クタが１１１記１・ランジスタＱ１７のベースに接続さ
れ、ベースが抵抗Ｒ５を電源ｖＢに接続される。
クタが１１１記１・ランジスタＱ１７のベースに接続さ
れ、ベースが抵抗Ｒ５を電源ｖＢに接続される。
また、この電源ｖＢは抵抗Ｒ６ を介して前記トランジ
スタＱｔｔのベースに接続される。
スタＱｔｔのベースに接続される。
なお、以上においてトランジスタＱ１３ ｔ Ｑｔｓと
トランジスタＱ１ａ ＋ Ｑ２１の各共通コレクタはそ
れぞれ出力端ＬｏｕｔｔＲｏｕｔに接続されている。
トランジスタＱ１ａ ＋ Ｑ２１の各共通コレクタはそ
れぞれ出力端ＬｏｕｔｔＲｏｕｔに接続されている。
｝ 而して、以上の構成において３８Ｋ｝Ｉ２スイッ
チング信号源ｅ２からの３８ＫＨ７，スイッチング信号
が正の半サイクル期間にあるときはダブルバランス形差
動増副器ＤＢＡ１１の上段差動部を構成する一方のトラ
ンジスタＱ１３ ，Ｑ１４および他方の． トランジス
タＱ２０ ，Ｑ２１がオン状態にあると共に、同じく一
方のトランジスタＱ１５ ，Ｑ＋ａおよび同じく使方の
トランジスタ（ｈ．ｓ ｔ ＱＩ９がオフ状態にある。
チング信号源ｅ２からの３８ＫＨ７，スイッチング信号
が正の半サイクル期間にあるときはダブルバランス形差
動増副器ＤＢＡ１１の上段差動部を構成する一方のトラ
ンジスタＱ１３ ，Ｑ１４および他方の． トランジス
タＱ２０ ，Ｑ２１がオン状態にあると共に、同じく一
方のトランジスタＱ１５ ，Ｑ＋ａおよび同じく使方の
トランジスタ（ｈ．ｓ ｔ ＱＩ９がオフ状態にある。
従って、このとき負荷抵抗Ｒ２にはトランジスタＱ．３
を介して左チャンネルの信号電流が流れ、； 出力端Ｌ
ｏｕｔから左チャンネルの出力信号が分離的に導出され
ることになる。
を介して左チャンネルの信号電流が流れ、； 出力端Ｌ
ｏｕｔから左チャンネルの出力信号が分離的に導出され
ることになる。
また、このとき信号電流はトランジスタＱ １４を介し
てトランジスタＱ １ １のエミツタに帰環されると共
に、バイアス電流はトランジスタＱ２０を介してトラン
ジスタＱ２？エミツタに帰環されている。
てトランジスタＱ １ １のエミツタに帰環されると共
に、バイアス電流はトランジスタＱ２０を介してトラン
ジスタＱ２？エミツタに帰環されている。
一方、３８ＫＨｚスイッチング信号が負の半サイクル期
間にあるときは、前述とは反対にトランジスタＱ１５
，Ｑ１６およびトランジスタＱｔａ ，Ｑ１９がオン状
態にあると共に、トランジスタＱ１３４１４およびトラ
ンジスタＱ２，Ｑ２１がオフ状態にある。
間にあるときは、前述とは反対にトランジスタＱ１５
，Ｑ１６およびトランジスタＱｔａ ，Ｑ１９がオン状
態にあると共に、トランジスタＱ１３４１４およびトラ
ンジスタＱ２，Ｑ２１がオフ状態にある。
従って、このとき負荷抵抗Ｒ３にトランジスタＱ．６を
介して右チャンネルの信号電流が流れ、出力端Ｒｏｕｔ
からは右チャンネルの出力信号が分離的に導出されるこ
とになる。
介して右チャンネルの信号電流が流れ、出力端Ｒｏｕｔ
からは右チャンネルの出力信号が分離的に導出されるこ
とになる。
また、このとき信号電流はトランジスタＱ１５を介して
トランジスタＱＱｌｌのエミツタに帰環されると共に、
バイアス電流はトランジスタＱ１９を介してトランジス
タＱ２のエミツタに帰環されている。
トランジスタＱＱｌｌのエミツタに帰環されると共に、
バイアス電流はトランジスタＱ１９を介してトランジス
タＱ２のエミツタに帰環されている。
すなわち、以上のようにして３８ＫＨｚスイッチング信
号の正負期間にかかわらず常に信号電流は前置増幅器Ａ
１、を構成するトランジスタＱ １１に帰環されると共
に、バイアス電流はバイアス回路用のトランジスタＱ２
２に帰環されることになる。
号の正負期間にかかわらず常に信号電流は前置増幅器Ａ
１、を構成するトランジスタＱ １１に帰環されると共
に、バイアス電流はバイアス回路用のトランジスタＱ２
２に帰環されることになる。
そして、この場合ダブルバランス形差動増幅器ＤＢＡ，
，でなるスイッチング回路用のトランジスタＱ１２〜Ｑ
２１を可及的に同特性にすると共に、負荷抵抗Ｒ１
〜Ｒ４を町及的に同抵抗値になるように選定しておけば
、トランジスタＱ１２〜Ｑ２１の各コレクターエミツタ
間電圧ＶＣＥは同じ値となる。
，でなるスイッチング回路用のトランジスタＱ１２〜Ｑ
２１を可及的に同特性にすると共に、負荷抵抗Ｒ１
〜Ｒ４を町及的に同抵抗値になるように選定しておけば
、トランジスタＱ１２〜Ｑ２１の各コレクターエミツタ
間電圧ＶＣＥは同じ値となる。
従って、このときのスイッチング歪はトランジスタＱ
１ａとＱ＋４１ トランジスタＱ１５とＱ＋ａ，トラン
ジスタＱ＋８とＱ＋９およびトランジスタＱ２０とＱ２
、には等しい値で、しかも等価的には負帰環ループ内で
発生することになるので、負帰環の効果で十分に小さく
減小することが可能となる。
１ａとＱ＋４１ トランジスタＱ１５とＱ＋ａ，トラン
ジスタＱ＋８とＱ＋９およびトランジスタＱ２０とＱ２
、には等しい値で、しかも等価的には負帰環ループ内で
発生することになるので、負帰環の効果で十分に小さく
減小することが可能となる。
また、この場合負帰環ループ内で発生する歪が減少する
ことは勿論である。
ことは勿論である。
なお、以上においてはトランジスタＱ１１，Ｑ２２のエ
ミツタ電流がトランジスタＱ＋２〜Ｑ２１の各コレクタ
電流に比して十分に小さい値をとるものとする。
ミツタ電流がトランジスタＱ＋２〜Ｑ２１の各コレクタ
電流に比して十分に小さい値をとるものとする。
そして、以上のようなＦＭステレオ信号分離回路は構成
が単純であって確実にスイッチング回路部自体の歪を減
少し得、特に集積回路化に好適するものであると共に、
集積回路化によって前述したトランジスタＱ １ ２〜
Ｑ２ｔの特性を揃えることや負荷抵抗Ｒ１〜Ｒ４の抵抗
値を同じにすることが容易に達成されるので好都合であ
る。
が単純であって確実にスイッチング回路部自体の歪を減
少し得、特に集積回路化に好適するものであると共に、
集積回路化によって前述したトランジスタＱ １ ２〜
Ｑ２ｔの特性を揃えることや負荷抵抗Ｒ１〜Ｒ４の抵抗
値を同じにすることが容易に達成されるので好都合であ
る。
なお、以上のようｆｉＦＭステレオ信号分離回路は前述
したー実施例のみならず、この発明の要旨を逸脱しない
範囲で種々の変形が町能であることは勿論である。
したー実施例のみならず、この発明の要旨を逸脱しない
範囲で種々の変形が町能であることは勿論である。
従って、以上詳述したようにこの発明によれば、簡易に
且つ確実にスイッチング回路部自体の歪を減少し得、特
に集積回路化に好適する極めて良好なＦＭステレオ信号
分離回路を提供することができる。
且つ確実にスイッチング回路部自体の歪を減少し得、特
に集積回路化に好適する極めて良好なＦＭステレオ信号
分離回路を提供することができる。
第１図は従来のＦＭステレオ信号分離回路を示す結線図
、第２図はこの発明に係るＦＭステレオ信号分離回路の
一実施例を示す結線図である。 ｅ１ ・・・ＦＭステレオ（コンポジット）信号源、ｅ
２・・・３８ＫＨｚスイッチング信号源、Ａ，ｉ・・前
置増幅器、ＤＢＡ・・・ダブルバランス形差動増幅器（
スイッチング回路部）、Ｑ，．〜Ｑ２＋・・・トランジ
スタ、Ｑ２２・・・バイアス回路用トランジスタ、ｖｏ
ｃ，ｖＢ・・・電源、Ｒ１ 〜Ｒ４・・・負荷抵抗、Ｒ
５，Ｒ６・・・（バイアス入力）抵抗、Ｃ１ ・・・（
カップリング）コンデンザ。
、第２図はこの発明に係るＦＭステレオ信号分離回路の
一実施例を示す結線図である。 ｅ１ ・・・ＦＭステレオ（コンポジット）信号源、ｅ
２・・・３８ＫＨｚスイッチング信号源、Ａ，ｉ・・前
置増幅器、ＤＢＡ・・・ダブルバランス形差動増幅器（
スイッチング回路部）、Ｑ，．〜Ｑ２＋・・・トランジ
スタ、Ｑ２２・・・バイアス回路用トランジスタ、ｖｏ
ｃ，ｖＢ・・・電源、Ｒ１ 〜Ｒ４・・・負荷抵抗、Ｒ
５，Ｒ６・・・（バイアス入力）抵抗、Ｃ１ ・・・（
カップリング）コンデンザ。
Claims (1)
- １ 各ベースが被分離用ＦＭステレオ信号源またはバイ
アス電圧源に対応的に接続すれた第１，第２のトランジ
スタと、これら第１、第２のトランジスタの各コレクタ
に各ベースが対応的に接続されるもので、下段差動部を
構成する第３、第４のトランジスタと、これら第３、第
４のトランシスタの各コレクタに各共通エミツタが対応
的に接続されるもので、上段差動部を構成する第５、第
６ならびに第７、第８のトランジスタとを具備し、前記
第６、第７ならびに第５、第８のトランジスタの各共通
ベース間に３８ＫＨＺスイッチング信号源を接続して前
記第５、第７ならびに第６、第８のトランジスタの各共
通コレクタから左右チャンネルの分離信号を対応的に導
出可能に構成したダブルバランス方式の差動増幅器によ
るスイッチング方式のＦＭステレオ信号分離回路におい
て、前記上段差動部を構成する第５、第６図ならびに第
７、第８のトランジスタの各ベースに各ヘースが対応的
に接続され且つ該第５、第６ならびに第７、第８のトラ
ンジスタの各共通エミツタに各共通エミツタが対応的に
接続された第９、第１０ならびに第１１、第１２のトラ
ンジスタを付加し、これら第９、第１０ならびに第１１
、第１２のトランジスタの各共通コレクタを前記第１、
第２のトランジスタの各エミツタに対応的に帰環接続し
てなることを特徴とするＦＭステレオ信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP810078A JPS5911294B2 (ja) | 1978-01-27 | 1978-01-27 | Ｆｍステレオ信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP810078A JPS5911294B2 (ja) | 1978-01-27 | 1978-01-27 | Ｆｍステレオ信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54101604A JPS54101604A (en) | 1979-08-10 |
| JPS5911294B2 true JPS5911294B2 (ja) | 1984-03-14 |
Family
ID=11683878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP810078A Expired JPS5911294B2 (ja) | 1978-01-27 | 1978-01-27 | Ｆｍステレオ信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911294B2 (ja) |
-
1978
- 1978-01-27 JP JP810078A patent/JPS5911294B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54101604A (en) | 1979-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907121A (en) | Comparator with extended common-mode input voltage range | |
| GB1419748A (en) | Current stabilizing arrangement | |
| US4074075A (en) | Circuit for demodulating a stereo signal | |
| GB2037111A (en) | Signal change-over amplifier | |
| GB1589988A (en) | Differential amplifier circuits | |
| JP2546004B2 (ja) | レベル変換回路 | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JPS5911294B2 (ja) | Ｆｍステレオ信号分離回路 | |
| US4439696A (en) | Dividing circuit | |
| JPS6341446B2 (ja) | ||
| US5107134A (en) | Matrix circuit of fm stereo multiplex demodulation circuit | |
| US4496911A (en) | Integrated amplifier circuit | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH1098339A (ja) | 増幅回路 | |
| US5708393A (en) | High voltage operational amplifier output stage | |
| JPS5846898B2 (ja) | ステレオフクチヨウカイロ | |
| JPH0452994B2 (ja) | ||
| JPH0918248A (ja) | 高電圧演算増幅器 | |
| JPH0221783Y2 (ja) | ||
| JPS59226531A (ja) | Ｆｍステレオ復調回路 | |
| JPS6325769Y2 (ja) | ||
| JPH0533080Y2 (ja) | ||
| JPS6119550Y2 (ja) | ||
| JPS6121005B2 (ja) | ||
| JPS6117412B2 (ja) |