JPS59113485A - 表示制御方式 - Google Patents

表示制御方式

Info

Publication number
JPS59113485A
JPS59113485A JP57223156A JP22315682A JPS59113485A JP S59113485 A JPS59113485 A JP S59113485A JP 57223156 A JP57223156 A JP 57223156A JP 22315682 A JP22315682 A JP 22315682A JP S59113485 A JPS59113485 A JP S59113485A
Authority
JP
Japan
Prior art keywords
display
register
character
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57223156A
Other languages
English (en)
Inventor
貝沢 敏晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57223156A priority Critical patent/JPS59113485A/ja
Publication of JPS59113485A publication Critical patent/JPS59113485A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (ト)発明の技術分野 本発明は表示制御方式に関し、とくに、アトリビュート
指定が可能な表示制御方式に関する。
(B)  技術の背景 陰極線管その他の表示装置を用いて、文字、記号等のパ
ターン表示を行う場合、特定の表示パターンを識別容易
とするためアンダーイン表示、プリンク表示、リバース
表示等の表示(アトリビュート表示という)を必要とす
る。
第1図(a)はこのような表示例を示すもので期間T3
〜T、における文字り、E、Fの表示に続いて、期間T
6においてアトリビュート指定用の1文字分の表示領域
が設けられている。T2の1文字分のアトリビュート指
定(反転表示)領域と文字り、E、Fが反転(リバース
)表示され、次にT6の1文字分のアトリビュート指定
(アンダーライン)領域と文字G、Hがアンダラインと
ともに表示されている。
このようなアトリビュート表示、を簡単な回路構成で行
うことが望ましい。
Ω 従来技術と問題点 第2図は従来の表示装置の要部構成図である。
キャラクタクロック信号DKはレジスタR1に人へ入力
され、リバース信号、アングライン信号はレジスタR2
に入力されるーMPUはマイクロプロセッサであって、
第1図(a)は表示タイミングを示す図であって、期間
T、 、 ’r2 、 T3 ・・・は400nsec
の時間長、を有しレジスタR1から期間T2、において
文字りを指示する信号が文字パターン発生器Gに入力す
ると、文字パターン発生器G内の文字りのパターンが格
納されているメモリ領域を期間1゛21の間にアクセス
し続く期間T22において、文字りの1走査ラインを単
位としてドツト1R報が出力される。このドツト情報の
出力は文字クロックイ11号DKに同期して行われ、1
走査ラインを単位として、排他的OR回路Hに入力され
る。
排他的オア回路Hにはリバース信号入力端子IRが設け
られており、反転表示のときに文字発生器Gから出力さ
れる各ドツト情報(”o”又は1#)と、リバース信号
(”1″)との排他的オア演算を行い、その演算結果が
パラレルシリアル変換器、(並直変換器)Pに入力され
る。
並直変換器Pではドツトマトリクス情報を文字クロック
信号DKのタイミングでバラロードして、以降クロック
信号源CLのドツトクロック信号に同期して、1ドツト
分ずつ順次出力し、これが映像信号として端子T。に現
れる。この映像信号を用いて図示しない表示面上に文字
りの表示を行う。
文字りが表示されるのは期間T3である。文字E、Fの
表示も同様にして行われるが第1図(a) 、 (b)
から明らかなようにレジスタに1からこれらの文字情報
が出力される期間の次の期間にその出力された文字情報
に応じた文字が表示される。同図(b)は文字情報がレ
ジスタR1から出力されるタイミングを示す。期間T2
から反転表示を開始するときは期間T1において、レジ
スタR1からレジスタR7に反転表示を指示する信号が
入力される。又レジスタR8からの信号はデコーダDに
入力され、アトリビュート信号がデコードされた后、A
ND回路回路一方の入力端子に加えられる。
AND回路回路一方の入力端子には文字クロック信号、
DKが加えられる。
従って次にア) IJビーート信号がAND回路への入
力端子に加えられる期間T、でクロックが発生して反転
表示指示信号はT2〜T、の間レジスタR2に保持され
る。文字パターン発生器Gの出力及びレジスタR2の出
力を排他的OR回路Hに入力して行うと、前述のように
反転表示がなされるがこの反転表示はレジスタR2に反
転表示指示信号が出力されている期間T2〜′I゛、の
間続く必要があるが、パラレルシリアル変換器でパラレ
ルロードして実際に表示するのに1文字分遅れるのでレ
ジスタR2の出力をそのま\排他的OR回路Hに入力し
て行うと1文字分ずれてT3〜1゛、で反転表示がなさ
れる。よってT3〜T、の間反転表示させるためにT1
〜T4 の間排他的OR回路Hに入力する必要があり、
期間T、 、 T5ではレジスタR2の出力を使うので
はなく、レジスタR,の出力を使って制御する必要があ
り回路構成が複雑となっていた。プリンク周期に従って
並直変換回路Pヘパラロードするのを禁じて出力を0m
に固定し表示面上では、継続的に文字表示が行われる。
アングライン表示を例えば期間T、  −〜T8の間行
なう場合、期間T、にレジスタR1からレジスタ山にア
ングライン表示指示信号を入力せしめる。期間T6〜T
8の間このアングライン表示指示信号はレジスタR2に
畜えられているのでこの期間中ドツトマトリクスの最下
行のタイミングで文字パターン発生器Gのチップセレク
ト信号入力をオフにして出力をスリーステート1″の状
態にしてドツトマトリクスの最下行の出力を全て”1′
″とするので期間T6〜T8の間では表示文字の下にア
ングラインが表示される。いづれの場合も、バラロード
する前に、制御を行っている為に前述の複雑な回路を必
要とする。
(2)発明の目的 本発明はかかる従来の欠点に膿みなされたもので、簡単
な構成でアトリビュート表示を所望の表示領域に表示し
得る表示方式を提供することを目的とする。
(ト)発明の構成 そしてこの目的は本発明によれば表示すべき文字コード
およびアトリビュートコードを畜える第1のレジスタと
、該第1のレジスタからのアトリビートコードを受けて
格納する第2のレジスタと、前記文字コードを受けて文
字パターン信号を発生する文字パターン発生器と、前記
第1のレジスタに保持されたアトリビュートコードを受
はデコードを行うデコーダとを備え、キャラクタクロッ
クに同期して、前記文字コードの制御を行ってビデオ信
号を作成するとともに、前記キャラクタクロック信号源
とは別に設けた制御クロック信号源の制御クロックによ
り、前記デコーダの出力を制御して、アトリビュートコ
ードの制御をするようにしたことを特徴とする表示制御
方式を提供することによシ達成される。
(ト)発明の実施例 以下図面を参照しながら本発明の実施例を詳述する。第
3図は本発明の実施例構成図であって、第2図と同等部
分には同一符号を付した。
第3図においてJはクロック信号源であって、クロック
パルスが第1図(c)に示すようなタイミングで出力さ
れるようにする。期間T2において反転表示を行う場合
もAND回路Aはクロック信号源Jのクロックパルスが
発生し、期間T1にレジスタR2からレジスタR2への
反転表示信号が入力される。
レジスタR2の出力は次にアトリビュート指定領域のT
、まで保持され第1図(a)のようになり、レジスタR
2から反転表示信号が端子T、から出力され排他的OR
回路Hの入力端子IRへ入力される。よってレジスタR
2の出力は並直変換器Pにパラロードするタイミングで
は、T1〜T4の期間が反転表示指令となり、前述した
操作により反転表示が行われる。
レジスタR2の出力がそのま\使用でき回路構成が簡単
となる。
アンダシイン表示を行う場合も同様であり、レジスタR
2の出力端子T2からアングライン表示が出力されて文
字パターン発生回路Gへ入力され、前述したようにアン
グライン表示を行う。
又ブリンク表示の場合は、レジスタR2の出力端子T3
からプリ/り表示信号が出力されて、並直変換回路Pへ
入力され、前述したようにブリンク表示を行う。
(G)  発明の詳細 な説明したように本発明に係る表示制御方式はアンダラ
イン表示、ブリンク表示や反転表示等のアトリビュート
表示を簡単な回路構成で表示できる。
【図面の簡単な説明】
第1図(a)、 (b) 、 (c) 、 (d) 、
は表示操作を説明する3 。 図、第2図は従来の表示装置の要部構成図、第2図は本
発明に係る表示装置の構成図である。 MPU :マイクロプロセサ、R,、R2:レジスタ、
G:文字パターン発生器、H:排他的OR回路、P:並
直変換回路、D:デコーダ、A:AND回路、J:クロ
ック信号源。 59

Claims (1)

    【特許請求の範囲】
  1. 表示すべき文字コードおよびアトリビュートコードを畜
    える第1のレジスタと、該第1のレジスタからのアトリ
    ビュートコードを受けて格納する第2のレジスタと、前
    記文字コードを受けて文字パターン信号を発生する文字
    パターン発生器と、前記第1のレジスタに保持されたア
    トリビュートコードを受はデコードを行うデコーダとを
    備え、キャラクタクロックに同期して、前記文字コード
    の制御を行ってビデオ信号を作成するとともに、前記キ
    ャラクタクロック信号源とは別に設けた制御クロック信
    号源の制御クロックにより、前記デコーダの出力を制御
    して、アトリビュートコードの制御をするようにしたこ
    とを特徴とする表示制御方式。
JP57223156A 1982-12-20 1982-12-20 表示制御方式 Pending JPS59113485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57223156A JPS59113485A (ja) 1982-12-20 1982-12-20 表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57223156A JPS59113485A (ja) 1982-12-20 1982-12-20 表示制御方式

Publications (1)

Publication Number Publication Date
JPS59113485A true JPS59113485A (ja) 1984-06-30

Family

ID=16793664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223156A Pending JPS59113485A (ja) 1982-12-20 1982-12-20 表示制御方式

Country Status (1)

Country Link
JP (1) JPS59113485A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02895A (ja) * 1988-01-21 1990-01-05 Seiko Epson Corp 表示制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02895A (ja) * 1988-01-21 1990-01-05 Seiko Epson Corp 表示制御装置

Similar Documents

Publication Publication Date Title
US3988728A (en) Graphic display device
US4011556A (en) Graphic display device
JPS6249630B2 (ja)
JPS59113485A (ja) 表示制御方式
JPS58159578A (ja) 表示装置
US5367317A (en) Screen display device
GB1350480A (en) Character display systems
JP4034494B2 (ja) 多桁スクロール表示装置及び多桁スクロール表示方法
JPS60101637A (ja) テキスト表示システム
KR900008268B1 (ko) 어트리뷰트 제어회로
JPS58100180A (ja) キヤラクタ表示方式
JPH0331993Y2 (ja)
JPS604988A (ja) 画像表示装置
JP2694942B2 (ja) ディスプレイ装置
JP2569916B2 (ja) ディスプレイ制御回路
JPH04309992A (ja) 蛍光表示管の駆動回路
JPS6225729A (ja) 液晶表示装置
JPH0654428B2 (ja) ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式
JPS5857116B2 (ja) 陰極線管表示装置の制御回路
JPS59143193A (ja) デイスプレイ装置
JPS6078481A (ja) キヤラクタ表示装置
JPH0134383B2 (ja)
JPS5860788A (ja) 文字表示制御方式
JPS58142389A (ja) Crtデイスプレイのリフレツシユメモリ制御方式
JPS62258496A (ja) 文字発生装置