JPH0331993Y2

JPH0331993Y2 -

Info

Publication number: JPH0331993Y2
Application number: JP16190983U
Authority: JP
Priority date: 1983-10-21
Filing date: 1983-10-21
Publication date: 1991-07-08
Also published as: JPS6070883U

Description

【考案の詳細な説明】本考案は、キヤラクタとこのキヤラクタの背景
とを映像に重畳して表示するCRTデイスプレイ
装置に関する。

テレビ受像機のCRT（陰極線管）を利用してキ
ヤラクタを表示する場合のように、映像を表示す
るCRTを利用してキヤラクタを表示する場合、
映像とキヤラクタをそれぞれ単独に表示する方式
の他に、映像にキヤラクタを重畳して表示するこ
とが行われている。その場合、キヤラクタを鮮明
に表示するため、第１図に示すように、背景BS
を付加して表示することが行われる。第１図は、
黒地を背景に白文字のキヤラクタCSを映像VSに
重畳して表示した例である。

第２図は、従来の背景を付加されたキヤラクタ
を映像に重畳して表示するCRTデイスプレイ装
置の構成をブロツク図で示したものである。第２
図において、１１はデイスプレイコントローラ
で、CRTにキヤラクタを表示させるための制御
を一括して行なう。１２はRAMで、CRTに表示
すべきキヤラクタのキヤラクタジエネレータにお
けるアドレスがメモリされている。１３はキヤラ
クタジエネレータで、表示させるキヤラクタに対
応した表示データが書き込まれているROMであ
る。図の場合はアドレスラインA₀〜A₆で128種類
のキヤラクタのアドレスが指定される。また各キ
ヤラクタは、第３図で示すように、７×９ドツト
で構成されているとすると、ロウ（ROW）アド
レスラインR₀〜R₃で、キヤラクタの９個の列が
指定されて、データの横の並びが並列データD₀
〜D₆として出力される。

１４は並直変換用のシフトレジスタで、デイス
プレイコントローラ１１からパルスが加
えられると、キヤラクタジエネレータ１３から並
列データD₀〜D₆をシフトレジスタ１４にロード
し、クロツクパルスCKに合わせて直列のキヤラ
クタ信号として出力する。パルスのない
ときは、この操作は行われない。１５はレベル変
換回路で、シフトレジスタ１４から出力されたキ
ヤラクタ信号のレベルを映像信号の白レベル相当
にシフトさせるためのものである。１６はCRT
デイスプレイでCRTと水平、垂直偏向系を有し
ている。

一方、映像信号は入力端VIDEO INから入力
され、バツフア１７を介して同期分離回路１８に
入力される。同期分離回路１８は、映像信号の中
から水平同期信号及び垂直同期信号を分離して、
デイスプレイコントローラ１１へ表示のタイミン
グ用信号として供給すると共に、CRTデイスプ
レイ１６の水平及び垂直の偏向系に供給する。

バツフア１７からの映像信号は、ダイオードよ
りなる合成回路２１を介して映像増幅回路２０に
加えられる。映像増幅回路２０は、映像信号を
CRTドライブレベルまで増幅してCRTデイスプ
レイ１６に供給し、CRTに映像を表示する。

また、デイスプレイコントローラ１１からキヤ
ラクタの背景信号がナンドゲート（NAND）２
２の一方の入力に加えられ、シフトレジスタ１４
から出力されるキヤラクタ信号をノツトゲート
（NOT）２３で反転したものがNAND２２の他
方の入力に加えられる。したがつてNAND２２
からはキヤラクタ信号がないときにのみ背景信号
が出力され、キヤラクタ信号があるときは背景信
号はカツトされることになる。１９はレベル変換
回路で、NAND２２の出力を映像信号の黒レベ
ル相当の電圧に変換するものである。変換回路１
９の出力が合成回路２１に加えられて映像信号を
強制的に黒レベルに下げる。この結果、第１図に
示すように、黒い背景BSにキヤラクタCSが白文
字で表示される。

CRTデイスプレイ１６の表示は次のようにし
て行われる。まず、デイスプレイコントローラ１
１によつて、画面上の表示する位置に対応したア
ドレスのRAM１２の部分に、表示するキヤラク
タのキヤラクタジエネレータ１３におけるアドレ
ス（A₀〜A₆）をデータとして書き込み、キヤラ
クタが表示されない部分はスペースのアドレスが
書き込まれる。

書込むアドレスデータはRAM１２の
DATAIN端子にセツトされ、アドレスデータを
セツトの後、デイスプレイコントローラ１１は
READ／ラインを“Ｌ”にしてRAM１２に
アドレスデータを書き込む。このようにして、
RAM１２には、CRTに表示すべき場所に対応し
たアドレス部分にキヤラクタのアドレス情報が入
力される。

デイスプレイコントローラ１１は、同期分離回
路１８からの水平同期信号Ｈ・SYNC及び垂直同
期信号Ｖ・SYNCをもとに、CRTデイスプレイ
１６の走査に合わせてRAM１２をアドレシング
し、さらにロウアドレスを指定してキヤラクタの
列データD₀〜D₆をシフトレジスタ１４にLOAD
パルスでロードし、同じくデイスプレイコントロ
ーラ１１から送られるシフト用のクロツクパルス
CKで直列のキヤラクタ信号として出力する。

このキヤラクタ信号はレベル変換回路１５でレ
ベル変換されて合成回路２１に供給され、ダイオ
ードORを介して映像信号レベルを白レベルに上
げる。成回路２１には、バツフア１７から映像信
号が供給される。さらに背景信号は、前述のよう
に、レベル変換回路１９から合成回路２１に供給
される。

映像増幅回路２０は、背景が付加されたキヤラ
クタ信号が映像信号に重畳された合成映像信号を
CRTドライブレベルまで増幅してCRTデイスプ
レイ１６に供給し、CRTに黒レベルの背景BSを
付加されたキヤラクタCSが映像VSに重畳された
第１図に示すような合成映像を表示する。なお、
デイスプレイコントローラ１１からの背景信号を
停止すると、レベル変換回路１５からのキヤラク
タ信号で背景のないキヤラクタが表示される。

従来の合成映像を表示するCRTデイスプレイ
装置は、前述のような構成になつているので、キ
ヤラクタの背景を黒くさせる場合、デイスプレイ
コントローラ１１からキヤラクタ表示位置に合わ
せて背景を黒とすべき背景信号を別に出してやる
必要があり、このためデイスプレイコントローラ
１１の構成が複雑で、かつキヤラクタの位置に合
わせて背景信号を出す制御操作も複雑であつた。
特にキヤラクタ表示が画面上にランダムに表われ
たり、多数であつた場合等においては制御操作が
極めて複雑となる欠点があつた。

本考案は、従来の合成映像を表示するCRTデ
イスプレイ装置の欠点を除去するためになされた
もので、キヤラクタジエネレータにアドレスされ
たキヤラクタがスペースであるかキヤラクタデー
タを有するかを示す識別ビツトを付加することに
より、キヤラクタがどのような態様で表示されて
もその背景表示を容易に行うことのできるCRT
デイスプレイ装置を提供することを目的とする。

以下、本考案を、第４図〜第７図に示す一実施
例に基づいて詳細に説明する。

第４図は本考案のCRTデイスプレイ装置の構
成をブロツク図で示したもので、点線で囲んだキ
ヤラクタ・背景信号発生部３０以外は、第２図と
同様な構成であるので、第２図と共通する部分に
は同じ符号を付して説明する。

第４図において、第２図と共通する部分につい
て簡単に説明すると、１１はCRTにキヤラクタ
を表示させるための制御を一括して行うデイスプ
レイコントローラ、１２はCRTに表示すべきキ
ヤラクタのキヤラクタジエネレータにおけるアド
レスがメモリされているRAM、１５はキヤラク
タ・背景信号発生部３０から出力されたキヤラク
タ信号のレベルを映像信号の白レベル相当にシフ
トするレベル変換回路、１６はCFTと水平・垂
直偏向系を有するCRTデイスプレイ、１７は映
像信号に対するバツフア、１８は水平同期信号
Ｈ・SYNC及び垂直同期信号Ｖ・SYNCを映像信
号から分離してデイスプレイコントローラ１１及
びCRTデイスプレイ１６に供給する同期分離回
路、１９はNAND２２から出力された背景信号
を映像信号の黒レベル相当の電圧に変換するレベ
ル変換回路、２２はキヤラクタ・背景信号発生部
３０から出力されたキヤラクタ信号をノツトゲー
ト（NOT）２３で反転した信号と、背景信号と
からキヤラクタ信号があるときに背景信号をカツ
トするナンドゲート（NAND）、２１はダイオー
ドD₁〜D₃からなりバツフア１７からの映像信号
とレベル変換回路１５からのキヤラクタとレベル
変換回路１９からの背景信号を合成して合成映像
信号を出力する合成回路、２０は合成映像信号を
CRTのドヤイブレベルまで増幅してCRTデイス
プレイ１６のCRTに表示させる映像増幅回路で
ある。

点線で囲まれたキヤラクタ・背景信号発生部３
０において、２５はキヤラクタジエネレータ、２
６は並直変換用のシフトレジスタ、２７はノツト
ゲート（NOT）、２８はナンドゲート
（NAND）、２９はＤ型フリツプフロツプ（Ｄ・
FF）からなるラツチ回路である。

キヤラクタジエネレータ２５は、キヤラクタの
データとして、キヤラクタ自体に関するキヤラク
タデータと、指定されたアドレスのキヤラクタが
スペースであるか、キヤラクタデータを有するか
を示す識別ビツトを付加されたものが用いられ
る。

第５図は、キヤラクタデータをキヤラクタが７
×９ドツト構成である場合を例にとつて説明した
ものである。７×９ドツト構成のキヤラクタに関
するキヤラクタデータは、ロウ（ROW）アドレ
スの0001〜1001により列データD₀〜D₆として出
力される。本考案では、キヤラクタデータのD₇
ビツトとして、指定されたアドレスのキヤラクタ
がスペースであるか、キヤラクタデータを有する
かを示す識別ビツトが付加される。したがつて、
第５図ａに示すようにキヤラクタのデータが有る
ときはD₇ビツトは「１」（黒で示されている）と
なり、第５図ｂに示すようにキヤラクタがスペー
スである場合はD₇ビツトは「０」（白で示されて
いる）となり、またロウアドレス「0000」と
「1010」はキヤラクタの上下にも背景を付ける為
に追加されたデータである。

次にキヤラクタ・背景信号発生部３０の動作に
ついて説明する。第２図の場合と同様に、デイス
プレイコントローラ１１につて、画面上の表示す
る位置に対応したRAM１２の部分に、表示する
キヤラクタのキヤラクタジエネレータ２５におけ
るアドレス（A₀〜A₆）をデータとして書き込み、
キヤラクタが表示されない部分はスペースのアド
レスが書き込まれる。書き込むアドレスデータは
RAM１２のDATA IN端子にセツトされ、アド
レスデータをセツトの後、デイスプレイコントロ
ーラ１１は、READ／ラインを“Ｌ”にして
RAM１２にアドレスデータを書き込む。

デイスプレイコントローラ１１は、同期分離回
路１８からの水平同期信号Ｈ・SYNC及び垂直同
期信号Ｖ・SYNCをもとに、CRTデイスプレイ
１６の走査に合わせてRAM１２をアドレツシン
グし、さらにロウアドレス（R₀〜R₃）を指定し
てキヤラクタジエネレータ２５からキヤラクタの
パターン列データD₀〜D₇をシフトレジスタ２６
にLOADパルスでロードする。

シフトレジスタ２６は、８ビツト構成で、キヤ
ラクタジエネレータ２５からＡ〜Ｈに入力された
パターン列データD₀〜D₇は、パルスが
“Ｌ”レベルにあつて、デイスプレイコントロー
ラ１１から供給されるクロツクパルスCKの立上
りで内部にロードされる。同時にＨデータは出力
端OUTに出力され、以後はクロツクパルスCKの
立上りで、Ｇ→Ｆ→Ｅ→……→Ａとデータが順次
シフトして直列のキヤラクタ信号となつて出力さ
れる。Ａの次には自動的に“Ｌ”レベルが出力さ
れる。

第６図は、前述の動作のタイミングチヤートを
示したものである。パルスとクロツクパ
ルスCKには、デイスプレイコントローラ１１か
ら、第６図のタイミングでシフトレジスタ２６に
送られる。またクロツクパルスCKの周波数は
CRTの画面に表示する１ドツトの大きさから決
定される。

キヤラクタジエネレータ２５のアドレスライン
A₀〜A₆はパルスが出力される前にセツト
されており、表示キヤラクタに対応してこのアド
レスラインA₀〜A₆は順次設定されてゆく。なお、
第６図に示されるシフトレジスタ２６の出力
OUTにおいて、Ｇの前の“Ｌ”（Ｈ端）とＡの次
の“Ｌ”は、次のキヤラクタとの間にスペースを
置くためのものである。

このように、シフトレジスタ２６はキヤラクタ
ジエネレータ２５から並列状態で送られてくる列
データD₀〜D₆を直列のキヤラクタ信号に変換し
て順次出力する。

一方、キヤラクタジエネレータ２５からキヤラ
クタデータD₀〜D₆とともに出力される識別ビツ
トD₇は、ラツチ回路２９を構成するＤ・FFのＤ
端子に加えられる。また、デイスプレイコントロ
ーラ１１から出力されるパルスはNAND
２８の一方の入力端に、クロツクパルスCKを
NOT２７で反転させたクロツクパルスが
NAND２８の他方の入力端に加えられ、NAND
２８の出力はＤ・FFのCK端子に加えられる。

したがつて、第６図に示すように、シフトレジ
スタ２６へのデータロードのタイミング、すなわ
ちパルスが“Ｌ”で、クロツクパルス
の立上る時点t₀において、Ｄ・FFからなるラツ
チ回路２９に識別ビツトD₇のデータがラツチさ
れる。識別ビツトD₇はキヤラクタ表示がある場
合は「１」すなわち“Ｈ”レベルとなり、スペー
スの場合には「０」すなわち“Ｌ”レベルとなる
ので、キヤラクタ表示があるときは“Ｈ”が、ス
ペースのときは“Ｌ”がラツチ回路２９から出力
されて、NAND２２の一方の入力端に加えられ
る。NAND２２の他方の入力端にはキヤラクタ
信号をNOT２３で反転した信号が加えられてい
るので、NAND２２から出力される。“Ｌ”レベ
ルの背景信号はキヤラクタ信号があるときはカツ
トされる。

NAND２２以後の動作は、第２図の場合と同
様である。すなわち、キヤラクタ表示があるとき
は、キヤラクタデータの各列データ期間中（第６
図のt₀〜t₁）ラツチ回路２９は“Ｈ”出力を
NAND２２に加える。NAND２２はキヤラクタ
の各列データD₀〜D₆（すなわちＧ〜Ａ）ビツトの
中にキヤラクタを構成するデータビツトがないと
きは“Ｌ”レベルの背景信号を出力する。この
“Ｌ”レベルの背景信号はレベル変換回路１９で
レベル変換されて合成回路２１に加えられ、ダイ
オードD₃を導通させて、ダイオードD₂に加えら
れる映像信号を強制的に黒レベルに下げる。キヤ
ラクタの列データD₀〜D₆ビツトの中にキヤラク
タを構成するデータビツトがあるときは、NOT
２３の出力が“Ｌ”となるため、NAND２２の
出力は“Ｈ”となる。したがつて合成回路２１の
ダイオードD₃はオフとなり、ダイオードD₁に加
えられたキヤラクタ信号がそのまま映像増幅回路
２０に加えられる。このようにして、第７図に示
すように、キヤラクタ部分は白く、その他の部分
は黒く、すなわち黒い背景の中にキヤラクタが白
文字で表示される。また、データ列を第３図に比
べ上下に一列ずつ増やして、上下にも背景信号を
出力させているので、上下にも背景を付加してキ
ヤラクタを鮮明に表示することができる。

なお、背景が不要の場合には、ラツチ回路２９
のＤ・FFのクリア端子CLにクリアをかければ、
キヤラクタだけの表示を行なうことができる。ク
リアを適宜かけることにより背景のあるキヤラク
タと背景のないキヤラクタを混合して表示するこ
とができる。

また、実施例では７×９ドツト構成のキヤラク
タを例にとつて説明したが、この構成に限定され
るものではない。

さらに、本考案はモノクロの他カラーCRTデ
イスプレイ装置にも用いられるもので、例えば、
映像に重畳してＲ（赤）、Ｇ（緑）、Ｂ（青）のダイ
レクトドライブが可能なカラーCRTデイスプレ
イ装置においては、キヤラクタ及び背景に任意の
色を付けることが可能となり多彩な表示を行うこ
とができる。

以上説明したように、本考案によれば、キヤラ
クタジエネレータにキヤラクタ表示又はスペース
のいずれであるかを区別するための識別ビツトが
付加されたことにより、キヤラクタに背景を付加
する際にデイスプレイコントローラで特別の処理
が不要となるので、デイスプレイコントローラの
設計が容易になり、キヤラクタがどのような態様
で表示されても、キヤラクタに容易に背景を付加
することができる。

【図面の簡単な説明】

第１図は背景を付加されたキヤラクタを映像に
重畳して表示する合成画面の説明図、第２図は従
来の合成画面を表示するCRTデイスプレイ装置
のブロツク図、第３図はキヤラクタジエネレータ
パターンの説明図、第４図は本考案の合成画面を
表示するCRTデイスプレイ装置のブロツク図、
第５図は本考案に使用されるキヤラクタジエネレ
ータのキヤラクタデータの説明図、第６図は第４
図の動作を示すタイムチヤート、第７図は本考案
によるキヤラクタ表示例を示す。１１……デイスプレイコントローラ、１２……
RAM、１３……キヤラクタジエネレータ、１４
……並直変換用のシフトレジスタ、１５……レベ
ル変換回路、１６……CRTデイスプレイ、１７
……バツフア、１８……同期分離回路、１９……
レベル変換回路、２０……映像増幅回路、２１…
…合成回路、２２……ナンドゲート（NAND）、
２３……ノツトゲート（NOT）、２５……キヤラ
クタジエネレータ、２６……並直変換用のシフト
レジスタ、２７……ノツトゲート（NOT）、２８
……ナンドゲート（NAND）、２９……ラツチ回
路、３０……キヤラクタ・背景信号発生部。

Claims

【実用新案登録請求の範囲】

デイスプレイコントローラによつて制御されて
キヤラクタとこのキヤラクタの背景とを映像に重
畳してCRTに表示するCRTデイスプレイ装置に
おいて、アドレスされたキヤラクタがスペースで
あるか否かを示す識別ビツトをキヤラクタ自体の
データに付加し、このキヤラクタのデータをシフ
トレジスタにロードするタイミングで前記識別ビ
ツトを出力するキヤラクタジエネレータと、前記
キヤラクタのデータをロードして直列のキヤラク
タ信号に変換して出力するシフトレジスタと、前
記出力された識別ビツトを保持するラツチ回路
と、このラツチ回路の出力を制御信号としてその
キヤラクタの背景信号を出力する背景信号発生手
段と、前記シフトレジスタから出力されたキヤラ
クタ信号と背景信号発生手段から出力された背景
信号と映像信号とから背景が付加されたキヤラク
タ信号が映像信号に重畳した合成映像信号を出力
する合成回路とを備えたことを特徴とするCRT
デイスプレイ装置。