JPS59114852A - 積層集積回路素子 - Google Patents

積層集積回路素子

Info

Publication number
JPS59114852A
JPS59114852A JP57223054A JP22305482A JPS59114852A JP S59114852 A JPS59114852 A JP S59114852A JP 57223054 A JP57223054 A JP 57223054A JP 22305482 A JP22305482 A JP 22305482A JP S59114852 A JPS59114852 A JP S59114852A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
boron nitride
integrated circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57223054A
Other languages
English (en)
Inventor
Toshiaki Miyajima
利明 宮嶋
Masayoshi Koba
木場　正義
Atsushi Kudo
淳 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57223054A priority Critical patent/JPS59114852A/ja
Publication of JPS59114852A publication Critical patent/JPS59114852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は積層集積回路素子に関し、特に積層した半導体
層間に絶縁膜を介挿し、半導体層にエネルギービームを
照射してアニールする積層集積回路素子に関する。
〈従来技術〉 近年、半導体集積回路装置を一層高密度化するべ（、三
次元に半導体層を積層した素子の開発が試みられている
。
第１図は従来から提案されている積層高密度集積回路素
子の断面図で、実際には更に多層に積層するが、図が複
雑になるのを避けるため半導体層１０．２０を２層に積
層した例を示す。半導体基板１１、’２１に不純物領域
１２．２２を形成し、適宜導電体１３によって電気的接
続を施こした各半導体層１０及び２０は、絶縁層３０を
介して積層されている。
上記積層構造の集積回路素子を製造する場合、回路を作
成した第１半導体層１０上に全面に絶縁膜３０を被着し
、次に第２半導体層２０のためにポリシリコン或いは非
晶質シリコン２１膜を形成して該膜２１を単結晶化し、
回路素子を作成する。
ポリシリコン或いは非晶質シリコン膜を単結晶化するた
めにアニール処理が行われるが、従来から電気炉アニー
ルによる方法と、光、電子或いはイオン等を照射するエ
ネルギービームアニールによる方法とがある。後者のエ
ネルギービームアニールによる方法は、前者の電気炉ア
ニールに比べ一般にアニールに要する処理時間が短かい
という特性がある。
処で順次半導体層を積層して素子を構成する場合、下層
の半導体層には通常既に回路素子が形成されている。従
ってこのような下層半導体層にとってはアニールされる
ことは好ましくない。
エネルギービームアニール法では上述のようにアニール
時間か短いという特性があり、これはまた素子全体が均
一な温度になり難いことでもある。
このよ・うなことを利用し、アニール時間を熱か膜の深
さ方向へ伝搬する時間より短かくすることで一応下部半
導体層に熱的な影響を与えることなく、アニールしたい
上部半導体層のみ温度を上げてアニールすることがてき
る。
しかしこの種の積層集積回路素子は、通常アニールすべ
き半導体層の下部には既に回路素子が作り込まれており
、特に半導体層表面には金属やポリシリコン等の熱伝導
性にすぐれた導電体によって電極及び配線が形成されて
いる。従ってこのような積層半導体層をアニールする場
合、特に処理時間が短い場合には下部半導体の表面状態
、例えば導電体がある部分と無い部分でアニールすべき
半導体層の温度上昇が異なる事態が生じる。
例えば第２図に示すようにシリコン基板ＩＩ内に通常の
方法で半導体素子を作り込み、表面にはＭｏ電極１３を
１μｍの厚さに堆積する。その後表面全体か平坦になる
ように、且つＭｏ電極１３がない部分での厚さが１．５
μｍになるようにＳｉ　０２膜１４を形成し、さらにそ
の上に非晶質シリコン層２１を０５μｍの厚さに形成し
、該非晶質シリコン膜２１に出力１５Ｗで１００μｍ径
のＡｒ　レーザーを照射してアニールする。Ｍｏ電極１
３かない部分での非晶質シリコン２１の表面温度がｌ０
００℃になった時の非晶質シリコン全体の温度分布を第
３図に示す。第３図より、Ｍｏ電極１３上部の非晶質シ
リコン表面では、熱伝導率の大きいＭｏ電極の影響を受
けてＭｏ電極のない部分に比べ最高１５０℃程度温度の
低い部分が生じる。
この状態でアニールを続けるとＭｏ電極のある部分とな
い部分で半導体層２１のアニールのされ方が異なり、粒
径の大きい単結晶を得ることが難かしく、また単結晶の
膜質も均質なものにならず積層構造の集積回路素子基板
として利用するには問題があった。
〈発明の目的〉 本発明は上記従来の積層集積回路素子の問題点に鑑みて
なされたもので、下部半導体層の表面状態に関係なくア
ニールすべき半導体層表面の温度分布が均一になるよう
に、半導体層間に介挿する絶縁膜を選択し、均質で大面
積の単結晶半導体層を得ることかできる積層集積回路素
子を提供することである。
〈実施例〉 第４図は本発明による一実施例の要部を示す素子断面図
で、図中第２図と同一部分は同一符号で示す。
シリコン基板１１内に通常の方法で半導体素子を作り込
み、続いて回路動作を可能にするべく基板表面に厚さ１
μｍ程度にＭｏ膜１３を堆積し、該Ｍｏ膜１３を電極或
いは配線形状にパターニングする。次に上部半導体層と
の絶縁をはかるために、配線後の半導体層」−に窒化ホ
ウ素膜１５を形成する。このとき窒化ホウ素膜１５の膜
厚は、Ｍ。
電極１３上部での厚さが少なくとも０．５μｍになるよ
うにスパッタリングによって作成する。窒化ホウ素膜１
５を絶縁膜として、上部に非晶質シリコン２１を０５μ
ｍ程度に形成し、その後出力１５Ｗ、１００μｍ径のＡ
ｒレーサーを照射してシリコン膜２Ｉを単結晶化する。
上記レーザーアニールの過程において、Ｍｏ電極１３が
ない部分の上に位置する非晶質シリコン表面の温度か１
０００℃になったときの非晶質シリコン表面全体の温度
分布を第５図に示す。同図から明らかなように、Ｍｏ電
極１３がある部分とない部分とでの非晶質シリコン膜２
１の表面温度差を３０℃以内におさめることができる。
これは半導体層表面を被う窒化ホウ素の熱伝導率が大き
いため、レーザービームによる加熱が比較的速やかに周
囲に伝搬され、Ｍｏ電極の存在に拘わらす非晶質シリコ
ン或いはポリシリコン膜の温度分布の均一化を図ること
かでき、膜質が均一で粒径の大きい単結晶を作成するこ
とができる。また窒化ホウ素によって絶縁性が損われる
ことはない。
上記実施例はＭｏ電極上部に窒化ホウ素を堆積したか、
熱伝導率か０．　］　Ｊ／ｃｍ・ｓｅｃ・ｄｅｇ以上の
値をもつ誘電体、例えば酸化べＩＪ　ＩＪウム、炭化ケ
イ素等の材料を利用することができ、また半導体層表面
の導電体はＭｏに限らず、他の金属或いは金属のシリサ
イド、ポリシリコン等導電性材料であってもよい。
また上記実施例では、Ａｒ　レーザーアニール処理時に
、アニールすべき非晶質シリコン膜の表面か露出してい
たが、非晶質シリコン膜上部に５ｉ０２膜やＳｉ３Ｎ４
、さらにはこれらの積層膜等を形成した後アニールを行
なってもよいし、アニール法としてはＡｒレーザーアニ
ールに限らず、他のレーザーアニール、光アニール、電
子ビームアニール。
イーＡ−ンビームアニール等、エネルギービームアニー
ルであればその方法は問わない。
〈効果〉 以上詳説した如く、本発明によれば半導体層間に介挿す
る絶縁膜に熱伝導率の大きい誘電体を用いることにより
、積層集積回路素子の半導体層をエネルギービームでア
ニールする際、面内の温度分布を均一にすることが可能
となり、その結果均質で大面積の単結晶半導体層の形成
が可能となり、良質の積層集積回路素子を得ることがで
きる。
【図面の簡単な説明】
第１図は積層集積回路素子の要部断面図、第２図はエネ
ルギービームアニールを行なう時の素子断面の模式図、
第３図は第２図の試料にＡｒレーザーを照射したときの
非晶質シリコン表面全体の温度分布図、第４図は本発明
の一実施例を説明する素子断面図、第５図は同実施例に
Ａｒレーザーを照射したときの非晶質シリコン全体の温
度分布図である。 １０・・下部半導体層、２０・・・上部半導体層、ＩＩ
・；・シリコン基板、−１３−、・・Ｍｏ電極配線、２
１・・非晶質シリコン膜、１５・・・窒化ホウ素膜。

Claims (1)

    【特許請求の範囲】
  1. １）素子形成した半導体層を、誘電体層を介して少なく
    とも２層以上積層してなる積層集積回路素子において、
    導電体によって電極配線した半導体層上に、少なくとも
    導電体上での膜厚が０．５μｍ以上で、且つ熱伝導率が
    ０．　Ｉ　Ｊ／ａｎ・ｓｅｃ・ｄｅｇ以上の誘電体を半
    導体層間の絶縁膜として介挿してなることを特徴とする
    積層集積回路素子。
JP57223054A 1982-12-21 1982-12-21 積層集積回路素子 Pending JPS59114852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57223054A JPS59114852A (ja) 1982-12-21 1982-12-21 積層集積回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57223054A JPS59114852A (ja) 1982-12-21 1982-12-21 積層集積回路素子

Publications (1)

Publication Number Publication Date
JPS59114852A true JPS59114852A (ja) 1984-07-03

Family

ID=16792109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223054A Pending JPS59114852A (ja) 1982-12-21 1982-12-21 積層集積回路素子

Country Status (1)

Country Link
JP (1) JPS59114852A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106158A (en) * 1980-12-24 1982-07-01 Toshiba Corp Integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106158A (en) * 1980-12-24 1982-07-01 Toshiba Corp Integrated circuit

Similar Documents

Publication Publication Date Title
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
JP2687966B2 (ja) 半導体装置の製造方法
US4596604A (en) Method of manufacturing a multilayer semiconductor device
US4339285A (en) Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
JPH0562451B2 (ja)
JPS59114853A (ja) 積層集積回路素子の製造方法
JPS59114854A (ja) 積層集積回路素子
JPH0456453B2 (ja)
JPS59114829A (ja) 窒化シリコン膜の製造方法
CN115881648A (zh) 射频组件的制造方法
JP2863767B2 (ja) 平面型アンチヒューズ素子の製造方法
JPS6232653A (ja) 薄膜トランジスタの製造方法
JPH06104280A (ja) 薄膜トランジスタ及びその製造方法
JPH04120721A (ja) 半導体装置およびその製造方法
JPH04192466A (ja) 半導体基板の製造方法
JPS59161857A (ja) 半導体装置用配線および抵抗体
JPH0336312B2 (ja)
JPS62181455A (ja) 半導体装置の製造方法
JPS6336512A (ja) 半導体単結晶薄膜の製造方法
JPH01140632A (ja) 半導体装置の製造方法
JPH01212430A (ja) 薄膜半導体装置の製造方法
JPS6213818B2 (ja)
JPS6362894B2 (ja)
JPS605567A (ja) 半導体装置の製造方法
JPS5873134A (ja) 半導体装置の製法