JPS5911924B2 - 並列制御型電圧安定化回路 - Google Patents

Description

【発明の詳細な説明】 本発明は集積回路（ＩＣ）に用いて好適な並列制御型の
電圧安定化回路に関する。

集積回路においてはその内部に電圧安定化回路を組み込
みこれを他の回路の安定化電源として使用している。

この場合、温度補償の行われた電圧安定化回路としてツ
ェナーダイオードに、ダイオード接続されたトランジス
タを直列に接続した回路が用いられる。即ち、第１図に
示すようにツェナーダイオード１のアノードはダイオー
ド（シリコンダイオード、実際にはダイオード接続され
たトランジスタ）２のアノードに接続され、ダイオード
２のカソードは接地される。ツェナーダイオード１のカ
ソードは高抵抗の抵抗器３を介して直流電源＋Ｂに接続
されると共に出力端子４に接続れ、出力端子４は負荷５
を介して接地される。この場合、ツェナーダイオード１
の両端で例えば５．５Ｖ）ダイオード２の両端でＯ、７
Ｖの電圧が生じ、負荷５の両端には負荷電流の変動にも
抱わらず６．２Ｖの定電圧が供給される。この場合、電
源１０電圧をＥ、ツェナーダイオード２の直列回路の両
端の電圧をＶ。、抵抗器２の抵抗値をＲｓとすると、抵
抗器２を流れる電流１０はで表わされ、Ｅが一定であれ
ば１０ １５は一定となる。

この電圧安定化回路は、ツェナーダイオード１とダイオ
ード２との温度特性が逆であるために、定電圧の温度特
性が良好であるという特長を有する。

その反面、ツェナーダイオードは許容電流が２０少ない
ので、負荷に乏以上の大きな電流を流す場合には使えな
いという決点がある。そこで、第２図に示す直列制御型
電圧安定化回路のように第１図の回路に対し、更にダイ
オードＴ、トランジスタ８を設けることにより、負荷５
２５に供給する電流を増大させることができる。

即ちこの回路ではダイオード２のカソードはダイオード
Ｔのアノードに接続され、ダイオードＴのカソードは接
地される。抵抗器３とツェナーダイオード１の接続中点
はトランジスタ８のベースに接続３０され、そのコレク
タは電源＋Ｂに接続され、そのエミッタは出力端子４を
介して負荷５に接続される。尚、追加したダイオードＴ
はトランジスタ８のＶ の温度による変化を補償するた
めのものである。

３５この第２図の回路によれば、ツェナーダイオード１
の許容電流のｈＦＥ倍の電流を負荷５に供給することが
できる。

しかし、この第２図の直列制御型の電圧安定化回路は、
これに接続される回路の種類によつては不向きの場合が
ある。

即ち、ツエナーダイオード１に発生する白色雑音を抑圧
しにくい。又、出力インピーダンスがやや高い。更に、
トランジスタ７を挿入する結果、抵抗器２の抵抗値Ｒｓ
が小さくなり、そのため電源からのリツプルの抑圧効果
が低下する。斯かる点に鑑み、本発明は出力電圧の温度
特性が良好で負荷に大きな電流を供給することができる
と共に、上述の従来回路の欠点の改善された新規な並列
制御型電圧安定化回路を提供せんとするものである。

以下に、第３図を参照し７て本発明並列制御型電圧安定
化回路の一例を詳細に説明するも、第３図において第１
図及び第２図と対応する部分には同一符号を付して重複
説明を省略する。

本発明に於ては、直流電源＋Ｂの両端に高抵抗の抵抗器
３−ツエナーダイオード１−ダイオード接続された（コ
レクタ・ベース間の接続された）主トランジスタ１０の
直列回路が接続され、ツエナーダイオード１一主トラン
ジスタ１０の直列回路に主トランジスタ１０のエミツタ
領域の等価エミツタ面積以上の等価エミツタ面積のエミ
ツタ領域を具備する副トランジスタＱ，〜Ｑｎ（ｎ＝１
．２．３．・・・・・・）のコレクタ・エミツタ間が接
続されると共に主及び副トランジスタ１０，１．１｛Ｑ
，〜Ｑｎ｝の各ベースが互いに接続されて成り、ツエナ
ーダイオード１一主トランジスタ１０の直列回路の両端
に安定化された直流電圧が得られ、之が出力端子４を介
して負荷５に印加されるようになされている。

尚、この場合トランジスタＱ，〜Ｑｎの各コレクタは抵
抗器３及びツエナーダイオード１の接続中点に接続され
、各エミツタは接地されている。トランジスタ１０、Ｑ
，〜Ｑｎにてカレントミラー回路が構成される。本例で
は、トランジスタ１０、Ｑ，〜Ｑｎとして特性の等しい
ものが使用される。次にこの第３図の回路の解析を行な
つてみよう。負荷５の電流が零と仮定する。電源電圧を
Ｅ１抵抗器３の抵抗をＲＳｌツエナーダイオード１を流
れる電流をＩＺｌ端子４及び接地間の電圧を。、トラン
ジスタ１０、Ｑ１〜Ｑｎのエミツタ接地電流増巾率をＨ
ＦＥｌそのベース電流をＩＢと夫々すると、抵抗器３を
流れる電流１。は次式の如く表わされる。又、ツエナー
ダイオード１のツエナ一電圧をＶＺｌトランジスタ１０
のベース・エミツタ間電圧をＶＢＥとすると、ｏは次式
の如く表わされる。ｏ＝ｚ＋ＶＢＥ・・・・・・・・・
（２）又、ＩＢは次式の如く表わされる。

式（１）〜（３）から１２は次式の如く表わされる。

ここで、ＨＦＥ〉ｎ＋１とすれば、式４は次式の如く近
似される。式（１）及び（４）からＩ。

を１２の約ｎ＋１倍にすることができ、従つて負荷５に
流す電流をツエナーダイオード１の許容電流の略ｎ＋１
倍にすることができる。尚、トランジスタはその製造過
程において、エミツタの面積を変更することにより、エ
ミツタ接地電流増巾率を変更できることが既に知られて
いる。

即ち、第４図に示す如く、トランジスタ１０のコレクタ
が導出される端子を１２、トランジスタＱ，〜ＱＯの各
コレクタが導出される端子を１３、トランジスタＱ，〜
ＱＯの各エミツタが導出される端子を１４とすれば、ト
ランジスタ１０、Ｑ，〜Ｑｎは第５図のようにトランジ
スタ１０，１１と２つのトランジスタで構成することが
できる。第５図において、１５はＰ＋型の半導体基体、
１６はトランジスタ１０におけるｎ型半導体のコレクタ
領域、１７はＰ型半導体のベース領域、１８はｎ＋型半
導体のエミツタ領域である。又、１９はトランジスタ１
１におけるｎ型半導体のコレクタ領域、２０はＰ型半導
体のベース領域、２１はｎ＋型半導体のエミツタ領域で
あり、２１のエミツタ領域の等価エミツタ面積はトラン
ジスタ１０のエミツタ領域１８の等価エミツタ面積より
大きく選定されている。上述せる本発明並列制御型電圧
安定化回路によれば、出力電圧の温度特性が良好でしか
も負荷に大きな電流を供給することができる。

又、並列制御型であるので、ツエナーダイオードで発生
される白色雑音を抑圧することができ、回路のＳ／Ｎ比
を向上させることができる。

更に、ツエナーダイオードと直列に接続する抵抗器を高
抵抗にすることができるので、電源のリツプルを効果的
に抑圧することができる。更に、出力インピーダンスを
小さくすることができる。

【図面の簡単な説明】

第１図及び第２図は従来の並列及び直列制御型電圧安定
化回路の回路図、第３図は本発明並列制御型電圧安定化
回路の→１の回路図、第４図は第３図の一部の回路図、
第５図は本発明の他の例の一部を半導体基体上に構成し
た場合の模型を示す斜視図である。 １はツエナーダイオード、３は抵抗器、１０はダイオー
ド接続された主トランジスタ、Ｑ，〜ＱＯは副トランジ
スタである。

Claims (1)

【特許請求の範囲】
1. １ 直流電源の両端に抵抗器−ツェナーダイオート−ダ
   イオード接続された主トランジスタの直列回路が接続さ
   れ、上記ツェナーダイオード−上記主トランジスタの直
   列回路に上記主トランジスタのエミッタ領域の等価エミ
   ッタ面積以上の等価エミッタ面積のエミッタ領域を具備
   する副トランジスタのコレクタ・エミッタ間が接続され
   ると共に上記主及び副トランジスタの各ベースが互いに
   接続されて成り、上記ツェナーダイオード−上記主トラ
   ンジスタの直列回路の両端に安定化された直流電圧が得
   られるようにしたことを特徴とする並列制御型電圧安定
   化回路。