JPH0789304B2 - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPH0789304B2 JPH0789304B2 JP59105793A JP10579384A JPH0789304B2 JP H0789304 B2 JPH0789304 B2 JP H0789304B2 JP 59105793 A JP59105793 A JP 59105793A JP 10579384 A JP10579384 A JP 10579384A JP H0789304 B2 JPH0789304 B2 JP H0789304B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
この発明は、基準電圧回路に係り、特に、温度係数を持
たない基準電圧の発生に関する。
たない基準電圧の発生に関する。
第４図は、この種の基準電圧回路として用いられている
バンドギャップ基本回路を示している。この回路は、ト
ランジスタ２、４、６、抵抗８、10、12および定電流源
14から構成され、電源端子16に電圧VCCの電源を接続
し、出力端子18から温度係数を持たない基準電圧Vrefを
取出すことができる。 すなわち、定電流源14から電流IOを抵抗８を介してトラ
ンジスタ２に流し込み、トランジスタ２、４、６に流れ
る動作電流をI1、I2、I3とする。トランジスタ２はコレ
クタ・ベース間を接続してダイオードとして構成されて
いる。そこで、ダイオードの温度係数は−2mV/℃、トラ
ンジスタ４に流れる動作電流I2および抵抗８は正の温度
係数を持っている。 したがって、出力端子18には、これらの温度係数が加算
され、温度係数を相殺して温度係数を持たない基準電圧
Vrefが発生する。すなわち、基準電圧Vrefの値は約1.2V
となる。
バンドギャップ基本回路を示している。この回路は、ト
ランジスタ２、４、６、抵抗８、10、12および定電流源
14から構成され、電源端子16に電圧VCCの電源を接続
し、出力端子18から温度係数を持たない基準電圧Vrefを
取出すことができる。 すなわち、定電流源14から電流IOを抵抗８を介してトラ
ンジスタ２に流し込み、トランジスタ２、４、６に流れ
る動作電流をI1、I2、I3とする。トランジスタ２はコレ
クタ・ベース間を接続してダイオードとして構成されて
いる。そこで、ダイオードの温度係数は−2mV/℃、トラ
ンジスタ４に流れる動作電流I2および抵抗８は正の温度
係数を持っている。 したがって、出力端子18には、これらの温度係数が加算
され、温度係数を相殺して温度係数を持たない基準電圧
Vrefが発生する。すなわち、基準電圧Vrefの値は約1.2V
となる。
前記基準電圧回路では、 （１）定電流源14を構成する定電流回路を別途設ける必
要があること、 （２）温度特性は良好であるが、電源電圧VCCの変動が
定電流源14の出力電流IOに影響を与え、動作電流I1、
I2、I3が変化するため、基準電圧Vrefが変動し、電源電
圧特性が低いことなどの欠点がある。このため、定電流
源14は電源変動を受け難いものとする必要がある。 そこで、この発明は、回路構成の簡略化とともに、電源
電圧特性を改善した基準電圧回路を提供することを目的
とする。
要があること、 （２）温度特性は良好であるが、電源電圧VCCの変動が
定電流源14の出力電流IOに影響を与え、動作電流I1、
I2、I3が変化するため、基準電圧Vrefが変動し、電源電
圧特性が低いことなどの欠点がある。このため、定電流
源14は電源変動を受け難いものとする必要がある。 そこで、この発明は、回路構成の簡略化とともに、電源
電圧特性を改善した基準電圧回路を提供することを目的
とする。
この発明の基準電圧回路は、第１図及び第３図に例示す
るように、電源側に第１及び第２のトランジスタ（20、
22）のエミッタを接続し、前記第１のトランジスタのベ
ース・コレクタに前記第２のトランジスタのベースを接
続してなる第１のカレントミラー回路が設置されるとと
もに、前記第２のトランジスタのコレクタ側に第３のト
ランジスタ（28）のベース・コレクタを接続し、前記第
１のトランジスタのベース・コレクタに第４のトランジ
スタ（26）のコレクタを接続し、前記第３のトランジス
タのベース・コレクタと前記第４のトランジスタのベー
スを共通に接続し、前記第３のトランジスタのエミッタ
面積を前記第４のトランジスタのエミッタ面積より大き
く設定した第２のカレントミラー回路が設置され、前記
第３のトランジスタのエミッタと接地点との間に抵抗
（30）を接続して電流を発生する電流源と、この電流源
の前記第１のトランジスタのベース・コレクタにベース
を共通に接続するとともに、前記電源側にエミッタを接
続し、前記第１及び第２のカレントミラー回路に流れる
電流を取り出す第５のトランジスタ（24）と、この第５
のトランジスタのコレクタと前記接地点との間に抵抗
（32）及びダイオード（34）からなる直列回路を接続し
て前記電流を流すことにより、前記第５のトランジスタ
のコレクタ側から温度係数を持たない基準電圧を取り出
す出力回路とを備えたことを特徴とする。 また、この発明の基準電圧回路は、第２図に例示するよ
うに、電源側に第１及び第２のトランジスタ（20、22）
のエミッタを接続し、前記第２のトランジスタのベース
・コレクタに前記第１のトランジスタのベースを接続し
てなる第１のカレントミラー回路が設置されるととも
に、前記第２のトランジスタのベース・コレクタ側に第
３のトランジスタ（28）のコレクタを接続し、前記第１
のトランジスタのコレクタに第４のトランジスタ（26）
のベース・コレクタを接続し、前記第３のトランジスタ
のベースと前記第４のトランジスタのベース・コレクタ
を共通に接続し、前記第３のトランジスタのエミッタ面
積を前記第４のトランジスタのエミッタ面積より大きく
設定した第２のカレントミラー回路が設置され、前記第
３のトランジスタのエミッタと接地点との間に抵抗を接
続して電流を発生する電流源と、この電流源の前記第１
のトランジスタのベースにベースを共通に接続するとと
もに、前記電源側にエミッタを接続し、前記第１及び第
２のカレントミラー回路に流れる電流を取り出す第５の
トランジスタ（24）と、この第５のトランジスタのコレ
クタと前記接地点との間に抵抗（32）及びダイオード
（34）からなる直列回路を接続して前記電流を流すこと
により、前記第５のトランジスタのコレクタ側から温度
係数を持たない基準電圧を取り出す出力回路とを備えた
ことを特徴とする。
るように、電源側に第１及び第２のトランジスタ（20、
22）のエミッタを接続し、前記第１のトランジスタのベ
ース・コレクタに前記第２のトランジスタのベースを接
続してなる第１のカレントミラー回路が設置されるとと
もに、前記第２のトランジスタのコレクタ側に第３のト
ランジスタ（28）のベース・コレクタを接続し、前記第
１のトランジスタのベース・コレクタに第４のトランジ
スタ（26）のコレクタを接続し、前記第３のトランジス
タのベース・コレクタと前記第４のトランジスタのベー
スを共通に接続し、前記第３のトランジスタのエミッタ
面積を前記第４のトランジスタのエミッタ面積より大き
く設定した第２のカレントミラー回路が設置され、前記
第３のトランジスタのエミッタと接地点との間に抵抗
（30）を接続して電流を発生する電流源と、この電流源
の前記第１のトランジスタのベース・コレクタにベース
を共通に接続するとともに、前記電源側にエミッタを接
続し、前記第１及び第２のカレントミラー回路に流れる
電流を取り出す第５のトランジスタ（24）と、この第５
のトランジスタのコレクタと前記接地点との間に抵抗
（32）及びダイオード（34）からなる直列回路を接続し
て前記電流を流すことにより、前記第５のトランジスタ
のコレクタ側から温度係数を持たない基準電圧を取り出
す出力回路とを備えたことを特徴とする。 また、この発明の基準電圧回路は、第２図に例示するよ
うに、電源側に第１及び第２のトランジスタ（20、22）
のエミッタを接続し、前記第２のトランジスタのベース
・コレクタに前記第１のトランジスタのベースを接続し
てなる第１のカレントミラー回路が設置されるととも
に、前記第２のトランジスタのベース・コレクタ側に第
３のトランジスタ（28）のコレクタを接続し、前記第１
のトランジスタのコレクタに第４のトランジスタ（26）
のベース・コレクタを接続し、前記第３のトランジスタ
のベースと前記第４のトランジスタのベース・コレクタ
を共通に接続し、前記第３のトランジスタのエミッタ面
積を前記第４のトランジスタのエミッタ面積より大きく
設定した第２のカレントミラー回路が設置され、前記第
３のトランジスタのエミッタと接地点との間に抵抗を接
続して電流を発生する電流源と、この電流源の前記第１
のトランジスタのベースにベースを共通に接続するとと
もに、前記電源側にエミッタを接続し、前記第１及び第
２のカレントミラー回路に流れる電流を取り出す第５の
トランジスタ（24）と、この第５のトランジスタのコレ
クタと前記接地点との間に抵抗（32）及びダイオード
（34）からなる直列回路を接続して前記電流を流すこと
により、前記第５のトランジスタのコレクタ側から温度
係数を持たない基準電圧を取り出す出力回路とを備えた
ことを特徴とする。
以上の構成としたので、正の温度係数を持つかあるいは
温度特性を持たない抵抗、負の温度係数を持つダイオー
ドに正の温度係数を持つ電流が流れる結果、正負の温度
係数が相殺され、温度係数を持たない基準電圧が得られ
る。
温度特性を持たない抵抗、負の温度係数を持つダイオー
ドに正の温度係数を持つ電流が流れる結果、正負の温度
係数が相殺され、温度係数を持たない基準電圧が得られ
る。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。 第１図はこの発明の基準電圧回路の実施例を示してい
る。 第１図において、第１のトランジスタ20は、ベース・コ
レクタ間が共通に接続され、ダイオードを構成する。こ
のトランジスタ20のベース・コレクタには第２のトラン
ジスタ22及び第５のトランジスタ24のベースが共通に接
続され、第１及び第２のトランジスタ20、22は第１のカ
レントミラー回路を構成するとともに、第１のトランジ
スタ20と第５のトランジスタ24とは、トランジスタ20の
ベース・コレクタにトランジスタ24のベースが接続され
てカレントミラー回路を構成し、定電流回路が構成され
ている。 トランジスタ20、22に対応して設置された第３のトラン
ジスタ28及び第４のトランジスタ26は第２のカレントミ
ラー回路を構成しており、トランジスタ26のエミッタ面
積を１とし、このトランジスタ26のエミッタ面積に対し
てトランジスタ28のエミッタ面積はｎ倍に設定され、エ
ミッタ面積の大きいトランジスタ28のエミッタと接地点
（GND）との間には抵抗30が接続されている。 また、トランジスタ24のコレクタと接地点との間には、
抵抗32およびダイオード34からなる直列回路が接続さ
れ、トランジスタ24のコレクタには、これら素子の直列
回路によって形成される基準電圧Vrefを取出すための出
力端子36が形成されている。 そして、電源端子38と接地点（GND）との間には、図示
していない電源が接続され、VCCはその印加電圧であ
る。 以上の構成に基づき、その動作を説明する。 定電流回路を構成しているトランジスタ20、22、24に流
れる電流をI1、I2、I3とする。この場合、トランジスタ
20、22が等しいものであるとすると、電流I1、I2は等し
く、その値を電流IOとする。 この電流IOは、トランジスタ26、28のエミッタ面積比1/
nおよび抵抗30の値R1により決定され、すなわち、 IO＝VT・1n n/R1 …（１） となる。 そして、トランジスタ20に流れる電流IOは、カレントミ
ラー効果によってトランジスタ24に電流I3として流れ
る。この電流は、正の温度係数を持っており、出力端子
36に発生する基準電圧Vrefは、抵抗32の抵抗値R2と電流
I3との積によって発生する電圧降下とダイオード34の順
方向降下電圧との合成値で与えられる。すなわち、 Vref＝IO・R2＋VF（IO） ＝（R2／R1）1n n・VT＋VT・1n（IO／IS）…（２）
となる。ただし、VT＝ｋ・T/qで与えられ、ｋはボルツ
マン定数、ｑは電子の電荷、Ｔは絶対温度、ISはトラン
ジスタ28の単位エミッタ当りの電流であり、電流IOは式
（１）で与えられる。 式（２）において、温度係数を相殺するためには、第１
項および第２項の温度係数の絶対値が等しくなれば良
い。すなわち、第１項の温度係数を2mV/℃に設定する。
ただし、R1、R2が同じ特性を持つ抵抗器で構成されれ
ば、（R2／R1）1n nは温度によらず一定値となり、VTの
温度係数は、dVT/dT＝k/q＝0.086mV/℃であるから、
ｎ、R1およびR2の値を適当に選ぶことによって、第１項
の温度係数を＋2mV/℃に設定することができる。 一方、第２項の温度係数は、−2mV/℃になり、この項は
電流IOの変化に影響されるが、これに伴う順方向降下電
圧VFの変化は微小であり、その温度変化分を第１項に持
たせることも可能である。たとえば、−25℃から＋75℃
の電流変化分は、Ｉ（＋75℃）/I（−25℃）＝7/5＝2.9
dBとなるが、これに伴うVFの変化は9mVであり、これに
対し、電流が一定である場合のVFの温度変化は、200mV
であるから、殆ど無視できる程度の値である。 この結果、抵抗32に発生する正の温度係数（2mV/℃）を
持つ電圧降下と、ダイオード34に発生する負の温度係数
（−2mV/℃）を持つ順方向降下電圧VFとの合成値、たと
えば、1.2Vが基準電圧として出力端子36から取出すこと
ができる。すなわち、発生する基準電圧は、バンドギャ
ップ電圧1.2Vとなる。 また、式（２）から明らかなように、電源電圧VCCが関
係していないことから、その値が変化しても、トランジ
スタ20、22、24で構成される定電流回路は、カレントミ
ラー比や抵抗30、32の抵抗値が変化しない限り、一定電
流が得られる。 このため、電源電圧が変動しても安定した定電圧特性が
得られ、内部回路として定電流回路を設置しているの
で、従来のバンドギャップ回路のように定電流回路を別
途設置する必要がなく、半導体集積回路によって一体的
に構成できるので、回路構成も比較的簡略化できる利点
がある。 なお、前記実施例では、第１のトランジスタ20、第３の
トランジスタ28をそれぞれダイオード構成としたが、第
２図に示すように、トランジスタ20、28を通常のトラン
ジスタとし、第２のトランジスタ22、第４のトランジス
タ26をダイオード構成としても同様の効果が期待でき
る。 また、第１図および第２図に示す実施例では、起動回路
についての説明を省略しているが、第３図に示すよう
に、トランジスタ39および抵抗40からなる起動回路を付
加することにより適正な動作を得ることができる。
説明する。 第１図はこの発明の基準電圧回路の実施例を示してい
る。 第１図において、第１のトランジスタ20は、ベース・コ
レクタ間が共通に接続され、ダイオードを構成する。こ
のトランジスタ20のベース・コレクタには第２のトラン
ジスタ22及び第５のトランジスタ24のベースが共通に接
続され、第１及び第２のトランジスタ20、22は第１のカ
レントミラー回路を構成するとともに、第１のトランジ
スタ20と第５のトランジスタ24とは、トランジスタ20の
ベース・コレクタにトランジスタ24のベースが接続され
てカレントミラー回路を構成し、定電流回路が構成され
ている。 トランジスタ20、22に対応して設置された第３のトラン
ジスタ28及び第４のトランジスタ26は第２のカレントミ
ラー回路を構成しており、トランジスタ26のエミッタ面
積を１とし、このトランジスタ26のエミッタ面積に対し
てトランジスタ28のエミッタ面積はｎ倍に設定され、エ
ミッタ面積の大きいトランジスタ28のエミッタと接地点
（GND）との間には抵抗30が接続されている。 また、トランジスタ24のコレクタと接地点との間には、
抵抗32およびダイオード34からなる直列回路が接続さ
れ、トランジスタ24のコレクタには、これら素子の直列
回路によって形成される基準電圧Vrefを取出すための出
力端子36が形成されている。 そして、電源端子38と接地点（GND）との間には、図示
していない電源が接続され、VCCはその印加電圧であ
る。 以上の構成に基づき、その動作を説明する。 定電流回路を構成しているトランジスタ20、22、24に流
れる電流をI1、I2、I3とする。この場合、トランジスタ
20、22が等しいものであるとすると、電流I1、I2は等し
く、その値を電流IOとする。 この電流IOは、トランジスタ26、28のエミッタ面積比1/
nおよび抵抗30の値R1により決定され、すなわち、 IO＝VT・1n n/R1 …（１） となる。 そして、トランジスタ20に流れる電流IOは、カレントミ
ラー効果によってトランジスタ24に電流I3として流れ
る。この電流は、正の温度係数を持っており、出力端子
36に発生する基準電圧Vrefは、抵抗32の抵抗値R2と電流
I3との積によって発生する電圧降下とダイオード34の順
方向降下電圧との合成値で与えられる。すなわち、 Vref＝IO・R2＋VF（IO） ＝（R2／R1）1n n・VT＋VT・1n（IO／IS）…（２）
となる。ただし、VT＝ｋ・T/qで与えられ、ｋはボルツ
マン定数、ｑは電子の電荷、Ｔは絶対温度、ISはトラン
ジスタ28の単位エミッタ当りの電流であり、電流IOは式
（１）で与えられる。 式（２）において、温度係数を相殺するためには、第１
項および第２項の温度係数の絶対値が等しくなれば良
い。すなわち、第１項の温度係数を2mV/℃に設定する。
ただし、R1、R2が同じ特性を持つ抵抗器で構成されれ
ば、（R2／R1）1n nは温度によらず一定値となり、VTの
温度係数は、dVT/dT＝k/q＝0.086mV/℃であるから、
ｎ、R1およびR2の値を適当に選ぶことによって、第１項
の温度係数を＋2mV/℃に設定することができる。 一方、第２項の温度係数は、−2mV/℃になり、この項は
電流IOの変化に影響されるが、これに伴う順方向降下電
圧VFの変化は微小であり、その温度変化分を第１項に持
たせることも可能である。たとえば、−25℃から＋75℃
の電流変化分は、Ｉ（＋75℃）/I（−25℃）＝7/5＝2.9
dBとなるが、これに伴うVFの変化は9mVであり、これに
対し、電流が一定である場合のVFの温度変化は、200mV
であるから、殆ど無視できる程度の値である。 この結果、抵抗32に発生する正の温度係数（2mV/℃）を
持つ電圧降下と、ダイオード34に発生する負の温度係数
（−2mV/℃）を持つ順方向降下電圧VFとの合成値、たと
えば、1.2Vが基準電圧として出力端子36から取出すこと
ができる。すなわち、発生する基準電圧は、バンドギャ
ップ電圧1.2Vとなる。 また、式（２）から明らかなように、電源電圧VCCが関
係していないことから、その値が変化しても、トランジ
スタ20、22、24で構成される定電流回路は、カレントミ
ラー比や抵抗30、32の抵抗値が変化しない限り、一定電
流が得られる。 このため、電源電圧が変動しても安定した定電圧特性が
得られ、内部回路として定電流回路を設置しているの
で、従来のバンドギャップ回路のように定電流回路を別
途設置する必要がなく、半導体集積回路によって一体的
に構成できるので、回路構成も比較的簡略化できる利点
がある。 なお、前記実施例では、第１のトランジスタ20、第３の
トランジスタ28をそれぞれダイオード構成としたが、第
２図に示すように、トランジスタ20、28を通常のトラン
ジスタとし、第２のトランジスタ22、第４のトランジス
タ26をダイオード構成としても同様の効果が期待でき
る。 また、第１図および第２図に示す実施例では、起動回路
についての説明を省略しているが、第３図に示すよう
に、トランジスタ39および抵抗40からなる起動回路を付
加することにより適正な動作を得ることができる。
以上説明したように、この発明によれば、温度係数を持
たない基準電圧を形成できるとともに、電源電圧の変動
による影響を回避することができ、従来回路のような定
電流回路を別途設置する必要がなく、回路構成の簡略化
をも図ることができる。
たない基準電圧を形成できるとともに、電源電圧の変動
による影響を回避することができ、従来回路のような定
電流回路を別途設置する必要がなく、回路構成の簡略化
をも図ることができる。
第１図はこの発明の基準電圧回路の実施例を示す回路
図、 第２図はこの発明の基準電圧回路の他の実施例を示す回
路図、 第３図は起動回路を付加した基準電圧回路を示す回路
図、 第４図は従来の基準電圧回路を示す回路図である。 20……第１のトランジスタ 22……第２のトランジスタ 24……第５のトランジスタ 26……第４のトランジスタ 28……第３のトランジスタ 30、32……抵抗 34……ダイオード
図、 第２図はこの発明の基準電圧回路の他の実施例を示す回
路図、 第３図は起動回路を付加した基準電圧回路を示す回路
図、 第４図は従来の基準電圧回路を示す回路図である。 20……第１のトランジスタ 22……第２のトランジスタ 24……第５のトランジスタ 26……第４のトランジスタ 28……第３のトランジスタ 30、32……抵抗 34……ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊澤 芳 京都府京都市右京区西院溝崎町21番地 ロ ーム株式会社内 (56)参考文献 特開 昭57−39424（ＪＰ，Ａ) 特開 昭53−4840（ＪＰ，Ａ)
Claims (2)
- 【請求項１】電源側に第１及び第２のトランジスタのエ
ミッタを接続し、前記第１のトランジスタのベース・コ
レクタに前記第２のトランジスタのベースを接続してな
る第１のカレントミラー回路が設置されるとともに、前
記第２のトランジスタのコレクタ側に第３のトランジス
タのベース・コレクタを接続し、前記第１のトランジス
タのベース・コレクタに第４のトランジスタのコレクタ
を接続し、前記第３のトランジスタのベース・コレクタ
と前記第４のトランジスタのベースを共通に接続し、前
記第３のトランジスタのエミッタ面積を前記第４のトラ
ンジスタのエミッタ面積より大きく設定した第２のカレ
ントミラー回路が設置され、前記第３のトランジスタの
エミッタと接地点との間に抵抗を接続して電流を発生す
る電流源と、 この電流源の前記第１のトランジスタのベース・コレク
タにベースを共通に接続するとともに、前記電源側にエ
ミッタを接続し、前記第１及び第２のカレントミラー回
路に流れる電流を取り出す第５のトランジスタと、 この第５のトランジスタのコレクタと前記接地点との間
に抵抗及びダイオードからなる直列回路を接続して前記
電流を流すことにより、前記第５のトランジスタのコレ
クタ側から温度係数を持たない基準電圧を取り出す出力
回路と、 を備えたことを特徴とする基準電圧回路。 - 【請求項２】電源側に第１及び第２のトランジスタのエ
ミッタを接続し、前記第２のトランジスタのベース・コ
レクタに前記第１のトランジスタのベースを接続してな
る第１のカレントミラー回路が設置されるとともに、前
記第２のトランジスタのベース・コレクタ側に第３のト
ランジスタのコレクタを接続し、前記第１のトランジス
タのコレクタに第４のトランジスタのベース・コレクタ
を接続し、前記第３のトランジスタのベースと前記第４
のトランジスタのベース・コレクタを共通に接続し、前
記第３のトランジスタのエミッタ面積を前記第４のトラ
ンジスタのエミッタ面積より大きく設定した第２のカレ
ントミラー回路が設置され、前記第３のトランジスタの
エミッタと接地点との間に抵抗を接続して電流を発生す
る電流源と、 この電流源の前記第１のトランジスタのベースにベース
を共通に接続するとともに、前記電源側にエミッタを接
続し、前記第１及び第２のカレントミラー回路に流れる
電流を取り出す第５のトランジスタと、 この第５のトランジスタのコレクタと前記接地点との間
に抵抗及びダイオードからなる直列回路を接続して前記
電流を流すことにより、前記第５のトランジスタのコレ
クタ側から温度係数を持たない基準電圧を取り出す出力
回路と、 を備えたことを特徴とする基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105793A JPH0789304B2 (ja) | 1984-05-25 | 1984-05-25 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105793A JPH0789304B2 (ja) | 1984-05-25 | 1984-05-25 | 基準電圧回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16494196A Division JPH08339232A (ja) | 1996-06-25 | 1996-06-25 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250417A JPS60250417A (ja) | 1985-12-11 |
| JPH0789304B2 true JPH0789304B2 (ja) | 1995-09-27 |
Family
ID=14417006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105793A Expired - Lifetime JPH0789304B2 (ja) | 1984-05-25 | 1984-05-25 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789304B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175740A (ja) * | 1992-07-08 | 1994-06-24 | Etoron Technol Inc | 正温度補償を有する基準電圧回路 |
| JP3039611B2 (ja) * | 1995-05-26 | 2000-05-08 | 日本電気株式会社 | カレントミラー回路 |
| CN113434005B (zh) * | 2021-07-15 | 2022-06-21 | 苏州瀚宸科技有限公司 | 一种可控电阻电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS534840A (en) * | 1976-07-01 | 1978-01-17 | Matsushita Electric Ind Co Ltd | Constant voltage circuit |
| JPS5739424A (en) * | 1980-08-18 | 1982-03-04 | Nec Corp | Reference voltage source |
-
1984
- 1984-05-25 JP JP59105793A patent/JPH0789304B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250417A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727425B2 (ja) | 電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| US12468325B2 (en) | Reference current source | |
| JPH0446009B2 (ja) | ||
| JPH08339232A (ja) | 基準電圧回路 | |
| JPS6346444B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| JP2595545B2 (ja) | 定電圧回路 | |
| JPS62191907A (ja) | 半導体回路 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0820915B2 (ja) | 定電流回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH0576051B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JP2599304B2 (ja) | 定電流回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH07104876A (ja) | 定電流回路内蔵ｉｃ | |
| JPH0449703Y2 (ja) | ||
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0546096Y2 (ja) | ||
| JPH0461368B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |