JPS59121965A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59121965A JPS59121965A JP57228713A JP22871382A JPS59121965A JP S59121965 A JPS59121965 A JP S59121965A JP 57228713 A JP57228713 A JP 57228713A JP 22871382 A JP22871382 A JP 22871382A JP S59121965 A JPS59121965 A JP S59121965A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- high dielectric
- resistance element
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く１） 発明の技術分野
本発明は半導体基板上に設けられた不純物拡散層からな
る高耐圧抵抗素子に係り、特に集積回路内に微細バクー
ンで形成可能な高耐圧抵抗素子に関する。
る高耐圧抵抗素子に係り、特に集積回路内に微細バクー
ンで形成可能な高耐圧抵抗素子に関する。
（２）技術の背景
従来から半導体基板上に不純物拡散層を形成して抵抗体
を構成させる種々の抵抗素子が提案さｈているが抵抗値
は一般的には±２０％程度の誤差で１００Ω〜３０にΩ
程度のものが用いられている。
を構成させる種々の抵抗素子が提案さｈているが抵抗値
は一般的には±２０％程度の誤差で１００Ω〜３０にΩ
程度のものが用いられている。
一般に高抵抗を得るには割り込み型抵抗を用ｔ、ｑいる
。すなわちｐ型ベース拡散層中にｎ＋エミ・ツタ拡散層
を作ってベース拡散層の厚さを減少させて高濃度のベー
ス拡散層の大部分にエミ・ツタ拡散層を重畳させること
で高抵抗値を得たものが知られているが許容誤差が大き
い等の欠点を持ってし）た。
。すなわちｐ型ベース拡散層中にｎ＋エミ・ツタ拡散層
を作ってベース拡散層の厚さを減少させて高濃度のベー
ス拡散層の大部分にエミ・ツタ拡散層を重畳させること
で高抵抗値を得たものが知られているが許容誤差が大き
い等の欠点を持ってし）た。
このような抵抗素子の他にＭＯ３抵抗も知られている。
これらは大きな面積を必要とするのでＭＯ３抵抗を負荷
抵抗として用い例えばＭＯ３負荷抵抗としてはＭＯＳＦ
ＥＴのゲートとドレインをＡＮ電極で短絡したものなど
が用いられているが一般的なＭＯＳ型の抵抗素子構造を
以下に詳記する。
抵抗として用い例えばＭＯ３負荷抵抗としてはＭＯＳＦ
ＥＴのゲートとドレインをＡＮ電極で短絡したものなど
が用いられているが一般的なＭＯＳ型の抵抗素子構造を
以下に詳記する。
（３） 従来技術と問題点
第１図は従来のＭＯ３抵抗の断面図、第２図は本出願人
が先に提案した従来の不純物拡散層を基板上に形成した
抵抗体の断面図である。
が先に提案した従来の不純物拡散層を基板上に形成した
抵抗体の断面図である。
第１図において１は例えばシリコン等のｎ型基板で該基
板上にフィルド酸化膜２と酸化膜３が形成され、Ｐ＋の
不純物高濃度拡散領域４が酸化膜３下に形成されている
。
板上にフィルド酸化膜２と酸化膜３が形成され、Ｐ＋の
不純物高濃度拡散領域４が酸化膜３下に形成されている
。
上記酸化膜３には電極窓５ａ、５ｂが形成され酸化膜３
とフィルド酸化膜２上にはＰＳＧ （リン・シリカグラ
ス）等の絶縁層６を形成し、電極窓５ａ、５ｂ上にＡβ
よりなる電極７ａ、７ｂをパターニングして電極７ａ、
７ｂ間に抵抗を構成したものである。
とフィルド酸化膜２上にはＰＳＧ （リン・シリカグラ
ス）等の絶縁層６を形成し、電極窓５ａ、５ｂ上にＡβ
よりなる電極７ａ、７ｂをパターニングして電極７ａ、
７ｂ間に抵抗を構成したものである。
第２図は本出願人が提案した抵抗であり２Ｍ０３ＦＥＴ
のドレイン及びソースに対応する電極窓５ａ、５ｂの下
端にはＰ＋の不純物高濃度拡散領域８．１０があり、該
不純物高濃度拡散領域間にＰ−の不純物低濃度拡散領域
９を設けたもので不純物低濃度拡散領域９のドーズ量は
１０’λ〜１１０１３Ａｔｏ／ｃ＋＋１であり、不純物
高濃度拡散領域８．１０のドーズ量ばＩＯＡ ｔｏｍ／
ｃｒＡ程度である。なお、１１はチャンネルストッパ
で不純物高濃度拡散領域８．１０に対接している。他の
構成は第１図と同一であるので重複説明は省略する。こ
のような構成では高耐圧の抵抗が得られない欠点がある
。現在高耐圧集積回路として例えば螢光表示管等の高電
圧装置を駆動する第３図に示すような表示回路が用いら
れているが、このような回路に高耐圧の抵抗Ｉ７が用い
られる。すなわち第３図で集積回路部にはＰ−ＭＯ３１
３とＮ−ＭＯ３１４から構成された相補型ＭＯＳインバ
ータと駆動部となる例えばＰ−ＭＯＳからなる出力駆動
トランジスタとよりなり、該トランジスタは高耐圧素子
１５構成となされ、咳高耐圧素子に接続されたバッド
１６を通して螢光表示管２０のグリツドＧに「オン」「
オフ」の電圧を供給して螢光表示管 ２０を好酸させて
いる。
のドレイン及びソースに対応する電極窓５ａ、５ｂの下
端にはＰ＋の不純物高濃度拡散領域８．１０があり、該
不純物高濃度拡散領域間にＰ−の不純物低濃度拡散領域
９を設けたもので不純物低濃度拡散領域９のドーズ量は
１０’λ〜１１０１３Ａｔｏ／ｃ＋＋１であり、不純物
高濃度拡散領域８．１０のドーズ量ばＩＯＡ ｔｏｍ／
ｃｒＡ程度である。なお、１１はチャンネルストッパ
で不純物高濃度拡散領域８．１０に対接している。他の
構成は第１図と同一であるので重複説明は省略する。こ
のような構成では高耐圧の抵抗が得られない欠点がある
。現在高耐圧集積回路として例えば螢光表示管等の高電
圧装置を駆動する第３図に示すような表示回路が用いら
れているが、このような回路に高耐圧の抵抗Ｉ７が用い
られる。すなわち第３図で集積回路部にはＰ−ＭＯ３１
３とＮ−ＭＯ３１４から構成された相補型ＭＯＳインバ
ータと駆動部となる例えばＰ−ＭＯＳからなる出力駆動
トランジスタとよりなり、該トランジスタは高耐圧素子
１５構成となされ、咳高耐圧素子に接続されたバッド
１６を通して螢光表示管２０のグリツドＧに「オン」「
オフ」の電圧を供給して螢光表示管 ２０を好酸させて
いる。
上記螢光表示管２０のカソードＣには例えば−３５Ｖ位
の電圧源１８からツェナ１９を通して一３０Ｖ程度の電
圧が与えられ電圧源１８とグリッド０間に１０ＯＫΩ程
度の高耐圧抵抗器１７を接続することで点滅時のチラッ
キ等を防止している。
の電圧源１８からツェナ１９を通して一３０Ｖ程度の電
圧が与えられ電圧源１８とグリッド０間に１０ＯＫΩ程
度の高耐圧抵抗器１７を接続することで点滅時のチラッ
キ等を防止している。
このような高耐圧抵抗器１７は１つの螢光表示管に１つ
づつ外付けするためコスト的には抵抗器１個の値は廉価
であるが多数の螢光表示管を有するシステムにおいては
、実装面積が増大してシステムのコンパクト化には大き
な弊害となっていた。
づつ外付けするためコスト的には抵抗器１個の値は廉価
であるが多数の螢光表示管を有するシステムにおいては
、実装面積が増大してシステムのコンパクト化には大き
な弊害となっていた。
（４） 発明の目的
本発明は上記従来の欠点に鑑み高耐圧素子を含む集積回
路内に不純物拡散層からなる高抵抗素子を集積化するこ
とを第１の目的とするものである。
路内に不純物拡散層からなる高抵抗素子を集積化するこ
とを第１の目的とするものである。
本発明の第２の目的は高耐圧抵抗を集積化することにあ
る。
る。
本発明の第３の目的は極めて微小な面積内（Ｗ／Ｌ＝１
０μ／１００μ程度）で−４０Ｖ以上の耐圧を有する高
耐圧抵抗を提供することにある。
０μ／１００μ程度）で−４０Ｖ以上の耐圧を有する高
耐圧抵抗を提供することにある。
本発明の更に他の目的は高耐圧トランジスタまたは高耐
圧保護素子等の高耐圧素子と同時に高耐圧抵抗の得られ
る製作方法を提供することにある。
圧保護素子等の高耐圧素子と同時に高耐圧抵抗の得られ
る製作方法を提供することにある。
（５）発明の構成
この目的は本発明によれば半導体基体の厚い絶縁膜によ
り分離された活性化領域内に該基体と逆導電型の二つの
不純物高濃度領域を上記厚い絶縁膜に接して形成すると
共に該不純物高濃度領域間に該不純物高濃度領域と同一
導電型の不純物低濃度領域を設け、該不純物高濃度Ｖｉ
域と離間した位置にチャンネルストッパ領域を形成して
なる高耐圧抵抗素子を含むことを特徴とする半導体装置
によって達成される。
り分離された活性化領域内に該基体と逆導電型の二つの
不純物高濃度領域を上記厚い絶縁膜に接して形成すると
共に該不純物高濃度領域間に該不純物高濃度領域と同一
導電型の不純物低濃度領域を設け、該不純物高濃度Ｖｉ
域と離間した位置にチャンネルストッパ領域を形成して
なる高耐圧抵抗素子を含むことを特徴とする半導体装置
によって達成される。
（６） 発明の実施例
以下１本発明の一実施例を第４図乃至第６図について詳
記する。
記する。
第４図（ａｌ 、 （ｂｌは本発明に係る高耐圧抵抗の
断面図と平面図であり２二つの不純物高濃度拡散領域８
．１０間に形成した不純物低濃度拡散領域９は上記不純
物高濃度拡散領域と同導電型であり、厚い絶縁膜である
フィルド酸化膜２の下端のチャンネルストッパ１１と上
記高濃度拡散領域８．１０間には空隙部２２を設けたも
ので、第２図に本出願人が提案した不純物高濃度拡散領
域８，１０にチャンネルカットストッパが衝突している
場合に比べて格段に耐圧が向上して一４０Ｖ以上の耐圧
を持つ高耐圧抵抗を得ることができた。上述の如き半導
体基板に拡散領域を形成して、外付は用の抵抗器１７を
第３図に示すように接続する代りに点線で示したように
高耐圧抵抗１７′を集積回路１２内に高耐圧素子１５で
ある駆動用出力ＭＯ５ＦＥＴと同時に基板上に形成する
工程を第５図について説明する。
断面図と平面図であり２二つの不純物高濃度拡散領域８
．１０間に形成した不純物低濃度拡散領域９は上記不純
物高濃度拡散領域と同導電型であり、厚い絶縁膜である
フィルド酸化膜２の下端のチャンネルストッパ１１と上
記高濃度拡散領域８．１０間には空隙部２２を設けたも
ので、第２図に本出願人が提案した不純物高濃度拡散領
域８，１０にチャンネルカットストッパが衝突している
場合に比べて格段に耐圧が向上して一４０Ｖ以上の耐圧
を持つ高耐圧抵抗を得ることができた。上述の如き半導
体基板に拡散領域を形成して、外付は用の抵抗器１７を
第３図に示すように接続する代りに点線で示したように
高耐圧抵抗１７′を集積回路１２内に高耐圧素子１５で
ある駆動用出力ＭＯ５ＦＥＴと同時に基板上に形成する
工程を第５図について説明する。
なお、第５図において図面の左側には高耐圧素子１５の
製造工程を図面の右側には高耐圧抵抗１７′の製造工程
を同時に併設して示す。
製造工程を図面の右側には高耐圧抵抗１７′の製造工程
を同時に併設して示す。
第５図［８）において、基板１はシリコンで濃度５×１
０１９ｃｍ−２のｎ型であり、該基板１上に酸化膜４０
（ＳｉＯ２）を５００人厚定形成後に、該ＳｉＯ２より
なる絶縁膜４０上に窒化膜２３ （Ｓｉ３Ｎａ）を１０
００人厚に形成して、活性領域を決めるマスクによって
レジスト２４を露光して該窒化膜２３を第５図（ｂ）の
ように選択的にエツチングする。
０１９ｃｍ−２のｎ型であり、該基板１上に酸化膜４０
（ＳｉＯ２）を５００人厚定形成後に、該ＳｉＯ２より
なる絶縁膜４０上に窒化膜２３ （Ｓｉ３Ｎａ）を１０
００人厚に形成して、活性領域を決めるマスクによって
レジスト２４を露光して該窒化膜２３を第５図（ｂ）の
ように選択的にエツチングする。
第５図（ｂｌはチャンネルカット用のレジスト２５を窒
化膜２３と絶縁膜４０上に塗布してマスクでパターニン
グして窓開きを行った後に窓開き部２６より燐（Ｐ）を
イオン注入２７する。ドーズ量は６ Ｘ １０”’Ｃｍ
−’で８０Ｋ ｅＶで打ち込むことでチャンネルストッ
パ領域１１．１１が基板１に形成される。
化膜２３と絶縁膜４０上に塗布してマスクでパターニン
グして窓開きを行った後に窓開き部２６より燐（Ｐ）を
イオン注入２７する。ドーズ量は６ Ｘ １０”’Ｃｍ
−’で８０Ｋ ｅＶで打ち込むことでチャンネルストッ
パ領域１１．１１が基板１に形成される。
次にレジスト膜２５を除去して窒化膜２３をマスクとし
て熱酸化するとフィルド酸化膜、すなわち厚い絶縁膜２
が形成される。（第５図（Ｃ））ここで窒化膜２３及び
窒化膜２３の下側に形成されていた酸化膜４０は除去さ
れる。
て熱酸化するとフィルド酸化膜、すなわち厚い絶縁膜２
が形成される。（第５図（Ｃ））ここで窒化膜２３及び
窒化膜２３の下側に形成されていた酸化膜４０は除去さ
れる。
次に第５図（ｄｉに示すようにゲート酸化膜３０が厚い
絶縁膜２，２間に形成される。該ゲート酸化膜３０の厚
さは７００人程度である。
絶縁膜２，２間に形成される。該ゲート酸化膜３０の厚
さは７００人程度である。
第５図（ｄ）の左側に示す高耐圧素子１５のゲート酸化
膜′３０上からイオン注入２９によってボロン（Ｂ＋）
を１０／／ ｃｍ−１程度注入することでスレーショル
ドコントロールＮ３１が形成される。厚Ｇ〜絶縁膜２上
の層はレジスト層２８である。
膜′３０上からイオン注入２９によってボロン（Ｂ＋）
を１０／／ ｃｍ−１程度注入することでスレーショル
ドコントロールＮ３１が形成される。厚Ｇ〜絶縁膜２上
の層はレジスト層２８である。
第５図（ｄｌの右側に示した高耐圧抵抗１７′は必要に
応じてスレーショルドコントロール層３１を形成しても
不純物のドーズ量がｌ Ｑ ／／ｃｍ−’のオーダであ
るため特に問題はないがデー１１化膜３０及び厚い絶縁
膜２上に全面にレジスト層２８を形成してボロン注入を
行なわないようにしでもよい。
応じてスレーショルドコントロール層３１を形成しても
不純物のドーズ量がｌ Ｑ ／／ｃｍ−’のオーダであ
るため特に問題はないがデー１１化膜３０及び厚い絶縁
膜２上に全面にレジスト層２８を形成してボロン注入を
行なわないようにしでもよい。
次に第５図（ｅ）のようにレジスト層２８を除去して高
耐圧素子１５は左側に示すようにゲート酸化膜３０上に
ポリシリコンを塗布してパターニングしてゲート３２部
分を形成する。
耐圧素子１５は左側に示すようにゲート酸化膜３０上に
ポリシリコンを塗布してパターニングしてゲート３２部
分を形成する。
次に高耐圧素子１５側はポリシリコンのゲート３２の下
のゲート酸化膜３０のみ残して活性領域内のゲート酸化
膜３０を除去する。その際、高耐圧抵抗１７′側のゲー
ト酸化膜３０も除去される。
のゲート酸化膜３０のみ残して活性領域内のゲート酸化
膜３０を除去する。その際、高耐圧抵抗１７′側のゲー
ト酸化膜３０も除去される。
そして５第５図（ｆｌのように新たに酸化膜３３を５０
０人厚定形成してレジスト層３４を塗布してソース３６
及びドレイン３７領域を除去するようなパターニングを
行ってドーズ量１０” ｃｍ−’のボロンをイオン注入
３５する。
０人厚定形成してレジスト層３４を塗布してソース３６
及びドレイン３７領域を除去するようなパターニングを
行ってドーズ量１０” ｃｍ−’のボロンをイオン注入
３５する。
高耐圧抵抗１７′側は不純物高濃度拡散領域８．１０を
形成するようなパターニングするためにレジスト層３４
が形成され、ボロンが１０１ゝｃｍ−’のドーズ量でイ
オン注入３５される。
形成するようなパターニングするためにレジスト層３４
が形成され、ボロンが１０１ゝｃｍ−’のドーズ量でイ
オン注入３５される。
次に第５図（ｇｌに示すようにレジスト層３４を除去し
た後に高耐圧素子１５も高耐圧抵抗１７′も共に全面に
ドーズ量がｌ Ｑ ” ｃｍ−’程度のボロンをイオン
注入３８して基板１中に拡散させ高耐圧素子１５のドレ
イン領域３７の周囲に不純物低濃度拡散領域３９を形成
する。
た後に高耐圧素子１５も高耐圧抵抗１７′も共に全面に
ドーズ量がｌ Ｑ ” ｃｍ−’程度のボロンをイオン
注入３８して基板１中に拡散させ高耐圧素子１５のドレ
イン領域３７の周囲に不純物低濃度拡散領域３９を形成
する。
次に第５図ｆｈ）の如＜ ＰＳＧ６をＣＶＤ等で厚い酸
化膜２及び酸化膜３３上に形成する。
化膜２及び酸化膜３３上に形成する。
次に高耐圧素子１５ではソース、ドレイン、及びゲート
の電極窓用の孔明けを行ない一方、高耐圧抵抗１７′で
は二つの不純物高濃度拡散領域８．１０に窓開きをする
。 次にＰＳＧ膜６からのリンのアウト拡散を抑えるた
め薄い酸化膜を成長させる。次に高耐圧素子１５部のソ
ース、ドレイン拡散領域３６．３７及び高耐圧抵抗１７
′部の高濃度拡散領域８．１０の拡散層深さを制御する
ための熱処理を行い電極窓部に形成した薄い酸化膜を全
面エンチングすることにより除去して後、Ａ７！電極７
ａ、７ｂ、７ｃをパターニングし高耐圧素子を形成し、
またＡβ電極７ａ、７ｂをパターニングすることで不純
物高濃度拡散領域８゜１０間に高耐圧抵抗素子器が構成
される。
の電極窓用の孔明けを行ない一方、高耐圧抵抗１７′で
は二つの不純物高濃度拡散領域８．１０に窓開きをする
。 次にＰＳＧ膜６からのリンのアウト拡散を抑えるた
め薄い酸化膜を成長させる。次に高耐圧素子１５部のソ
ース、ドレイン拡散領域３６．３７及び高耐圧抵抗１７
′部の高濃度拡散領域８．１０の拡散層深さを制御する
ための熱処理を行い電極窓部に形成した薄い酸化膜を全
面エンチングすることにより除去して後、Ａ７！電極７
ａ、７ｂ、７ｃをパターニングし高耐圧素子を形成し、
またＡβ電極７ａ、７ｂをパターニングすることで不純
物高濃度拡散領域８゜１０間に高耐圧抵抗素子器が構成
される。
上述の如き製造工程によって第４図（ａｌ 、 （ｂｌ
に示した高耐圧抵抗が構成される。
に示した高耐圧抵抗が構成される。
上記実施例では高耐圧素子１５及び高耐圧抵抗１７をｎ
型導電型基板に形成した場合を説明したが第６図（ａｌ
〜（ｉｌに示すように高耐圧素子１５ａと高耐圧抵抗１
７ａ′をｐ型の導電型基板内にｎ型ウェルを作り、該ウ
ェル内にｐ型のソースドレイン領域或いは低高濃度拡散
領域を形成したり、ｎ型基板内にＰ型ウェルを作り該ウ
ェル内にｎ型のソース、トレイン領域或いは低高濃度拡
散領域を形成してもよい。
型導電型基板に形成した場合を説明したが第６図（ａｌ
〜（ｉｌに示すように高耐圧素子１５ａと高耐圧抵抗１
７ａ′をｐ型の導電型基板内にｎ型ウェルを作り、該ウ
ェル内にｐ型のソースドレイン領域或いは低高濃度拡散
領域を形成したり、ｎ型基板内にＰ型ウェルを作り該ウ
ェル内にｎ型のソース、トレイン領域或いは低高濃度拡
散領域を形成してもよい。
第６図ＧこはＰ型基板内にｎ型のウェルを作ってｐ型の
低濃度或いは高濃度領域を形成した高耐圧素子並びに高
耐圧抵抗器の製作工程を説明する。
低濃度或いは高濃度領域を形成した高耐圧素子並びに高
耐圧抵抗器の製作工程を説明する。
第６図で左側には高耐圧素子１５ａを右側には高耐圧抵
抗１７ａ′を同時に製作する工程を示す。
抗１７ａ′を同時に製作する工程を示す。
第６図（ａｌにおいて基板１はｐ型２０ΩｃＩＴｌのシ
リコンであり、該基板上は酸化膜（ＳｉＯ２）４０を５
００人厚定形成後に、該５ｔＯ２上に窒化膜２３（Ｓｔ
３Ｎａ）を１０００人厚に形成して活性領域を決めるマ
スクによって窒化膜２３をパターニングすることでレジ
スト膜２４の下側の窒化膜２３のみが残される。次に第
６図（ｂｌのように窓開きを行ってＮウェル形成のため
に燐（Ｐ＋）をドーズ量４ Ｘ １０” ｃｍ −’
、 ２５０Ｋ ｅＶでイオン注入４２２次に１２００
℃のＮ２零囲気中３６０分程度のランニングが行なわれ
てｎ型ウェル４３がｐ型基板内に形成される。
リコンであり、該基板上は酸化膜（ＳｉＯ２）４０を５
００人厚定形成後に、該５ｔＯ２上に窒化膜２３（Ｓｔ
３Ｎａ）を１０００人厚に形成して活性領域を決めるマ
スクによって窒化膜２３をパターニングすることでレジ
スト膜２４の下側の窒化膜２３のみが残される。次に第
６図（ｂｌのように窓開きを行ってＮウェル形成のため
に燐（Ｐ＋）をドーズ量４ Ｘ １０” ｃｍ −’
、 ２５０Ｋ ｅＶでイオン注入４２２次に１２００
℃のＮ２零囲気中３６０分程度のランニングが行なわれ
てｎ型ウェル４３がｐ型基板内に形成される。
次に第６図（Ｃ）に示すように、チャンネルカット用の
レジスト２５を窒化１％２３と絶縁膜４０上に形成して
通常のフォトリソグラフィによって窓開き部２６を形成
し燐（Ｐ）をイオン注入２７する。
レジスト２５を窒化１％２３と絶縁膜４０上に形成して
通常のフォトリソグラフィによって窓開き部２６を形成
し燐（Ｐ）をイオン注入２７する。
この場合のドーズ量は６ Ｘ １０” ｃｍ−’で８０
Ｋ ｅＶで打ち込むことでＮウェル４３内にチャンネル
カット領域のｎ＋が形成される。以後第６図（ｄｌ乃至
０１までの製作工程は第５図（Ｃ）乃至ｆｈｌまでの製
作工程と同様でありＮウェル４３内にドレイン領域３７
゜ソース領域３６．ゲート電極３２及び高濃度拡散領域
８．１０低濃度拡散領域９が形成されているのみで他は
同様であるので重複説明は省略する。
Ｋ ｅＶで打ち込むことでＮウェル４３内にチャンネル
カット領域のｎ＋が形成される。以後第６図（ｄｌ乃至
０１までの製作工程は第５図（Ｃ）乃至ｆｈｌまでの製
作工程と同様でありＮウェル４３内にドレイン領域３７
゜ソース領域３６．ゲート電極３２及び高濃度拡散領域
８．１０低濃度拡散領域９が形成されているのみで他は
同様であるので重複説明は省略する。
なお、第６図（ｇｌ乃至（１）はＮウェル４３部分を拡
大して示している。
大して示している。
以上、説明は高耐圧素子１５ （１５ａ ）並びに高耐
圧抵抗１７ ′（１７ａ’）のみの製造プロセスに限り
行ってきたが、実際には集積回路１２はＣ−ＭＯ３構成
であり、逆チヤンネル側は上記製造中はマスクされてい
る。また逆チヤンネル側を製造する場合は上記高耐圧素
子１５（１５ａ）及び高耐圧抵抗１７′（１７ａ ’）
はマスクされていると考えればよい。
圧抵抗１７ ′（１７ａ’）のみの製造プロセスに限り
行ってきたが、実際には集積回路１２はＣ−ＭＯ３構成
であり、逆チヤンネル側は上記製造中はマスクされてい
る。また逆チヤンネル側を製造する場合は上記高耐圧素
子１５（１５ａ）及び高耐圧抵抗１７′（１７ａ ’）
はマスクされていると考えればよい。
（７） 発明の効果
以上、詳細に説明したように本発明の高耐圧抵抗によれ
ば不純物高濃度領域８，１０よりの空乏層の拡りば通常
では基板側だけであるが本発明の場合は不純物高濃度領
域８．１０を囲繞して形成したチャンネルカット領域が
第４図で明らかなように離間２２しているために空乏層
はこの部分も拡がっていくために耐圧をより増加させる
ことが出来る。第４図の場合は耐圧を一４０Ｖ以上に高
めることがてきた。
ば不純物高濃度領域８，１０よりの空乏層の拡りば通常
では基板側だけであるが本発明の場合は不純物高濃度領
域８．１０を囲繞して形成したチャンネルカット領域が
第４図で明らかなように離間２２しているために空乏層
はこの部分も拡がっていくために耐圧をより増加させる
ことが出来る。第４図の場合は耐圧を一４０Ｖ以上に高
めることがてきた。
このときの値は二つの高濃度領域８，１０間の低濃度領
域９の幅を１０μ、長さを１００μ離間距離を３μに選
択した値である。
域９の幅を１０μ、長さを１００μ離間距離を３μに選
択した値である。
また、高抵抗値も不純物低濃度拡散領域のドーズ量を任
意に選択して高抵抗を微細パターンで形成できるので高
耐圧集積回路のコンパクト化に寄与するところが大きい
。
意に選択して高抵抗を微細パターンで形成できるので高
耐圧集積回路のコンパクト化に寄与するところが大きい
。
なお、上記実施例では螢光表示管の高電圧装置に通用し
た例を説明したがこれに限定されることなく高耐圧を必
要とする高電圧回路に本発明の高耐圧抵抗を適用し得る
ことは明らかである。
た例を説明したがこれに限定されることなく高耐圧を必
要とする高電圧回路に本発明の高耐圧抵抗を適用し得る
ことは明らかである。
第１図は従来のＭＯ３抵抗器の断面図、第２図は従来の
不純物高低濃度拡散層を基板上に形成した抵抗体の断面
図５第３図は従来の高耐圧集積回路（螢光表示管の高電
圧装置）に高耐圧抵抗器を利用した場合を説明するため
の回路図、第４図（ａ）。 （ｂｌは本発明の高耐圧抵抗の側断面図と平面図、第５
図（ａ）乃至（ｈ）は本発明の高耐圧抵抗を高耐圧素子
（ＭＯＳ）ランジスタ）と同時に形成する工程を示す各
々の側断面図、第６図（ａｌ乃至（ｉｌは本発明の他の
実施例を示す高耐圧抵抗を高耐圧素子と同時に形成する
工程を示す各々の側断面図である。 １・・・基板、 ２・・・厚い絶縁膜、３．３３．４
０・・・酸化膜、 ４． ８． １０・・・不純物高
濃度拡散領域、 ５ａ、５ｂ・・・電極窓、６・・・
ＰＳＧ等の絶縁層、７ａ。 ７ｂ・・・電極、 ９．３９・・・不純物低濃度拡
散領域、−１１・・・チャンネルストッパ、１２・・・
集積回路、 １５，１５２・・・高耐圧素子、
１７．１７’、１１ａ’−−−高耐圧抵抗、 ２０・
・・螢光表示管、２３・・・窒化膜、 ２４，２５
，２８．３４・・・レジスト、 ３０・・・ゲート酸
化膜、 ３２・・・ケート電極 ３６・・・ソース
領域、３７・ ・ ・トレイン領域、 ４３・ ・
・ｎ型ウェル領域 ｔ＋１ 第 Ｉｌ、￥１ らｈ 第２図 一
不純物高低濃度拡散層を基板上に形成した抵抗体の断面
図５第３図は従来の高耐圧集積回路（螢光表示管の高電
圧装置）に高耐圧抵抗器を利用した場合を説明するため
の回路図、第４図（ａ）。 （ｂｌは本発明の高耐圧抵抗の側断面図と平面図、第５
図（ａ）乃至（ｈ）は本発明の高耐圧抵抗を高耐圧素子
（ＭＯＳ）ランジスタ）と同時に形成する工程を示す各
々の側断面図、第６図（ａｌ乃至（ｉｌは本発明の他の
実施例を示す高耐圧抵抗を高耐圧素子と同時に形成する
工程を示す各々の側断面図である。 １・・・基板、 ２・・・厚い絶縁膜、３．３３．４
０・・・酸化膜、 ４． ８． １０・・・不純物高
濃度拡散領域、 ５ａ、５ｂ・・・電極窓、６・・・
ＰＳＧ等の絶縁層、７ａ。 ７ｂ・・・電極、 ９．３９・・・不純物低濃度拡
散領域、−１１・・・チャンネルストッパ、１２・・・
集積回路、 １５，１５２・・・高耐圧素子、
１７．１７’、１１ａ’−−−高耐圧抵抗、 ２０・
・・螢光表示管、２３・・・窒化膜、 ２４，２５
，２８．３４・・・レジスト、 ３０・・・ゲート酸
化膜、 ３２・・・ケート電極 ３６・・・ソース
領域、３７・ ・ ・トレイン領域、 ４３・ ・
・ｎ型ウェル領域 ｔ＋１ 第 Ｉｌ、￥１ らｈ 第２図 一
Claims (1)
- 半導体基体の厚い絶縁膜により分離された活性化領域内
に該基体と逆導電型の二つの不純物高濃度領域を上記厚
い絶縁膜に接して形成すると共に該不純物高濃度領域間
に該不純物高濃度領域と同一導電型の不純物低濃度領域
を設け、該不純物高濃度領域と離間した位置にチャンネ
ルストッパ領域を形成してなる高耐圧抵抗素子を含むこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228713A JPS59121965A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228713A JPS59121965A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59121965A true JPS59121965A (ja) | 1984-07-14 |
Family
ID=16880640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228713A Pending JPS59121965A (ja) | 1982-12-28 | 1982-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121965A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965341A (en) * | 1988-06-08 | 1990-10-23 | Shell Oil Company | Polymerization of co/olefin with catalyst comprising sulfur bidentate ligand |
| US7413996B2 (en) * | 2003-04-14 | 2008-08-19 | Lsi Corporation | High k gate insulator removal |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| JPS56130960A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor integrated circuit |
| JPS57143855A (en) * | 1981-02-27 | 1982-09-06 | Nec Corp | Semiconductor integrated circuit device |
-
1982
- 1982-12-28 JP JP57228713A patent/JPS59121965A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| JPS56130960A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor integrated circuit |
| JPS57143855A (en) * | 1981-02-27 | 1982-09-06 | Nec Corp | Semiconductor integrated circuit device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965341A (en) * | 1988-06-08 | 1990-10-23 | Shell Oil Company | Polymerization of co/olefin with catalyst comprising sulfur bidentate ligand |
| US7413996B2 (en) * | 2003-04-14 | 2008-08-19 | Lsi Corporation | High k gate insulator removal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0525393B2 (ja) | ||
| JP2609619B2 (ja) | 半導体装置 | |
| US4818719A (en) | Method of manufacturing an integrated CMOS of ordinary logic circuit and of high voltage MOS circuit | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| JPS59121965A (ja) | 半導体装置 | |
| US6080609A (en) | Method of making MOSFET structure | |
| JPS6325977A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| JPS59124755A (ja) | 半導体装置 | |
| JPH10335641A (ja) | 半導体装置の製造方法 | |
| JPH0456280A (ja) | 半導体装置およびその製造方法 | |
| JPS60143656A (ja) | 半導体装置 | |
| JPH05102484A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0128509B2 (ja) | ||
| KR970011379B1 (ko) | 반도체 박막트랜지스터 제조방법 | |
| JPH01238066A (ja) | 高耐圧トランジスタ | |
| JPS59195869A (ja) | 半導体装置の製造方法 | |
| JPH03293759A (ja) | Ｍｏｓ集積回路装置内組み込み用キャパシタ | |
| JPS59219966A (ja) | 半導体装置の製造方法 | |
| JPH0320047A (ja) | 半導体装置 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6254959A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6364909B2 (ja) | ||
| JPH08306801A (ja) | 半導体集積回路装置の製造方法 |