JPS59122103A - Ｆｅｔミキサ - Google Patents
ＦｅｔミキサInfo
- Publication number
- JPS59122103A JPS59122103A JP22904482A JP22904482A JPS59122103A JP S59122103 A JPS59122103 A JP S59122103A JP 22904482 A JP22904482 A JP 22904482A JP 22904482 A JP22904482 A JP 22904482A JP S59122103 A JPS59122103 A JP S59122103A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- frequency
- short
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 15
- 230000003068 static effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 101150114751 SEM1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＦＥＴ（電界効果トランジスタ）を用いたミ
キサ（ＦＢＴミキサ）、特に入力信号局、波数がマイク
ロ波帯であるｆ’ＥＴミキサに関する。
キサ（ＦＢＴミキサ）、特に入力信号局、波数がマイク
ロ波帯であるｆ’ＥＴミキサに関する。
マイクロ波帯ミキサの周波数混合素子には通営ダイオー
ドが使用されているが、近年（）ａＡｓ（ガリウム砒素
） ＭＥ Ｓ Ｆ Ｅ Ｔ （Ｍｅｔａｌ Ｓｅｍ１
ｃｏｎ−ｄｕｃｔｏｒ０ショットキー障壁形電界効果ト
ランジスタとも称される。）の進歩に伴ない、これを周
波数混合素子として使用したマイクロ波帯ミキサの開発
が進められている。ＦｇＴミキサは、ダイオードミキサ
に較べて雑音指数は若干劣るが、増幅機能を有し、しか
もＦＥＴドレイン・ゲート間のアイソレーション効果が
利用できるから、フィルタ系が簡単になる等の特徴があ
シ、主として簡易形通信装皺への適用が考えられている
。
ドが使用されているが、近年（）ａＡｓ（ガリウム砒素
） ＭＥ Ｓ Ｆ Ｅ Ｔ （Ｍｅｔａｌ Ｓｅｍ１
ｃｏｎ−ｄｕｃｔｏｒ０ショットキー障壁形電界効果ト
ランジスタとも称される。）の進歩に伴ない、これを周
波数混合素子として使用したマイクロ波帯ミキサの開発
が進められている。ＦｇＴミキサは、ダイオードミキサ
に較べて雑音指数は若干劣るが、増幅機能を有し、しか
もＦＥＴドレイン・ゲート間のアイソレーション効果が
利用できるから、フィルタ系が簡単になる等の特徴があ
シ、主として簡易形通信装皺への適用が考えられている
。
第１図は従来のＦ Ｅ Ｔ ミキサの入力整合回路を示
す回路図であシ、ｌは信号入力端子、２はＤＣブロック
用のコンデンサ、３はゲートバイアス供給端子、４は几
Ｆチョークコイル、５は信号整合用のコンデンサ、６は
信号整合用の伝送線路、７はＦＥ ７１１であり、文字
Ｇ、Ｄ％ＳはそれぞれＦＥＴ７のゲート端子、ドレイン
端子、ソース端子を示す。
す回路図であシ、ｌは信号入力端子、２はＤＣブロック
用のコンデンサ、３はゲートバイアス供給端子、４は几
Ｆチョークコイル、５は信号整合用のコンデンサ、６は
信号整合用の伝送線路、７はＦＥ ７１１であり、文字
Ｇ、Ｄ％ＳはそれぞれＦＥＴ７のゲート端子、ドレイン
端子、ソース端子を示す。
従来の１１′ＥＴミキサの入力整合回路には以下に述べ
る欠点がある。まず第１にミキサには信号周波数、ロー
カル周波数、中間周波数、さらにこれらの組み合せ（例
えばイメージ周波数）等の多数の周波数成分かあるため
、入力整合回路を入力信号周波成分にのみ整合をとって
も必ずしも最高の性能（すなわち最小の雑音指数と、最
大の変換利得）が得られるとは限らないことが挙げられ
る。
る欠点がある。まず第１にミキサには信号周波数、ロー
カル周波数、中間周波数、さらにこれらの組み合せ（例
えばイメージ周波数）等の多数の周波数成分かあるため
、入力整合回路を入力信号周波成分にのみ整合をとって
も必ずしも最高の性能（すなわち最小の雑音指数と、最
大の変換利得）が得られるとは限らないことが挙げられ
る。
入力整合回路を入力信号周波数成分に整合をとることは
最筒性能を得るだめの必要条件になってはいるが、その
ために他の周波数成分に対して劣悪な状態にした場合は
、入力信号周波数成分に対してＶ↓若干整合を外しても
他の周波数成分に対して優良な状態にした場合よジも性
能が劣るのが普通である。したがって、従来の１．１
Ｅ Ｉｌｌ ミキサでは一応入力信号周波数に整合金と
るように設計し、最終的には試行錯誤による調整で最高
性能を得ていた。従来マイクロ波帯の回路は調整に手間
を要しても性能を重視するのが常態であったから、調整
を要することは欠点として表面には出ていなかった。
最筒性能を得るだめの必要条件になってはいるが、その
ために他の周波数成分に対して劣悪な状態にした場合は
、入力信号周波数成分に対してＶ↓若干整合を外しても
他の周波数成分に対して優良な状態にした場合よジも性
能が劣るのが普通である。したがって、従来の１．１
Ｅ Ｉｌｌ ミキサでは一応入力信号周波数に整合金と
るように設計し、最終的には試行錯誤による調整で最高
性能を得ていた。従来マイクロ波帯の回路は調整に手間
を要しても性能を重視するのが常態であったから、調整
を要することは欠点として表面には出ていなかった。
しかし、近年マイクロ波回路でも量産性、低価格化が要
求されるようになってきた。とくに、ＧａＡｓ基板を使
用したモノリシックＩＣ（集積回路）では回路調整が困
難なため従来の回路をそのまま適用するわけにはいかな
くなった。さらに、第１図の回路構成ではバイアス供給
用にＲＦチョークコイル４を備えているが、チョークコ
イルは一般に大形になる。従来回路の大形化はそれほど
大きな問題ではなかったが、モノリシックＩＣではチッ
プの外形を小形化することが、量産性、低価格化を要求
する上で本質的な問題となってきた。
求されるようになってきた。とくに、ＧａＡｓ基板を使
用したモノリシックＩＣ（集積回路）では回路調整が困
難なため従来の回路をそのまま適用するわけにはいかな
くなった。さらに、第１図の回路構成ではバイアス供給
用にＲＦチョークコイル４を備えているが、チョークコ
イルは一般に大形になる。従来回路の大形化はそれほど
大きな問題ではなかったが、モノリシックＩＣではチッ
プの外形を小形化することが、量産性、低価格化を要求
する上で本質的な問題となってきた。
本発明の目的は、回路調整がほとんど必要なく、しかも
小形なＦＥＴミキサの提供にある。
小形なＦＥＴミキサの提供にある。
本発明によるに″ＥＴミキサは、周波数混合される入力
信号を第１の信号整合用伝送線路を介して受ける十’Ｅ
Ｔと、前記第１の信号整合用伝送線路に一端が接続しで
ある第２の信号整合用伝送線路と、この第２の信号整合
用伝送線路の他端と接地導体との間に接続してあシ前記
周波数混合により生ずる中間周波数に対して短絡とみな
し得る大ききの静電芥ｆ（（がある容量性素子と、前記
他端に接続してあり前記ＦＥＩｌ＋に対するゲートバイ
アス電圧を受ける端子とを有する構成である。
信号を第１の信号整合用伝送線路を介して受ける十’Ｅ
Ｔと、前記第１の信号整合用伝送線路に一端が接続しで
ある第２の信号整合用伝送線路と、この第２の信号整合
用伝送線路の他端と接地導体との間に接続してあシ前記
周波数混合により生ずる中間周波数に対して短絡とみな
し得る大ききの静電芥ｆ（（がある容量性素子と、前記
他端に接続してあり前記ＦＥＩｌ＋に対するゲートバイ
アス電圧を受ける端子とを有する構成である。
次に図ｄ６を参照して本発明の詳細な説明する。
第２図は本発明の一実施例における入力整合回路を示す
回路図であり、１２はＤＣブロック用のコンデンサ、１
４ｉｌ′１１ｔＦバイパス用のコンデンサ、１５は信号
整合用の伝送線路スタブ、１６は信号整合用の伝送線路
である。
回路図であり、１２はＤＣブロック用のコンデンサ、１
４ｉｌ′１１ｔＦバイパス用のコンデンサ、１５は信号
整合用の伝送線路スタブ、１６は信号整合用の伝送線路
である。
第３図は」・” Ｊｉ ｉ’ ７の入力アドミタンスを
説明するためのスミス図表（アドミタンス表示）であり
、図中の×印Ｓｌｌがソース接地）’ ＪＮ ’１’
７のＳ行列のＩＩ成分（すなわちソース接地Ｊイ゛Ｊ、
： Ｉｌｌのゲート仰ｊ１ドレイン側を５０Ωの基準抵
抗値で終端した場合のゲート端から見た入力アドミタン
ス）である。
説明するためのスミス図表（アドミタンス表示）であり
、図中の×印Ｓｌｌがソース接地）’ ＪＮ ’１’
７のＳ行列のＩＩ成分（すなわちソース接地Ｊイ゛Ｊ、
： Ｉｌｌのゲート仰ｊ１ドレイン側を５０Ωの基準抵
抗値で終端した場合のゲート端から見た入力アドミタン
ス）である。
これを外部回路の基準抵抗値５０Ω（同図で外円の中心
１なる点）に整合をとるため整合回路が必要に々る。本
図において、点線が第１図に示した従来のＦＥ’ｌキサ
の整合軌跡、実線が第２図に示した本発明のＦ Ｂ ’
Ｉ’ミキサの整合軌跡である。
１なる点）に整合をとるため整合回路が必要に々る。本
図において、点線が第１図に示した従来のＦＥ’ｌキサ
の整合軌跡、実線が第２図に示した本発明のＦ Ｂ ’
Ｉ’ミキサの整合軌跡である。
第３図から明らかなように、整合回路が異なるため整合
軌跡の径路は異なるが、整合機能という点に関しては同
一である。すなわち、入力信号周波数成分に対する整合
という機能に関しては本発明と従来回路とに本質的な差
は無い。
軌跡の径路は異なるが、整合機能という点に関しては同
一である。すなわち、入力信号周波数成分に対する整合
という機能に関しては本発明と従来回路とに本質的な差
は無い。
しかしながら、中間周波数成分に対してね、脣ったく異
なる動作をする。中間周波数は信号周波数に比較してず
っと低い。したがって、第１図の回路でコンデンサ２お
よび５ははぼ開放、コイル４および伝送線路６はｅまは
短絡となるので、ＦＪ、２ ｌｉ＋７のゲート端子から
外側を見たインピーダンスは端子３に接続される回路素
子に依存する。−実弟２１ン１の回路では、コンデンサ
１２はｐまぼ開放であるが、コンデンサ１４は中間周波
数に対してもほぼ短絡になるように大きな静電容量値に
泗んであるのでほぼ短絡であり、伝送線路スタブ１５お
よび伝送線路１６もは／ｒ短絡となる。よって、Ｆ’Ｅ
’ｌ’７のゲートスＭ子Ｇから外側ケ児たインピーダン
スは、端子１３に接続される回路素子に依存せずには／
１゛知絡となる。一般に Ｆ Ｅ Ｉｌｌミキサが最高
件能を出すため入力整合回路の中間周波数成分に対うる
条件ｄ１ゲート端子Ｇか短絡になることであるから、第
２図のミキサでは、入力整合回路が人力信号周波数と中
間周波ｋｊ（０２つの周波数成分に対して最適化されて
いる。
なる動作をする。中間周波数は信号周波数に比較してず
っと低い。したがって、第１図の回路でコンデンサ２お
よび５ははぼ開放、コイル４および伝送線路６はｅまは
短絡となるので、ＦＪ、２ ｌｉ＋７のゲート端子から
外側を見たインピーダンスは端子３に接続される回路素
子に依存する。−実弟２１ン１の回路では、コンデンサ
１２はｐまぼ開放であるが、コンデンサ１４は中間周波
数に対してもほぼ短絡になるように大きな静電容量値に
泗んであるのでほぼ短絡であり、伝送線路スタブ１５お
よび伝送線路１６もは／ｒ短絡となる。よって、Ｆ’Ｅ
’ｌ’７のゲートスＭ子Ｇから外側ケ児たインピーダン
スは、端子１３に接続される回路素子に依存せずには／
１゛知絡となる。一般に Ｆ Ｅ Ｉｌｌミキサが最高
件能を出すため入力整合回路の中間周波数成分に対うる
条件ｄ１ゲート端子Ｇか短絡になることであるから、第
２図のミキサでは、入力整合回路が人力信号周波数と中
間周波ｋｊ（０２つの周波数成分に対して最適化されて
いる。
また、この実施例では伝送線路スタブ１５の一端にバイ
アス供給端子３を設けることかり能である。コンテンプ
１４ｉｄ：中間周波数に対してもほぼ短絡となるような
大きい静′ｒ１を芥軸値を持つから、端子３の外（ｉｌ
ｌにいかなる回路素子を接続しても無関係にη１°１．
１子３から外側を睨、たインピーダンスはほぼり、（］
絡と／′ｒ、る。したがって、端子３からバイアス電圧
を供給することが可能とな９、従来の回路で必すンノこ
ったチョークコイル４ヶ除くことができる。
アス供給端子３を設けることかり能である。コンテンプ
１４ｉｄ：中間周波数に対してもほぼ短絡となるような
大きい静′ｒ１を芥軸値を持つから、端子３の外（ｉｌ
ｌにいかなる回路素子を接続しても無関係にη１°１．
１子３から外側を睨、たインピーダンスはほぼり、（］
絡と／′ｒ、る。したがって、端子３からバイアス電圧
を供給することが可能とな９、従来の回路で必すンノこ
ったチョークコイル４ヶ除くことができる。
これが回路の小形化に寄与することは前述した通りであ
る。
る。
さらに、本実施例においては入力信号周波数に対する整
合は伝送線路スタブ１５および伝送線路１６が実視し、
従来回路のようにコンデンサ５を使用してないことに注
目されたい。モノリシックＩＣにおいては、コンデンサ
はいわゆるＭ Ｉ Ｍ（金属・絶縁体・金属）形が使わ
れる。Ｍ Ｉ Ｍコンデンサの静電容量値は絶縁体の厚
さに依存する。
合は伝送線路スタブ１５および伝送線路１６が実視し、
従来回路のようにコンデンサ５を使用してないことに注
目されたい。モノリシックＩＣにおいては、コンデンサ
はいわゆるＭ Ｉ Ｍ（金属・絶縁体・金属）形が使わ
れる。Ｍ Ｉ Ｍコンデンサの静電容量値は絶縁体の厚
さに依存する。
ところが、絶縁体の厚さは通常１μｍ以下（１０００〜
６００ｄ程度）と非常に薄いから、厚さの制御を精度良
く行なうことは極めて難かしい。すなわち、従来の回路
をモノリシックＩＣで製作すると歩留まシが極めて悪い
。これに対して伝送線路（伝送線路スタブ１５を含む）
の製作にはリフトオフあるいは選択メッキが使われるが
、これらはりソグラフィのｆＦＴｆＫにのみ依存し、厚
さ方向の制御が特性に関係しないから、歩留まりの低下
が防止できる。
６００ｄ程度）と非常に薄いから、厚さの制御を精度良
く行なうことは極めて難かしい。すなわち、従来の回路
をモノリシックＩＣで製作すると歩留まシが極めて悪い
。これに対して伝送線路（伝送線路スタブ１５を含む）
の製作にはリフトオフあるいは選択メッキが使われるが
、これらはりソグラフィのｆＦＴｆＫにのみ依存し、厚
さ方向の制御が特性に関係しないから、歩留まりの低下
が防止できる。
第４図は第２図の回路をＧａＡｓ基板上にモノリシック
集積化した場合の構成パターン図である。
集積化した場合の構成パターン図である。
第５図はＦ Ｅ Ｔとしてデュアルゲー） Ｆ Ｅ ’
ｌ’を使用した場合の本発明の実施例を示す回路図で、
デーアルゲー）ＦＥ’ｌ”２１の各端子でＤｆｉドレイ
ン、Ｓはソース、Ｇ１は第１ゲート、Ｇ２は第２ゲート
を示す。デュ、アルゲート１” Ｅ Ｔミキサの場合化
号周波数成分は通常弔１ゲー）０１に入力され、第２ゲ
ー）０２にはローカル周Ｖ数成分が入力される。
ｌ’を使用した場合の本発明の実施例を示す回路図で、
デーアルゲー）ＦＥ’ｌ”２１の各端子でＤｆｉドレイ
ン、Ｓはソース、Ｇ１は第１ゲート、Ｇ２は第２ゲート
を示す。デュ、アルゲート１” Ｅ Ｔミキサの場合化
号周波数成分は通常弔１ゲー）０１に入力され、第２ゲ
ー）０２にはローカル周Ｖ数成分が入力される。
以上詳細に心間したように、本発明によれＶｔ１回路、
；１．’、ｌ整がほとんど必要なく、シかも小形なＦＥ
Ｔミキミキ提供できる。
；１．’、ｌ整がほとんど必要なく、シかも小形なＦＥ
Ｔミキミキ提供できる。
第１図は従来のＪ、ｌ Ｅ Ｉｌｌｌｌミキサ力整合回
路を示す回路図、第２図は本発明の一実施例における入
力整合回路を示す回路図、第３図はＦＥＴの入力アドミ
タンスを説明するだめのアドミタンス表示のスミス図表
を示す図、第４図は第２図の回路を・ＬＪａＡＳ基板上
にモノリシック集積化した場合の構成パターン図、第５
図は本発明の他の実施例における入力整合回路を示す回
路図でるる。 １・・・・・・・信号入力端子、２．１２・・・・・・
ＤＣブロック用のコンデンサ、３・・・・・・ゲートバ
イアス供給端子、４・・・・・・ＢＰ’チョークコイル
、５ ・・・・信号整合用のコンデンサ、６．１６・・
・・・信号整合用の伝送線路、７．２１・・・・・・Ｆ
ＥＴ１１４・・・・・・ＲＦバイパス用コンデンサ、１
５・・・・・・信号整合用伝送線路スタブ。 ＼−ノ 第１図 幣２に第３図 Ｊ 第４ トｌ り・′ （ ／ 朶５骸１
路を示す回路図、第２図は本発明の一実施例における入
力整合回路を示す回路図、第３図はＦＥＴの入力アドミ
タンスを説明するだめのアドミタンス表示のスミス図表
を示す図、第４図は第２図の回路を・ＬＪａＡＳ基板上
にモノリシック集積化した場合の構成パターン図、第５
図は本発明の他の実施例における入力整合回路を示す回
路図でるる。 １・・・・・・・信号入力端子、２．１２・・・・・・
ＤＣブロック用のコンデンサ、３・・・・・・ゲートバ
イアス供給端子、４・・・・・・ＢＰ’チョークコイル
、５ ・・・・信号整合用のコンデンサ、６．１６・・
・・・信号整合用の伝送線路、７．２１・・・・・・Ｆ
ＥＴ１１４・・・・・・ＲＦバイパス用コンデンサ、１
５・・・・・・信号整合用伝送線路スタブ。 ＼−ノ 第１図 幣２に第３図 Ｊ 第４ トｌ り・′ （ ／ 朶５骸１
Claims (1)
- 【特許請求の範囲】 １ 周波数混合される入力信号を第１の信号整合用伝送
線路を介してゲートに受けるＦＥＴと、前記第１の信号
読合用伝送線路に一端が接続しである第２の信号整合用
伝送線路と、この第２の信号整合用伝送線路の他端と接
地導体との間に接続してあり前記周波数混合により生ず
る中間周波数に対して短絡とみなし得る大きさの靜ｊＩ
Ｌ容；１１：がある容縫性素子と、前記他端に接続して
あり前記Ｆ１．ＨＴに対するゲートバイアス電圧を受け
る端子とを有するＦ Ｉ（’ｌ’ミキサ。 ２、前項記載の１．＋ ＪＶ ｌｒ ミキサにおいて、
全ての回路が１つのＧ ａ Ａ ｓ基板上に形成してメ
ジ、前記１、Ｎ Ｅ Ｔｌ＋が（ｊ ａ Ａ ｓ ＭＥ
Ｓ ｋ’ Ｅ Ｔであることを特徴とするｌｌ′１弓
Ｔミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904482A JPS59122103A (ja) | 1982-12-28 | 1982-12-28 | Ｆｅｔミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904482A JPS59122103A (ja) | 1982-12-28 | 1982-12-28 | Ｆｅｔミキサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122103A true JPS59122103A (ja) | 1984-07-14 |
Family
ID=16885858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22904482A Pending JPS59122103A (ja) | 1982-12-28 | 1982-12-28 | Ｆｅｔミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122103A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890806A (ja) * | 1981-11-26 | 1983-05-30 | Matsushita Electric Ind Co Ltd | Ｆｅｔ混合回路 |
-
1982
- 1982-12-28 JP JP22904482A patent/JPS59122103A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890806A (ja) * | 1981-11-26 | 1983-05-30 | Matsushita Electric Ind Co Ltd | Ｆｅｔ混合回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023272B2 (en) | Multi-band low noise amplifier system | |
| US6064872A (en) | Totem pole mixer having grounded serially connected stacked FET pair | |
| US5408198A (en) | Semiconductor power amplifier integrated circuit | |
| US7488992B2 (en) | Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation | |
| US5986518A (en) | Distributed MMIC active quadrature hybrid and method for providing in-phase and quadrature-phase signals | |
| US4841253A (en) | Multiple spiral inductors for DC biasing of an amplifier | |
| US4890069A (en) | Gallium arsenide power monolithic microwave integrated circuit | |
| US6597231B2 (en) | Semiconductor switching circuit and semiconductor device using same | |
| JPS62110306A (ja) | マイクロ波受信機 | |
| US7358815B2 (en) | Monolithic transformer based amplifier for integrated circuits | |
| US6754478B1 (en) | CMOS low noise amplifier | |
| JP3098195B2 (ja) | 能動直交電力分配器 | |
| EP1246367A2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| JPS59122103A (ja) | Ｆｅｔミキサ | |
| US6252460B1 (en) | FET balun transformer | |
| US7123899B1 (en) | Broadband single-ended input upconverter | |
| JP3255287B2 (ja) | 半導体集積回路 | |
| Jain et al. | A Ku-Band Power Amplifier MMIC For Space Application | |
| US12244288B2 (en) | Balun with improved common mode rejection ratio | |
| JPS59131205A (ja) | デユアルゲ−トｆｅｔミキサ | |
| US20240146289A1 (en) | Tuning device, system and method | |
| JPH11340747A (ja) | Ｍｍｉｃ低雑音増幅器 | |
| JPS5980974A (ja) | 高周波スイツチ | |
| JPS6064508A (ja) | Ｆｅｔミキサ | |
| JPH05327357A (ja) | ミキサ回路 |