JPS5912210B2 - 同調周波数自動制御装置 - Google Patents
同調周波数自動制御装置Info
- Publication number
- JPS5912210B2 JPS5912210B2 JP11443379A JP11443379A JPS5912210B2 JP S5912210 B2 JPS5912210 B2 JP S5912210B2 JP 11443379 A JP11443379 A JP 11443379A JP 11443379 A JP11443379 A JP 11443379A JP S5912210 B2 JPS5912210 B2 JP S5912210B2
- Authority
- JP
- Japan
- Prior art keywords
- tuning
- reversible counter
- output
- counting
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002441 reversible effect Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はチューナの同調周波数自動制御装置に関し特に
プリセット選局やオートサーチ選局自在なチューナにお
ける同調周波数自動制御装置に関する。
プリセット選局やオートサーチ選局自在なチューナにお
ける同調周波数自動制御装置に関する。
電子式同調方式を採るチューナとして、例えばプリセッ
ト選局自在なプリセットチューナや、更にはオートサー
チ式の自動選局チューナ等がある。
ト選局自在なプリセットチューナや、更にはオートサー
チ式の自動選局チューナ等がある。
前者においては予め受信局に対応した周波数情報をディ
ジタル記憶するメモリを有し、プリセット選局釦により
指定情報をメモリから読出して可逆カウンタにセットし
、とのカウンタの計数内容をＤ／Ａ（ディジタル・アナ
ログ）変換器によりアナログ電圧に変換後同調回路の同
調素子のりアクタンスをこのアナログ電圧によって制御
してプリセット選局がなされる。
ジタル記憶するメモリを有し、プリセット選局釦により
指定情報をメモリから読出して可逆カウンタにセットし
、とのカウンタの計数内容をＤ／Ａ（ディジタル・アナ
ログ）変換器によりアナログ電圧に変換後同調回路の同
調素子のりアクタンスをこのアナログ電圧によって制御
してプリセット選局がなされる。
また、オートサーチ選局機能を付加したチューナにおい
ては、一定周波数のタロツクパルス発生器を設けてアッ
プダウン指令により上記の可逆カウンタの動作をアップ
ダウン計数させ、とのカウンタ出力に基づくアナログ電
圧をチューニング電圧としている。
ては、一定周波数のタロツクパルス発生器を設けてアッ
プダウン指令により上記の可逆カウンタの動作をアップ
ダウン計数させ、とのカウンタ出力に基づくアナログ電
圧をチューニング電圧としている。
か＼る電子式チューナではＰＬＬ（フェイズロックルー
プ）シンセサイザチューナ方式等の閉ループ構成とは異
なるいわゆる開ループ構成である故に、温度変化や経時
変化に対する補償が十分ではない。
プ）シンセサイザチューナ方式等の閉ループ構成とは異
なるいわゆる開ループ構成である故に、温度変化や経時
変化に対する補償が十分ではない。
従来の補償法の例としては、受信周波数がずれるとその
ずれを検出して局部発振周波数を制御したり、また周波
数シンセサイザ用のディジタルコントロール部の電源回
路に温度補償等を施してチューニング電圧の変動を極力
抑えんとしている。
ずれを検出して局部発振周波数を制御したり、また周波
数シンセサイザ用のディジタルコントロール部の電源回
路に温度補償等を施してチューニング電圧の変動を極力
抑えんとしている。
しかしながら、こうした方法では高精度の部品が必要と
なり、また装置毎のバラツキが生じる等の欠点がある。
なり、また装置毎のバラツキが生じる等の欠点がある。
本発明の目的は上記欠点を除いて信頼度の高い同調周波
数自動制御（ＡＦＣ）装置を提供することである。
数自動制御（ＡＦＣ）装置を提供することである。
本発明のチューナのＡＦＣ装置は例えば検波回路のＳカ
ーブ出力を利用して離調状態を検出すると共に上下両方
向のずれをも検出し各方向のずれに対応して可逆カウン
タの計数動作を制御するアップ及びダウン計数指令信号
を発生させ、この計数指令信号の発生期間可逆カウンタ
へ所定のクロックパルスを送出するようにしてＡ Ｆ
Ｃ動作ヲｌすと共に、上記計数指令信号の発生期間のク
ロックパルスの発生数を別のカウンタにより計数して所
定値に達したときに制御信号を発生するようにし、計数
指令信号の発生時からこの制御信号の発生時までの間だ
けクロックパルスを可逆カウンタへ送出するよう制御し
てＡＦＣ動作によって隣接局へ引き込まれることがない
ように防止することを特徴としている。
ーブ出力を利用して離調状態を検出すると共に上下両方
向のずれをも検出し各方向のずれに対応して可逆カウン
タの計数動作を制御するアップ及びダウン計数指令信号
を発生させ、この計数指令信号の発生期間可逆カウンタ
へ所定のクロックパルスを送出するようにしてＡ Ｆ
Ｃ動作ヲｌすと共に、上記計数指令信号の発生期間のク
ロックパルスの発生数を別のカウンタにより計数して所
定値に達したときに制御信号を発生するようにし、計数
指令信号の発生時からこの制御信号の発生時までの間だ
けクロックパルスを可逆カウンタへ送出するよう制御し
てＡＦＣ動作によって隣接局へ引き込まれることがない
ように防止することを特徴としている。
以下、本発明について図面を用いて説明する。
第１図は本発明の実施例を示す回路図であり、オートサ
ーチ方式の電圧シンセサイザチューナに適用した場合の
例を示している。
ーチ方式の電圧シンセサイザチューナに適用した場合の
例を示している。
１は入力ラッチ回路を示し、アップ指令スイッチｓ１、
ダウン指令スイッチＳ２及びストップ指令スイッチｓ３
の択一的押圧操作をラッチしてそれに対応する指令制御
信号をコントロールロジック回路２へ送出する。
ダウン指令スイッチＳ２及びストップ指令スイッチｓ３
の択一的押圧操作をラッチしてそれに対応する指令制御
信号をコントロールロジック回路２へ送出する。
コントロールロジック回路２は複数の論理ゲートから構
成されており、可逆カウンタ３やプリセッタブル可逆カ
ウンタ４への計数用クロックパルスＣＫの送出、可逆カ
ウンタ４のアップダウン指令信号の送出等を制御するも
のである。
成されており、可逆カウンタ３やプリセッタブル可逆カ
ウンタ４への計数用クロックパルスＣＫの送出、可逆カ
ウンタ４のアップダウン指令信号の送出等を制御するも
のである。
クロックパルスＣＫはクロックパルス発生器５がら発生
されてコントロールロジック回路２へ入力されアンドゲ
ート６を介して可逆カウンタ３の計数入力となると共に
、コントロールロジック回路２から直接プリセッタブル
カウンタ４の計数入力へも印加されている。
されてコントロールロジック回路２へ入力されアンドゲ
ート６を介して可逆カウンタ３の計数入力となると共に
、コントロールロジック回路２から直接プリセッタブル
カウンタ４の計数入力へも印加されている。
可逆カウンタ３の計数出力はパルスシンセサイザ７を介
してＤ／Ａ変換器８へ印方口されてチューニング電圧と
して出力される。
してＤ／Ａ変換器８へ印方口されてチューニング電圧と
して出力される。
プリセッタブル可逆カウンタ４は入力ラッチ回路１から
のプリセット指令信号Ｆによってプリセット入力端子Ａ
ｒＮ−ＤＩＮの状態に応じてプリセットロードされ、タ
ロツク人力ＣＫへのクロックパルス数が当該プリセット
値に達したときに出力端子ＡＯＵＴ〜ＤＯＵＴはすべて
低いレベルとなるよう構成されている。
のプリセット指令信号Ｆによってプリセット入力端子Ａ
ｒＮ−ＤＩＮの状態に応じてプリセットロードされ、タ
ロツク人力ＣＫへのクロックパルス数が当該プリセット
値に達したときに出力端子ＡＯＵＴ〜ＤＯＵＴはすべて
低いレベルとなるよう構成されている。
この出力ＡＯＵＴ−ＤＯＵＴを４人力とするＮＯＲゲー
ト９が設けられており、出力ＡＯＵＴ−ＤＯＵＴがすべ
て低レベルとなるＤ−ＦＦ１０がセットされてゲート６
が閉じるようになっている。
ト９が設けられており、出力ＡＯＵＴ−ＤＯＵＴがすべ
て低レベルとなるＤ−ＦＦ１０がセットされてゲート６
が閉じるようになっている。
またＦＭ検波回路（図示せず）のいわゆるＳカーブ特性
による出力が入力端子間に印カロされたアンプ１１が設
けられており、このアンプ１１は演算増巾器ＯＰ１ 、
抵抗Ｒ１〜Ｒ６及びコンデンサＣ１，Ｃ２より成ってお
り、離調状態に応じたＤＣレベルを有する増巾出力Ａが
発生される。
による出力が入力端子間に印カロされたアンプ１１が設
けられており、このアンプ１１は演算増巾器ＯＰ１ 、
抵抗Ｒ１〜Ｒ６及びコンデンサＣ１，Ｃ２より成ってお
り、離調状態に応じたＤＣレベルを有する増巾出力Ａが
発生される。
このＤＣ出力Ａは次段のウィンドコンパレータ１２へ印
力口されるが、このコンパレータ１２は演算増巾器ＯＰ
２ 、ＯＦ２及び抵抗Ｒ７〜Ｒ１５より構成され、ボル
テージディバイダ用抵抗Ｒ７〜Ｒ９の各デイバイダ出力
ｖ１ 、ｖ２ （ｖｌ〉ｖ２ ）がコンパレータの上下
基準電圧として用いられている。
力口されるが、このコンパレータ１２は演算増巾器ＯＰ
２ 、ＯＦ２及び抵抗Ｒ７〜Ｒ１５より構成され、ボル
テージディバイダ用抵抗Ｒ７〜Ｒ９の各デイバイダ出力
ｖ１ 、ｖ２ （ｖｌ〉ｖ２ ）がコンパレータの上下
基準電圧として用いられている。
従って、離調状態が正方向に大きくずれると増巾器ＯＰ
２の出力Ｂが低レベルに遷移し、また逆に負方向に大き
くずれると増巾器ｏＰ３の出力Ｃが低レベルに遷移する
。
２の出力Ｂが低レベルに遷移し、また逆に負方向に大き
くずれると増巾器ｏＰ３の出力Ｃが低レベルに遷移する
。
増巾器ｏＰ２の出力Ｂばそのままプリセッタブルカウン
タ４のアップダウン指令信号となると共に、コントロー
ルロジック回路２へ入力されて可逆カウンタ３のための
アップ及びダウン指令信号ともなる。
タ４のアップダウン指令信号となると共に、コントロー
ルロジック回路２へ入力されて可逆カウンタ３のための
アップ及びダウン指令信号ともなる。
また、これら比較出力Ｂ、Ｃば２人力ＡＮＤゲート１３
０入力とナリ、このゲート１３の出力は他のＡＮＤＮ−
ゲート１４０力となっている。
０入力とナリ、このゲート１３の出力は他のＡＮＤＮ−
ゲート１４０力となっている。
更に、離調時にはミューティング信号が発生されて離調
及び選局時等の不快雑音が除去されるが、このミューテ
ィング信号を、演算増巾器ｏｐ４ 。
及び選局時等の不快雑音が除去されるが、このミューテ
ィング信号を、演算増巾器ｏｐ４ 。
抵抗Ｒ１６＋ Ｒ１７及びインバータ■１ よりなるア
ンプ１５により反転増巾後にそのアンドゲート１４の他
人力りとしている。
ンプ１５により反転増巾後にそのアンドゲート１４の他
人力りとしている。
このゲート１４の出力Ｅは同調がとれたことを示すいわ
ゆるストップ信号として用いられコントロールロジック
回路２へ印力口され、クロック信号ＣＫの送出を停止さ
せるものである。
ゆるストップ信号として用いられコントロールロジック
回路２へ印力口され、クロック信号ＣＫの送出を停止さ
せるものである。
第２図の波形図を参照して第１図の動作を説明する。
両図において同一符号は同等部分の波形を示している。
アンプ１１の出力Ａは離調の程度に応じてＤＣレベルが
異なるいわゆるＳカーブであるから、ウィンドコンパレ
ータ１２の基準電圧ｖ１ 、ｖ２を適当に設定すること
により、コンパレータ出力Ｂ、Ｃは第２図Ｂ、Ｃに示す
ようになり、よって出力Ｂが正方向のずれを出力Ｃが負
方向のずれを示す。
異なるいわゆるＳカーブであるから、ウィンドコンパレ
ータ１２の基準電圧ｖ１ 、ｖ２を適当に設定すること
により、コンパレータ出力Ｂ、Ｃは第２図Ｂ、Ｃに示す
ようになり、よって出力Ｂが正方向のずれを出力Ｃが負
方向のずれを示す。
またミューティング信号の反転信号りは同調時でなくか
つ出力Ｂ、Ｃが共に低しベルでない極めて大きな離調状
態において低レベルとなり、それ以外は高レベルにある
から、ゲート１４の出力Ｅは同調時のみすなわちＳカー
ブＡの直線部分がｖｌ及びＶ２の範囲にある時のみ高レ
ベルとナリ他は低レベルとなっている。
つ出力Ｂ、Ｃが共に低しベルでない極めて大きな離調状
態において低レベルとなり、それ以外は高レベルにある
から、ゲート１４の出力Ｅは同調時のみすなわちＳカー
ブＡの直線部分がｖｌ及びＶ２の範囲にある時のみ高レ
ベルとナリ他は低レベルとなっている。
従って、この出力Ｅを、同調を示すストップ信号として
用いることが可能となることが判る。
用いることが可能となることが判る。
オートサーチをなし同調がとれてストップ信号Ｅが発生
されると、クロック信号ＣＫのカウンタ３への伝送が停
止されてサーチストップがなされて自動選局が終る。
されると、クロック信号ＣＫのカウンタ３への伝送が停
止されてサーチストップがなされて自動選局が終る。
しかる後に何らかの要因にて離調が生ずると、その離調
の程度及び方向に応じてコンパレータ出力Ｂ、Ｃが変化
する。
の程度及び方向に応じてコンパレータ出力Ｂ、Ｃが変化
する。
例えば正方向にずれるとコンパレータ出力Ｂが低レベル
となるから、この低レベル出力によりダウンカウント指
令を行うようにすれば、可逆カウンタ３はダウンカウン
ト動作可能となる。
となるから、この低レベル出力によりダウンカウント指
令を行うようにすれば、可逆カウンタ３はダウンカウン
ト動作可能となる。
このときストップ信号Ｅは当然低レベルにあるからコン
トロールロジック回路２からタロツク信号ＣＫがアンド
ゲート６を介して送出され、もって可逆カウンタはダウ
ンカウントを開始する。
トロールロジック回路２からタロツク信号ＣＫがアンド
ゲート６を介して送出され、もって可逆カウンタはダウ
ンカウントを開始する。
従って、Ｓカーブ出力Ａは徐々に同調点に向って下降す
ることになるから、レベルｖ１以下になるとストップ信
号Ｅが発生されタロツクパルスＣＫの送出は停止され、
同調がとれたことになる。
ることになるから、レベルｖ１以下になるとストップ信
号Ｅが発生されタロツクパルスＣＫの送出は停止され、
同調がとれたことになる。
このとき、強電界の隣接局が極めて近い場合には、この
隣接局へ引き込まれる可能性があるから、これを防止す
べく、プリセッタブルカウンタ４のプリセット値を例え
ば（１，０，０，０）として８に設定しておけば、コン
トロールロジック回路２からのクロック信号ＣＫをカウ
ントして、上記例ではダウンカウントしカウント内容が
（０，０，０゜０）となるとＮＯＲゲート９の出力が高
レベルとなってフリップフロップ１０をセットし、もっ
てアンドゲート６を閉とせしめる。
隣接局へ引き込まれる可能性があるから、これを防止す
べく、プリセッタブルカウンタ４のプリセット値を例え
ば（１，０，０，０）として８に設定しておけば、コン
トロールロジック回路２からのクロック信号ＣＫをカウ
ントして、上記例ではダウンカウントしカウント内容が
（０，０，０゜０）となるとＮＯＲゲート９の出力が高
レベルとなってフリップフロップ１０をセットし、もっ
てアンドゲート６を閉とせしめる。
よって可逆カウンタ３のクロック入力カ停止してそこで
同調、離調にかかわらず、ＡＦＣ動作を中止させ隣接局
への引き込みが防止されうる。
同調、離調にかかわらず、ＡＦＣ動作を中止させ隣接局
への引き込みが防止されうる。
このプリセッタブルカウンタ４のプリセットは、サーチ
動作中に入力ラッチ回路１からの指令Ｆによってなされ
ると共にフリップフロップ１０のリセットもなされる。
動作中に入力ラッチ回路１からの指令Ｆによってなされ
ると共にフリップフロップ１０のリセットもなされる。
このときカウンタ４の入力端子ＡＩＭ ＤＩＮの内容
がプリセットロードされるもので本例では８″となって
いるが、任意に設定可能であることは勿論である。
がプリセットロードされるもので本例では８″となって
いるが、任意に設定可能であることは勿論である。
そして、ストップ信号Ｅの発生によってプリセット指令
信号Ｆは消失するものである。
信号Ｆは消失するものである。
離調が負方向にあればコンパレータ出力Ｂは高レベルで
ストップ信号Ｅは低レベルであるが、アップ指令信号が
コントロールロジック回路２から出力され、もって可逆
カウンタ３はアップカウントを開始し、Ｓカーブ出力は
同調点へ向って上昇することになる。
ストップ信号Ｅは低レベルであるが、アップ指令信号が
コントロールロジック回路２から出力され、もって可逆
カウンタ３はアップカウントを開始し、Ｓカーブ出力は
同調点へ向って上昇することになる。
それと共にプリセッタブルカウンタ４もアップカウント
して、カウント数が″８″になるとフリップフロップ１
０がセットされゲート６を閉成せしめＡＦＣ動作を強制
的に中止させて隣接局への引き込み防止を図ることがで
きる。
して、カウント数が″８″になるとフリップフロップ１
０がセットされゲート６を閉成せしめＡＦＣ動作を強制
的に中止させて隣接局への引き込み防止を図ることがで
きる。
本発明によればディジタル的にＡＦＣが可能であるから
、温度補償回路等を高精度に設ける必要がないばかりか
、集積回路化が容易となる。
、温度補償回路等を高精度に設ける必要がないばかりか
、集積回路化が容易となる。
またＡＦＣの動作範囲をプリセッタブルカウンタのプリ
セットにより任意に設定できるから強電界の隣接局へ誤
って引き込まれることもない。
セットにより任意に設定できるから強電界の隣接局へ誤
って引き込まれることもない。
第１図は本発明の実施例回路図、第２図は第１図の回路
の動作を説明する波形図である。 主要部分の符号の説明、２・・・コントロールロジック
回路、計・・可逆カウンタ、４・・・プリセッタブルカ
ウンタ、５・・・クロックパルス発生！、６，１３゜１
４・・・アンドゲート、１２・・・ウィンドコンパレー
タ。
の動作を説明する波形図である。 主要部分の符号の説明、２・・・コントロールロジック
回路、計・・可逆カウンタ、４・・・プリセッタブルカ
ウンタ、５・・・クロックパルス発生！、６，１３゜１
４・・・アンドゲート、１２・・・ウィンドコンパレー
タ。
Claims (1)
- １ アップ及びダウン計数自在な可逆カウンタを有しこ
の可逆カウンタの計数内容に応じて同調回路の同調周波
数を制御するチューナの同調周波数自動制御装置であっ
て、いずれの方向の離調状態かを検出してその離調状態
に対応して前記可逆カウンタの計数動作を制御するアッ
プ及びダウン計数指令信号を発生する計数指令信号発生
手段と、前記アップ及びダウン計数指令信号発生期間中
の所定クロックパルスの発生数を計数して所定値に達し
たときに制御信号を発生する手段と、前記アップ及びダ
ウン計数指令信号発生時から前記制御信号発生時までの
間前記可逆カウンタへ前記クロックパルスを送出するク
ロックパルス送出手段とを含む同調周波数自動制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11443379A JPS5912210B2 (ja) | 1979-09-06 | 1979-09-06 | 同調周波数自動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11443379A JPS5912210B2 (ja) | 1979-09-06 | 1979-09-06 | 同調周波数自動制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5639619A JPS5639619A (en) | 1981-04-15 |
| JPS5912210B2 true JPS5912210B2 (ja) | 1984-03-21 |
Family
ID=14637589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11443379A Expired JPS5912210B2 (ja) | 1979-09-06 | 1979-09-06 | 同調周波数自動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912210B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62117836U (ja) * | 1986-01-14 | 1987-07-27 | ||
| JPH01196912A (ja) * | 1988-02-01 | 1989-08-08 | Maspro Denkoh Corp | 衛星放送受信機 |
-
1979
- 1979-09-06 JP JP11443379A patent/JPS5912210B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5639619A (en) | 1981-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4122488A (en) | Sync signal generator with memorization of phase detection output | |
| EP0840458A2 (en) | PLL circuit and its automatic adjusting circuit | |
| EP0028100B1 (en) | Tuning control apparatus for a receiver | |
| US4297657A (en) | Closed loop temperature compensated frequency reference | |
| US4278925A (en) | Phase-locked loop speed control system using programmable counter for frequency pulling | |
| US4403344A (en) | Receiver having program reserving function | |
| EP0005128A2 (en) | Improvement in circuits for the automatic tuning of voltage controlled filters | |
| GB1532270A (en) | Method of and apparatus for tuning an aft-controlled channel selecting apparatus to a desired frequency | |
| JPS6249768B2 (ja) | ||
| US4262364A (en) | Electronic digital channel-selecting apparatus | |
| US4227186A (en) | Self-stabilizing analog to digital converter useful in phase locked loop tuning systems | |
| US4345219A (en) | Frequency agile hold-sample-hold phase detector | |
| US4639689A (en) | Inductive loop detector | |
| US4796102A (en) | Automatic frequency control system | |
| JPS6049374B2 (ja) | チュ−ナの同調周波数自動制御装置 | |
| JPS62117407A (ja) | アクティブフィルタの自動調整装置 | |
| JPS5832343Y2 (ja) | 自動周波数調整解除装置 | |
| JPH10290120A (ja) | Ｆｍ復調器、画像表示デバイスおよびｆｍ音声搬送波を検出する方法 | |
| US5430891A (en) | Tuning detection circuit for a high-frequency receiver, and receiver including such detection circuit | |
| JPS6042658B2 (ja) | 中間周波数補正回路 | |
| JPH0475686B2 (ja) | ||
| KR830000284B1 (ko) | 전자식 디지탈 챤넬 선택기 | |
| JPS5945288B2 (ja) | チュ−ナの同調周波数自動制御装置 | |
| KR830000760B1 (ko) | 분주제어회로 | |
| EP0583847B1 (en) | Detection device and receiver for receiving high-frequency signals and comprising such a detection device |