JPS59122111A - ラツチ回路付き電圧比較器 - Google Patents
ラツチ回路付き電圧比較器Info
- Publication number
- JPS59122111A JPS59122111A JP22741882A JP22741882A JPS59122111A JP S59122111 A JPS59122111 A JP S59122111A JP 22741882 A JP22741882 A JP 22741882A JP 22741882 A JP22741882 A JP 22741882A JP S59122111 A JPS59122111 A JP S59122111A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- reference voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ラッチ回路付き電圧比較器に関し、更に詳細
には、標本化クロックに対する周波数特性を改善したラ
ンチ回路付き電圧比較器に関する。
には、標本化クロックに対する周波数特性を改善したラ
ンチ回路付き電圧比較器に関する。
アナログ・デジタル変換器（以下、ＡＤＣと称する）に
用いるラッチ回路付き電圧比較器（以下、比較器と称す
る）の従来例を第１図に示す。比較器は、差動トランジ
スタ１，２．及び、コレクタ負荷抵抗３，４．により構
成される差動増幅器と、トランジスタ５，６により構成
されるラッチ回路と、該２つの回路を標本化クロックに
より切換えるためのトランジスタ７．８と、エミッタ・
フォロワトランジスタ９，１０と、ｔｉ源１１ 、１２
．１３より構成される。その動作は、直列抵抗によ多分
割した基準旬、圧をトランジスタ１０のペースに印加し
、入力アナログ信号を、端子１４、すなワチトランジス
タ９のペースに印加する。ここで、エミッタ・フォロワ
回路を用いるのは、比較器の入力電流を、減少させるた
めである。該エミッタ・フォロワ回路の出力が差動トラ
ンジスタ１．２のペースへ印加され、出力端子１５．１
６には、その差電圧が増幅されて出力される。一方、標
本化クロックは、端子１７．１８に逆相で、印部され、
これにより、差動増幅器を動作させる比較モードと、ラ
ッチ回路を動作させるラッテモードとを切換えることに
より、比較結果は１″ （ハイレベル）または′０”（
ローレベル）にラッチされる。
用いるラッチ回路付き電圧比較器（以下、比較器と称す
る）の従来例を第１図に示す。比較器は、差動トランジ
スタ１，２．及び、コレクタ負荷抵抗３，４．により構
成される差動増幅器と、トランジスタ５，６により構成
されるラッチ回路と、該２つの回路を標本化クロックに
より切換えるためのトランジスタ７．８と、エミッタ・
フォロワトランジスタ９，１０と、ｔｉ源１１ 、１２
．１３より構成される。その動作は、直列抵抗によ多分
割した基準旬、圧をトランジスタ１０のペースに印加し
、入力アナログ信号を、端子１４、すなワチトランジス
タ９のペースに印加する。ここで、エミッタ・フォロワ
回路を用いるのは、比較器の入力電流を、減少させるた
めである。該エミッタ・フォロワ回路の出力が差動トラ
ンジスタ１．２のペースへ印加され、出力端子１５．１
６には、その差電圧が増幅されて出力される。一方、標
本化クロックは、端子１７．１８に逆相で、印部され、
これにより、差動増幅器を動作させる比較モードと、ラ
ッチ回路を動作させるラッテモードとを切換えることに
より、比較結果は１″ （ハイレベル）または′０”（
ローレベル）にラッチされる。
このような、比較器の問題点としては、標本化周波数に
よる精度の劣化が−挙げられる。標本化周波数が低い場
合、比較器の出力■は比較モード期間中に入力信号（破
Ｒ）２３に沿って上昇し、ラッチモードに切換った時に
、しきい値２４（ＶＴ）と比較され超えているか否かで
’１”２５または０”２６レベルにラッチされる。しか
し、標本化周波数が高くなると、差動増幅器の周波数特
性が劣化し、第２図の２７に示すように比較モード期間
中で、増幅器の出力が入力信号２３に追随、しないうち
に、ラッチがかかってしまい、正しい電圧比較が行われ
ないという問題がある。このような問題点を解決するた
めには、電流源１１．１２．１３の論、流を大きくシ、
回路を特性のよい電流レベルで動作させることが考えら
れる。ところが、このように電流源の１、流値を大きく
すると、エミッタ・フォロワのトランジスタ１０のペー
ス引込み電流が増加し、このため第３図に示すように基
準電圧■０が正規の基準量１圧ｖｏｉに対して、それよ
りもレベルダウンした電圧ＶＯ２となってしまう。尚第
３図の特性は基準′−６圧発生回路″’ｉｌ１図に示す
ように複数の抵抗を圧動接続し、その各接続点（タップ
）に第１図のような電圧比較器を接続した場合における
タップの位置を横軸に、またそのタップ位置に発生する
基準電圧Ｖｏを縦軸にとって示したものである。
よる精度の劣化が−挙げられる。標本化周波数が低い場
合、比較器の出力■は比較モード期間中に入力信号（破
Ｒ）２３に沿って上昇し、ラッチモードに切換った時に
、しきい値２４（ＶＴ）と比較され超えているか否かで
’１”２５または０”２６レベルにラッチされる。しか
し、標本化周波数が高くなると、差動増幅器の周波数特
性が劣化し、第２図の２７に示すように比較モード期間
中で、増幅器の出力が入力信号２３に追随、しないうち
に、ラッチがかかってしまい、正しい電圧比較が行われ
ないという問題がある。このような問題点を解決するた
めには、電流源１１．１２．１３の論、流を大きくシ、
回路を特性のよい電流レベルで動作させることが考えら
れる。ところが、このように電流源の１、流値を大きく
すると、エミッタ・フォロワのトランジスタ１０のペー
ス引込み電流が増加し、このため第３図に示すように基
準電圧■０が正規の基準量１圧ｖｏｉに対して、それよ
りもレベルダウンした電圧ＶＯ２となってしまう。尚第
３図の特性は基準′−６圧発生回路″’ｉｌ１図に示す
ように複数の抵抗を圧動接続し、その各接続点（タップ
）に第１図のような電圧比較器を接続した場合における
タップの位置を横軸に、またそのタップ位置に発生する
基準電圧Ｖｏを縦軸にとって示したものである。
このように、周波数特性の改善のためには電流源の電流
を大きくすることが望ましいが、この場合は上記のよう
な問題が新たに発生し、この点の改善がさらに望まれて
いた。
を大きくすることが望ましいが、この場合は上記のよう
な問題が新たに発生し、この点の改善がさらに望まれて
いた。
本発明は、このような点に鑑みてな・されたもので、標
本化周波数が高い場合でも正確に電圧の比較が行われる
ラッチ回路付き電圧比較器を提供することを目的とする
ものでおる。
本化周波数が高い場合でも正確に電圧の比較が行われる
ラッチ回路付き電圧比較器を提供することを目的とする
ものでおる。
本発明は、電流源の一流を大きくして回路を特性の良い
電流レベルで動作させるとともに、このとき問題となる
エミッタ・フォロワのトランジスタのペース引込み電流
の増加分を比較器の基準電圧側入力電流を帰還回路によ
シ帰還して得た電流により補給することにより、基準電
圧発生回路からの寄流引き込みを減少ζせて基準電圧の
レベル低下を抑７するようにしたものである。
電流レベルで動作させるとともに、このとき問題となる
エミッタ・フォロワのトランジスタのペース引込み電流
の増加分を比較器の基準電圧側入力電流を帰還回路によ
シ帰還して得た電流により補給することにより、基準電
圧発生回路からの寄流引き込みを減少ζせて基準電圧の
レベル低下を抑７するようにしたものである。
以下図面を参照して本発明の詳細な説明する。
第４図は本発明の一実施例による電圧比較器を示すもの
である。第１図の回路と同一部分については同一番号を
付して説明する。この実施例が第１図の回路と相違する
点は、エミッタ・フォロワ回路の専準・…圧側トランジ
スタ１０のコレクタおよびペースと電源電圧印加端子２
１との間にそれぞれトランジスタ３６およびマルチコレ
クタ構造のＰＮＰ）ランジスタ３８が設けられているこ
とである。トランジスタ３６はコレクタが筑源′中、圧
印加端子２１に、またエミッタがトランジスタ１０のコ
レクタに接続され、ペースがトランジスタ３８０ベース
に共通接続されている。寸だトランジスタ３８は２つの
コレクタ’ＩＴ 肩Ｌ／ 、そのひとつはペースと共通
接続され、他のひとつはトランジスタ１０のペースに接
続されている。またエミッタは電源電圧印加端子２１に
接続されている。
である。第１図の回路と同一部分については同一番号を
付して説明する。この実施例が第１図の回路と相違する
点は、エミッタ・フォロワ回路の専準・…圧側トランジ
スタ１０のコレクタおよびペースと電源電圧印加端子２
１との間にそれぞれトランジスタ３６およびマルチコレ
クタ構造のＰＮＰ）ランジスタ３８が設けられているこ
とである。トランジスタ３６はコレクタが筑源′中、圧
印加端子２１に、またエミッタがトランジスタ１０のコ
レクタに接続され、ペースがトランジスタ３８０ベース
に共通接続されている。寸だトランジスタ３８は２つの
コレクタ’ＩＴ 肩Ｌ／ 、そのひとつはペースと共通
接続され、他のひとつはトランジスタ１０のペースに接
続されている。またエミッタは電源電圧印加端子２１に
接続されている。
エミッタフォロワ回路の基準′１１．圧側トランジスタ
１０のペースにはＩ／βＮ（βｓ：ＮＰＮ）ランジスタ
の霜、流利得、工：電流源１２の電流値）が流し、同様
に、トランジスタ３６のペース３７にも工／βＮが流れ
、これはコレクタ面積比を等しくとったマルチコレクタ
構造のＰＮＰトランジスタ３８の一方のコレクタより供
給されるため、もう一方のコレクタ３９にも同様な電流
が流れ、トランジスタ１０のペースに供給される。この
ため、基準電圧発生用抵抗列より引き込む°電流は減少
し、電流源１１，１２．１３の電流は、素子特性のよい
電流レベルを選択でき、差動増幅器の周波数特性を改善
できる。
１０のペースにはＩ／βＮ（βｓ：ＮＰＮ）ランジスタ
の霜、流利得、工：電流源１２の電流値）が流し、同様
に、トランジスタ３６のペース３７にも工／βＮが流れ
、これはコレクタ面積比を等しくとったマルチコレクタ
構造のＰＮＰトランジスタ３８の一方のコレクタより供
給されるため、もう一方のコレクタ３９にも同様な電流
が流れ、トランジスタ１０のペースに供給される。この
ため、基準電圧発生用抵抗列より引き込む°電流は減少
し、電流源１１，１２．１３の電流は、素子特性のよい
電流レベルを選択でき、差動増幅器の周波数特性を改善
できる。
第５図は本発明の他の実施例金示すもので、トランジス
タ１０のコレクタと電源電−圧印加端子２１間にトラン
ジスタ４０が設けられている点は前記実施例と同じであ
るが、マルチコレクタ構造のＰＮＰ ）ランジスタに代
え電源電圧印加端子２１と２２間に２個のカスケード接
続されたＰＮＰトランジスタ４１および４３が接続され
ておシ、これらトランジスタ４１および４３の各ベース
はそれぞれトランジスタ４０および１０の各ペースと共
通に接続されている。
タ１０のコレクタと電源電−圧印加端子２１間にトラン
ジスタ４０が設けられている点は前記実施例と同じであ
るが、マルチコレクタ構造のＰＮＰ ）ランジスタに代
え電源電圧印加端子２１と２２間に２個のカスケード接
続されたＰＮＰトランジスタ４１および４３が接続され
ておシ、これらトランジスタ４１および４３の各ベース
はそれぞれトランジスタ４０および１０の各ペースと共
通に接続されている。
この回路も同様にトランジスタ１０．４０のベース電流
は、■／βＮとなり、トランジスタ４００ベースと、逆
極性のトランジスタ４１０ベースが接続きれているため
、該トランジスタ４１０ペース策流は■／βＮ、コレク
タ電流は、■・（βｐ／βＮ）（但し、βｐ：ＰＮＰ）
ランジスタの電流利得）となり１−だ、トランジスタ４
３のコレクタ電流はＩ・（βｐ／βＮ）、ペース電流は
工／βＮとな９、トランジスタ１００ベース電流と等し
くなり、相殺されるため、基準電圧発生用抵抗列より、
引き込む電流は、減少する。したがって、比較器の動作
電流は、比較器の入力電臘（アナログ・デジタル変換器
を構成した場合のビット数によって決定される精度によ
り制限される。）に制限されることなく、選択でき、比
較器に用いるトランジスタの特性のよい領域で動作させ
ることが可能−となり、周波数特性を改善できる。また
、本発明は、実施例に示した帰還回路の回路構成によら
ず、適用されることは明らかである。
は、■／βＮとなり、トランジスタ４００ベースと、逆
極性のトランジスタ４１０ベースが接続きれているため
、該トランジスタ４１０ペース策流は■／βＮ、コレク
タ電流は、■・（βｐ／βＮ）（但し、βｐ：ＰＮＰ）
ランジスタの電流利得）となり１−だ、トランジスタ４
３のコレクタ電流はＩ・（βｐ／βＮ）、ペース電流は
工／βＮとな９、トランジスタ１００ベース電流と等し
くなり、相殺されるため、基準電圧発生用抵抗列より、
引き込む電流は、減少する。したがって、比較器の動作
電流は、比較器の入力電臘（アナログ・デジタル変換器
を構成した場合のビット数によって決定される精度によ
り制限される。）に制限されることなく、選択でき、比
較器に用いるトランジスタの特性のよい領域で動作させ
ることが可能−となり、周波数特性を改善できる。また
、本発明は、実施例に示した帰還回路の回路構成によら
ず、適用されることは明らかである。
以上説明したように、比較器の、基準電圧側入力電流を
帰還回路を用いて供給し、比較器の入力電流を減少させ
ることにより比較器の動作電流レベルを、トランジスタ
の特性のよい領域に設定でき、周波数特性を改善できる
。さらに、直流における精度、及び、標本化周波数によ
る精度劣化も改善できる。
帰還回路を用いて供給し、比較器の入力電流を減少させ
ることにより比較器の動作電流レベルを、トランジスタ
の特性のよい領域に設定でき、周波数特性を改善できる
。さらに、直流における精度、及び、標本化周波数によ
る精度劣化も改善できる。
第１図は従来のラッチ回路付き電圧比較器を示す図、第
２図は、第１図に示される比較器の特性間によるラッチ
回路付き電圧比較器の実施例を示す図である。 １．２，５，６，７，８，９，１０，３６．４Ｏ−ｎｐ
ｎバイボーラド２ンジスタ、３，４，１９，２０・・・
抵抗、１１．１２．１３・・・電流源、１４・・・六方
電圧印加端子、１５．１６・・・デジタル出力端子、１
７．１８・・・標本化クロック入力端子、２１．２２・
・・電源電圧印加端子。 代理人 弁理士 則 近 憲 佑 （！１が１名
）第 １ 図 第 ２ 図 第３図
２図は、第１図に示される比較器の特性間によるラッチ
回路付き電圧比較器の実施例を示す図である。 １．２，５，６，７，８，９，１０，３６．４Ｏ−ｎｐ
ｎバイボーラド２ンジスタ、３，４，１９，２０・・・
抵抗、１１．１２．１３・・・電流源、１４・・・六方
電圧印加端子、１５．１６・・・デジタル出力端子、１
７．１８・・・標本化クロック入力端子、２１．２２・
・・電源電圧印加端子。 代理人 弁理士 則 近 憲 佑 （！１が１名
）第 １ 図 第 ２ 図 第３図
Claims (1)
- 入力信号印加端子と基準電圧印加端子とを有し、ラッチ
回路を備えたラッチ回路付き電圧比較器において、前記
基準−：圧印加端子側−に帰還回路を用いて入力電流と
同等の電流を供給するようにしたことを特徴とするラッ
チ回路付き電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22741882A JPS59122111A (ja) | 1982-12-28 | 1982-12-28 | ラツチ回路付き電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22741882A JPS59122111A (ja) | 1982-12-28 | 1982-12-28 | ラツチ回路付き電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122111A true JPS59122111A (ja) | 1984-07-14 |
Family
ID=16860526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22741882A Pending JPS59122111A (ja) | 1982-12-28 | 1982-12-28 | ラツチ回路付き電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01190119A (ja) * | 1988-01-26 | 1989-07-31 | Sharp Corp | 波形変換回路 |
-
1982
- 1982-12-28 JP JP22741882A patent/JPS59122111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01190119A (ja) * | 1988-01-26 | 1989-07-31 | Sharp Corp | 波形変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| JPH027522B2 (ja) | ||
| US5399990A (en) | Differential amplifier circuit having reduced power supply voltage | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| US4354122A (en) | Voltage to current converter | |
| US4503381A (en) | Integrated circuit current mirror | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| US4908526A (en) | Pulse generator output voltage calibration circuit | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| EP0072082B1 (en) | Differential amplifier circuit with precision active load | |
| JPS59122111A (ja) | ラツチ回路付き電圧比較器 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US7388418B2 (en) | Circuit for generating a floating reference voltage, in CMOS technology | |
| US4573019A (en) | Current mirror circuit | |
| US5262688A (en) | Operational amplifier circuit | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| KR940002107B1 (ko) | 베이스전류 상쇄회로 | |
| JPH0418482B2 (ja) | ||
| JP2613944B2 (ja) | 電流ミラー回路 | |
| EP0486986B1 (en) | Buffer circuit | |
| EP0290277A2 (en) | A low noise integrated active load circuit | |
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPS6343408A (ja) | バイアス電圧発生回路 |