JPS59125780A - 画面メモリ制御方式 - Google Patents

画面メモリ制御方式

Info

Publication number
JPS59125780A
JPS59125780A JP57228428A JP22842882A JPS59125780A JP S59125780 A JPS59125780 A JP S59125780A JP 57228428 A JP57228428 A JP 57228428A JP 22842882 A JP22842882 A JP 22842882A JP S59125780 A JPS59125780 A JP S59125780A
Authority
JP
Japan
Prior art keywords
address
cell
memory
screen
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57228428A
Other languages
English (en)
Inventor
伸一 窪田
章 佐藤
岡 安克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57228428A priority Critical patent/JPS59125780A/ja
Publication of JPS59125780A publication Critical patent/JPS59125780A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (4)発明の技術分野 本発明は]、−IIJ面メモリI!1111卸方式に係
り、特に出力データが表示領域等よυ大きい場合におい
て、特願昭56−211614の画面メモリ制御方式の
改良に関するものである。
(B)  技術の背景 従来、ディスプレイやプリンタ等の装置餞で画はメモリ
を用いることにより、文字主体の情報のほかグラフィッ
クj「′f報等を含む画像1.Y辛Kを自由に表示、出
力することができる。このようなシステムでは画像情報
をディスプレイに表示し、画面上で画像の移動や回転、
拡大、縮少を行なう、いわゆる画像編集を尚速に行なう
ことがS望されている。
さらに、75に図形及びイメージ1に報等を表示。
印刷する」7場合に、出力したいデータが画面の大きさ
、あるいは画面メモリの大きさより大きい場合がしばし
;ず生じており、これらを解像、度を低下させることな
く出力でせることのできる画面メモリ制御方式が要望さ
れている。
(C)  従来技術と問題点 画像促果を高速に実行する方式として本元明省らが先に
出願した特願昭56−21614の画面メモリ匍制御方
式がある。第1図は先5199の画面メモリ7tllθ
ν方式の構成を説明するための図でろる。同図に壬2い
て、・(承部14の表示画面を仮想的にマトリックス状
のそ1υセル14−1に区分する。そして後述するよう
に各セルに画面アドレスを付与し、セル眼位で疋食し1
面面表示が行なわ几る。セル14−1の大きさと形はた
とえば16ビノト×16ビノトの正方形が考乏−られる
。図のセルV両像A−J)は文字を意味するものでなく
、又字、:メ1形菊の1匍面を栄に区分した1部分を示
す。このセル14−1の内容は画面メモ1月”ICE1
当するてルメモリ13の任への場所に格納される。この
セルメモリ13の♀ト込みはCF) U ]、 0によ
り1両面分がつめ込1れるが、この場合lt!i if
f+を愼1戎するセルデータ全部を格納するものではな
く分茄jしたセルの(1”111てダが互に異なるもの
だけでよい。たとえば、白地が堅く画像ブ)2小さい場
合白地のセルは1つでよいから、セルメモリの内容は非
常に伐少する。通常の画面で白地の多い場合には1v来
のI画面メモリより相轟に姐少させることができる。こ
のセルメモリ13のアドレスはアドレス変換メモリ(R
AM)12から供給される。すなわち、ラスク走査用ア
ドレス発生部1から表示11(支)面の画面アドレス1
4−1に対応するセル単位のラスク走腎用アドレスが出
力され、切換回路11を介してアドレス変換RA M−
1,2に入力され、CPUl0により予め指定されたセ
ルメモリ13のアドレスに変換され、セルメモリ13か
らデータを読出しビデ第1゛B号として表示部14に送
られる。新し2い両面を表示したい場合には、CPU1
.Oよりセル中位の走・斤用アドレスを切換回路11を
介してアドレス変換RA M12に入れる。ここでCP
U10からのセルメモリアドレスのデータに変換し、こ
のアドレスに7;1応する表示nシ1η1情報をセルメ
モリ13に格納する。
これより次のii!ii ilMの走査5表示が行なわ
れる。
以上はセル単位でセルメモリ13を読出して表示画面を
走食2表示する。実際の画面表示はセル牟位でなくピッ
トとラスタで行なわれる。セルのデータは16ビノト×
16ビノトであり、1lIiIj箱アドレスの下位4ピ
ツトが16ラスクの走査に用いられる。従って1IIl
i而アドレスの上位でセルの位せが制萄され、このセル
の一定状態に対しそれぞれ4ビットのラスタの状、態が
付加される。こ几によりセル14−1の走査が進行する
につれセル内の画1′4!が仄々と表示されていくもの
である。
^〕3図(a)、 (b>は第2図の裏箱(ケ1)の要
かの詳、1佃説明図で・ちる。同図(a)において、表
示部14の訃i[酊が前述のようにマトリックス状のネ
、8叡のセルに分τりされる。谷セル]4−1に(ま画
+T+Eアドンス0,1゜2、・が付与される。また、
表示両面上に1・「・冒テ14=2がセル39,40.
48.49にまンFがって表示でれるものとする。そし
てこの各セル39.4.0.4.8.49の内容がそれ
ぞれセルメモリ13のアドレス1,7゜5.3に格V1
されるものとする。い1、表示両面上の画面アドレスに
対応し、ラスタ走査アドレスが0→49→と出力きれア
ドレス変4Jメモリ12 :i入力されると、このアド
レス39.40.48.49に応じてそれぞれアドレス
1.7.5.3に変換され、これでセルメモリ13を読
出して表示−)面上の画像14−2を表示することがで
きる。
同図(+))は各セルにおける画像イモ示の状態を示す
各セルは16ビノト×16ビノト(ラスタ)でアリ画面
アドレスの下位4ビツトで16ラスクの状態を表示する
ものである。
この発明では、表示画面に対応する画面メモリの容量を
低減するとともに容11粘卯なしに高速処理できるか、
表示Hi′J域より大きい画像データ全表示することは
できなかった。
廿た別のjii:!御万式では両社データを表示領域円
に双−するように縮小して表示する方式があるが、この
方式で(まM 株度かで大王して見にくくなるという欠
点があった。
■)4色男の目的 本発明は上記従来の欠点に鑑み、表示軸域より犬さい1
JIiii象データをh・Ff象度を低下させることな
く壜示でき、高速に両像データを、、!・U興できる画
面メモリ?BII ail力式を提供することにある。
(D 発明の構成 そしてこの発明の目はりは両面を多数のjナセルに分割
しセル単位に走食し表示する表示部と、画像データが同
一の前記セルを画面メモリの共通のセルアドレスに格納
して、前記セル風位にラスタ走査用アドレスを発生する
ラスタ走食用アドレス発生部と、前記ラスタ走査用アド
レスを入力し対応する前記両面メモリのセルアドレスに
変換するアドレス変()′々メモリとを(!;iiえ、
ラスタ走査用アトV7に応’U、て変換した1(「面メ
モリのセルアドレスによりセル内1lIii像データを
F尻出し画面に示する方式において、iIJ記ラスうス
査用アドレス発生Yisの走査範囲を可変とし前記アド
レス変?さメモリのメモリ6間を扱う:ilj像データ
のうち最大清報吐に対応[また大きさにしたことを特徴
とするしくj面メモリf!i制御方式を提供することに
よって達成きれる。
θつ 発明の実か6例 以下、本発明の夷pp +f]Iを図面により詳細に説
明する。本殆明では第1図におけるアドレスr 4% 
RAM】2のメモリ容−を扱う両1象データの情報量に
合一 わぜて大きくする。ざらにラスタ走肴用アドレス発生1
6b1が出力するアドレスのスギャン軛曲を可変する。
次に第3図を用いて不発明の詳細な説明する。
第3図(a)はアドレス変換RAM17であり、この容
量は画像データが充分格納できる程度の大きさでぺ)る
。第3図(b)はセルメモリ (画面メモリ)18であ
る。このセルメモリ18には実際の画像データが記臆さ
れる。不発明のように大きな画像データを扱う場合でも
、グラフのように各セルの1jtji 像が同じものが
多い14合や臼い部分が多い場合にはセルメモリ18の
容量を大きくする必要はない。しかし、イメージ情報(
例えば写真)を扱う場合などでは各セルの画像がそれぞ
れ異なることがあるのでセルメモリ18の容量を大きく
する必要がある。次に第3図(c)は画像データ領域1
9と表示データ領域20の関係を示す図である。破線で
囲まれた部分は画像データ領域]9であり、太線で四重
れた部分は表示データ領域20である。
表示データ領域20は画面アドレスが51から始まって
いるため、ラスタ走食用アドレス発生部においてスキャ
ンスタートアドレス51を指定す。る。そして従来技術
で説明したように、順次画像を表示してゆく。ここで画
面アドレス591でなると次の表示(ま画面アドレス6
7である。そのためラスタ走食用アドレス発生部におい
て第39 (c)に示すようにXガロのアドレスカウン
トが9になると0クリアし、Y方間のアドレスカウント
を+1カウントアノグする。すなわち、実際の11面ア
ドレスは2次元座標のようになっており、両面アドレス
51は(]、1)であり、86は(3,4)である。
このようにラスタ走食用アドレス発生部は市1jr、i
l @れている。し/こがって、ラスク疋食FイIアド
レス元生都1に訃いてスキャンスタートアドレスを任意
に指定できるようにしてコ?(引寸、1酬やミデータの
任意の部分を表示させることが可能となる。
寸だセルメモリのデータが同一のものは共通のセルアド
レスに格納したため両像データがセルメモリの大きい場
合でも白い部勺が多い一般のデータであれ(ば、両手せ
ず表示でき、ラスクツ8春アドレス兄生怖1においてス
キャンスタートアドレスを1±急に指定でさる7こめ、
さらに第3図(c)における画像テーク領域]9はo!
lli*rの形状とは無[関係に自由に設定できる。
(G)  発明の効果 以上、詳細に説明したように、本発明によればラスク走
査アドレス発生部において、スキャンスタートアドレス
を任意に指定できるようにしたため、画像データ領域が
表示データ領域より太きい1易合でも、画像データを縮
小することなく表示できるという効果がある。
【図面の簡単な説明】
第1図は従来の画面メモ’) 1iiiLtl方式の構
成説明図、第2図(a)、 (+))は従来方式の要部
のlf]二ItlHな動作説明図、第3図は本発明の夫
か1例による四部の動作説明図である。 図面において、1はラスタ走食用アドレス発生部+1.
2.17はアドレス変換メモ1ハ i 3.18はセル
メモリ (画面メモIJ)、19は画像データ。 20は表示データ領域である。

Claims (1)

  1. 【特許請求の範囲】 画面を多数の微少セルに分割しセル単位にフ〔査し表示
    する表示部と、画像データが同一の前記セルを両面メモ
    リの共通のセルアドレスに格納し、前記セル屯位にラッ
    ク走査用アドレスを入力し対応する前記画面メモリのセ
    ルアドレスに変換するアドレス変換メモリとを備え、ラ
    スクif6食用アドレスに応じて変換した画面メモリの
    セルアドレスによりセル内1ITIi像データを読出し
    画面表示する方式において、前記ラスク走査用アドレス
    発生部の走査範囲を可変とし、前記アドレス変換メモリ
    のメモリ容貨を扱う!1Iii像データのうち最大情報
    方(に対応した大きさにしたことを特徴とする画面メモ
    リ制御方式。
JP57228428A 1982-12-27 1982-12-27 画面メモリ制御方式 Pending JPS59125780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57228428A JPS59125780A (ja) 1982-12-27 1982-12-27 画面メモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228428A JPS59125780A (ja) 1982-12-27 1982-12-27 画面メモリ制御方式

Publications (1)

Publication Number Publication Date
JPS59125780A true JPS59125780A (ja) 1984-07-20

Family

ID=16876323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228428A Pending JPS59125780A (ja) 1982-12-27 1982-12-27 画面メモリ制御方式

Country Status (1)

Country Link
JP (1) JPS59125780A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4848037A (ja) * 1971-10-20 1973-07-07
JPS5151243A (ja) * 1974-10-31 1976-05-06 Tokyo Shibaura Electric Co Inkyokusenkanhyojisochi
JPS5427729A (en) * 1977-08-03 1979-03-02 Seiko Instr & Electronics Ltd Crt display unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4848037A (ja) * 1971-10-20 1973-07-07
JPS5151243A (ja) * 1974-10-31 1976-05-06 Tokyo Shibaura Electric Co Inkyokusenkanhyojisochi
JPS5427729A (en) * 1977-08-03 1979-03-02 Seiko Instr & Electronics Ltd Crt display unit

Similar Documents

Publication Publication Date Title
SE458401B (sv) Datadisplaysystem innefattande en central behandlingsenhet samt en displayanordning varigenom bilder uppdateras vaesentligen oberoende av de perioder daa bildfaeltsbuffertanordningar uppfriskar displayen
US5195174A (en) Image data processing apparatus capable of composing one image from a plurality of images
JPH04145493A (ja) ビデオディスプレイの向きを変更するための方法及び装置
JPH0447376A (ja) 情報処理装置および情報処理方法
JPS6282472A (ja) 画像処理方法
JPS58192143A (ja) 画像・文書処理装置
JPS59125780A (ja) 画面メモリ制御方式
JPS61163383A (ja) 情報処理装置
JPH0370431B2 (ja)
JPS58113981A (ja) 画面メモリ制御方式
JP2687367B2 (ja) 画像データの転送制御装置
TW397695B (en) A method for generating polygon data, and a video image processor and an extended functional board employing the same
JPS61267095A (ja) デイスプレイ表示方式
JP4661112B2 (ja) 画像情報処理装置及び画像情報処理方法
JP3005014B2 (ja) 印刷装置
JPS59143194A (ja) 画像表示装置
JPS5822473A (ja) 画像処理装置
JPH04329482A (ja) 画像回転処理方法およびその処理装置
JPH01259398A (ja) アドレス発生装置
JPH0736772A (ja) 高速ビットマップ・アクセス制御装置及び制御方法
JPH0729448B2 (ja) プリンタ制御装置
JPS59162587A (ja) 画像表示装置
JPS63184786A (ja) 情報処理装置
JPH0729449B2 (ja) プリンタ制御装置
JPS592078A (ja) 画像記憶装置