JPS5912602A - トランジスタ電力制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、トランジスタによる電力制御回路の改良に係
り、特にエネルギーの有効利用に関するものである。

〔発明の技術的背景及びその問題点〕

パワートランジスタを使用した電力制御回路では、一般
に負荷における消費電力が大きいため、ベース端子にお
ける駆動電力は太き（設計する必要がある。ところが、
電力用）ぞワートランジスタにおいては使用′する電源
電圧が高いため直流電流増幅率ｈＦＦ、は通常の信号増
幅用トランジスタと比べると小さく、５ないし１０程度
が実用範囲である。

このため、ペースの駆動′電力χ大きくするためにペー
スの駆動′電流を増加させるには多段にわたる増幅を行
わなければならない。

したがって大きなペース送流を得るための駆動回路は大
型化し、高価になるという欠点がある。

回路の大型化を防止するために、トランス？用いて入力
巻線と出力巻線の巻数比から必鮫な電流を得る方法も実
用化されており、特に数１０ＫＨｚ以上の比較釣部い周
波数領域では一般的である。

しかし、この方法も大きなトランスを必要とし、装置の
大型化、大重量化や価格の上昇を招く欠点がある。

電流増幅率を大きくする方法の一つとして第１図に示す
ようにコレクタ共通接続を行い駆動トランジスタＱ２の
エミッタと制御トランジスタＱ１の（−スを直接接続し
たダーリントン接続回路が知られている。第１図の接続
においては駆動トランジスタＱ２および制御トランジス
タＱ１のベース−エミッタ間にそれぞれ抵抗Ｒ１および
Ｒ２が接続されており、負帰還により熱的安定性が向上
している。ダーリントン接続における電流増幅率は、各
段トランジスタの電流増幅率の頃にほぼ等しいきわめて
高くかつ安定なものとなる。しかも駆動回路は小型かつ
簡単なものとなり、一つのパッケージの中にダーリント
ン接続回路全体を組込んだ、ｅワートランジスタを作る
ことも容易である。

しかしながら、このようなダーリントン接続回路におい
ては、全体のコレクタエミッタ間飽和電圧Ｖ。０はダー
リントン接続の１段につきＰＮ接合１個分０．７ないし
１７分増加し、屯力損失乞生ずるため、大型の放熱器が
必要となる欠点がある。

さらに、この電力損失を減少させるために、第２図に示
すように駆動トランジスタＱ２　のコレクタにアノード
ケ、制御トランジスタＱ１　のコレクタにカソードンそ
れぞれ漆続したダイオードＤヶ挿入する回路が考案され
ている。

しかし、このような回路においても、ダイオードにおい
ては放熱が生ずるため、同様に大きな放熱器が必要とな
り全体としては電力損失量は変らない。

〔発明の目的〕

そこで本発明は、ダーリントン接続乞採用したトランジ
スタ電力制御回路において生ずる損失電力乞外部に取り
出してその有効利用馨図り、同時にトランジスタ自身の
発熱を抑制すること７目的とする。

〔発明の概要〕

本発明は、ダーリントン接続されたトランジスタ電力制
御回路において、駆動用トランジスタと制御用トランジ
スタの間に変成器の一次巻線χ接続することにより、ダ
ーリントン接続回路における損失分電カン取り出し、二
次巻線で得られた電力を他の用途に使用するもσ）であ
り、エネルギーの有効利用を図ることができろものであ
る。

〔発明の実施例〕

以下、第３図から第８図まで乞参照しながら本発明の実
施例のいくつか暑説明する。

第３図は本発明の基本原理７示す回路図であって、第１
図における駆動トランジスタＱ２　のコレクタと制御ト
ランジスタＱ１　　のコレクタとの間には変成器Ｔの一
次巻線ｔ１（巻線数ｎｔ）　　が接続されている。駆動
トランジスタコＶクタには負荷ＲＬを介した電源′直圧
■。Ｃが加わっている他、ダイオードＤ１０カソードが
接続されておりそのアノードハ制御トランジスタＱ１　
のエミッタに接続されている。このダイオードＤ１　は
整流回路における直流電流が断続したとき負荷に負電圧
がかからないような作用７行ういわゆるフリーホイー１
７ングダイオードである。変成器Ｔの二次巻線ｔ２（巻
線数ｎ　２　）は高速整流用ダイオードＤ２な−・しＤ
　からなるブリッジ回゛路に入力されており、その出力
点であるアノード共通接続点とカソード共通接続点との
間には、平滑用の電解コンデンサｃｏ及び負荷用の抵抗
器Ｒ８が接続されて（・る。この抵抗器Ｒ８は説明上抵
抗で表わして（躯が、実際上は二次巻線Ｌ２で得られた
回生電力を消費する電源回路等である。

次にこのような構成のトランジスタ電力制御回路の動作
を第４図のタイムチャートを参照しなカーも説明する。

いま、駆動トラン２スタＱ２のコレクタに、負荷ＲＬ乞
介して寛源直圧■Ｃｏ乞印加し、そｏ）　堅−スには、
電源直圧■Ｃｏより高い高（Ｉ（）レベルと＆−ｋＩヂ
Ｏｖに近い低（Ｌｌレベルとの間乞位相πごとに周期的
にくり返す入力パルスφが入力されて（・る。入カッに
ルスがＨレベルであるときは駆動トランジスタＱ２　の
ベースからエミツタヘペース１１！、（ｆｉ　ＩＢカ流
れるが、ペース直圧の方がコレクタ電圧よりも高い１こ
め、駆動トランジスタＱ２は飽和状態となる。駆動トラ
ンジスタＱ２　のエミッタに流れる電流はダーリントン
接続により制御トランジスタＱ１のペース電流となるか
ら制御トランジスタＱ０　　も飽和状態となりコレクタ
ーエミッタ間にコレクタ電流が流れ、駆動トランジスタ
Ｑ２　のコレクタと制御トランジスタＱ１　　のコレク
タとの間には約ＩＶの電位差が生じ、変成器Ｔの一次巻
線ｔ１　　に加わることになる。駆動トランジスタＱ２
　のペース人力φの″電圧が位相πでＬレベルになった
ときはペースｖＬ流は０となるから両トランジスタは遮
断状態となり、変成器Ｔの一次巻緋ｔ１　　には電圧が
加わらない。しかし位相π付近では一次巻線ｔ１がしゃ
断されたことにより瞬間的に逆方向起電力が発生し、−
次巻線ｔ１　　には負の電圧も短時間加わることになる
。以上のような位相Ｏから２πまでの一次巻線ｔ１　に
おける電圧変化は位相２πごとに同様にくり返される。

したがって変成器Ｔの二次巻線ｔ２には一次巻線ｔ□に
おける脈流変化に応じ慮圧、電流が巻数比（ｎ２／ｎ□
）にしたがって変化された交流波形が生じることになる
。−次巻線ｔ、に流れる電流は負荷ＲＬＫ流れる電流に
はぼ等しいから、コレクタ損失公約１ｖと負荷電流との
積に相当する電力が変成器Ｔの二次巻線ｔ２　に現われ
ることになる。この電力エネルギーは、ダイオードＤ２
ないしＤ５で構成されたブリッジ回路で整流され、電解
コンデンサＣ８により平滑され、負荷抵抗Ｒ８において
回生電力として有効に消費される。この場合の負荷抵抗
Ｒｏ　は回生電力’Ｙ’ｆｆ効に消費できるものであれ
ば伺でもよい。

第５図から第７図は本発明にかかる電力制御回路７用い
て直流電源′電圧乞断続するチョツノ回路に応用した実
施例であって制御トランジスタＱ１のエミッタには負荷
が接続され、負荷の他端には電池等の直流電源の負極が
、駆動トランジスタＱ２　のコレクタには正極が接続さ
れている。負荷の両端子間には逆方向に電圧が加わらな
いように電源とは逆方向に接続されたフリーホイーリン
グダイオードＤ６　が接続されている。変成器Ｔの二次
巻ａｔ　　で生じた電力は整流ダイオードＤ２〜Ｄ５に
よるブリッジ回路で整流された陵、第５図においては電
解コンデンサＣ８で平滑されて直流電源Ｅへ再び戻され
、第６図においては電解コンデンサＣ６で平滑されて他
の電源例えば駆動回路の電源に戻されて有効に活用され
る。第７図においては平滑は行わず抵抗負荷Ｒ６で或力
乞消費して抵抗両端電圧ｙ！ｌ’観察することにより負
荷電流れる電流乞検知することができるから、過電流検
出手段とすることができる。

第８図は本発明にかかるトランジスタ電力制御回路乞使
用した場合の制御用トランジスタＱ１　のコレクタ損失
の減少の状況ン示すグラフである。

第１図のダーリントン接続において制御用トランジスタ
Ｑ１　のペース−エミッタ間電圧ｖＢＦ、カ２．５Ｖ、
駆動用トランジスタＱ２のコレクターエミッタ間電圧Ｖ
。。が１．Ｏｖであるとすれば、制御用トランジスタＱ
１　　のコレクターエミッタ間（５）圧ｖＣＦ。

は３．５■となるから、コレクタ電流６００　Ａ　’に
通電した場合には２１００Ｗｏ）損失７生ずることにな
るが、本発明を採用して変成器の一次巻線ケ駆動トラン
ジスタＱ２及び制御トランジスタＱ１の各コレクタ間に
挿入した場合には制御トランジスタＱ□のコレクターエ
ミッタ間′観圧は２．０■程度となるからこれによる損
失は１２００Ｗであり、本発明乞採用しない場合に比べ
て９００　Ｗも減少する。したがってこの減少分の電力
を他の用途に回生することによりエネルギー乞有効に利
用できることになる。

実施例中では回生電力暑消費する負荷としていくつかが
示されているが、これに限られるものではなく変成器の
巻数比χ適当に選択することにより主回路の電源、制御
回路の電源等あらゆる用途に使用できる。

また、本発明乞適用するダーリントン接続は２段以上の
多段にわたるものでもよ（、この場合、回生車カン取り
出す一次巻勝は制御トランジスタのコレクタと、その前
段に朕続された駆動トランジスタのコレクタとの間に法
統してもよいし、さらに前段の増幅トランジスタとの間
に接続してもよい。

〔発明の効果〕

ダーリントン接続を有するトランジスタ電力料−回路に
おいて、制御トランジスタのコレクタ及びダーリントン
接撃先された駆動トランジスタ又は増幅トランジスタの
コレクタとの間に接続された変成器の一次巻線と、これ
に対して所定の巻数比を有し、回生電力を消費する負荷
が接続された二次巻線と７有する本発明にかかるトラン
ジスタ制御回路においては、ダーリントン接続により制
御トランジスタと駆動トランジスタ又は増幅トランジス
タの各コレクタ間で生ずる損失電力ヲ有効な′■力とし
て回虫できるので、全体として損失心力χ減少させ、エ
ネルギーの有効利用７図ることができる。

【図面の簡単な説明】

第１図はダーリントン接続Ｙ衣わｆ（ロ）略図、第２図
は′成力損失ケ減少させる改良を行ったダーリントン接
続を表わす回路図、第３図は本発明の構成７表わす回路
図、第４図は本発明にかかるトランジスタ電力制御回路
の動作７示すタイムチャート、第５図ないし第７図は本
発明？チョッパ回路に応用した実廁例χホす回路図、第
６図は本発明の採用によるコレクタ損失の減少ケ示すグ
ラフである。 Ｑｌ・・・制御トランジスタ、Ｑ２・・・駆動トランジ
スタ、Ｔ・・・変成器、１１・・・−次巻勝、ｔ２・・
・二次巻線、Ｄｌ、Ｄ６・・・フリーホイーリングダイ
オード。 Ｄ〜Ｄ　・・・整流用ダイオード、ＲＬ、Ｒｏ・・・負
荷。 ５ ｃｏ・・・平滑用コンデンサ。 出願人代理人　　　猪　　股　　　　　７所鴇１　図　
　　　　　第２図 物３０ ＣＣ 栴４図 第５図 第６図 市７図

Claims (1)

1. 【特許請求の範囲】 ベース電流ヲ増幅するダーリントン接続乞有するトラン
   ジスタ電力制御回路において 制御トランジスタのコレクタ及びダーリントン接続され
   た駆動トランジスタ又は増幅トランジスタのコレクタと
   の間に接続された変成器の一次巻線と、 この−次巻線に対して所定の巻数比を有し、回生車カン
   消費する負荷が接続された二次巻線。 とを有すること乞特徴とするトランジスタ電力制御回路
   。