JPS5912652A - ビタ−ビ復号器の同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビタービ復号器のための同期回路に関するもの
である。

ディジタル通信において、伝送誤りを減らす方法の１つ
にビタービ復号器がある。ビタービ復号器の原理並びに
動作については、１９７３年３月に米国アイ・イ・イ・
イ（ＩＢＩＪ）より発行されたプロシーデングスオプア
イ・イ・イ・イ（Ｐｒ。

イ ーｃｅｅｄｉｎｇｓ　ｏｆ　ＩＥＢＥ）の第６１巻第３
号の第２６８頁〜第２７８頁に記載されている論文「ザ
・ビタービ　アルゴリズム（Ｔｈｅ　Ｖｉｔｅｒｂｉ　
Ａｌｇ。

−ｒｉｔｈｍ）に詳細に記されている。

ビタービ復号器を動作させるだめには、送信側において
、送信符号をあらかじめ定められた方法で符号化した符
号語にして伝達する。受信側では送信側の符号化に同期
して符号語を抽出し、ビタービ復号器に入力する。この
同期のために従来外部システムからの同期信号、例えば
ＰＣＭのフＬ／　−ム同期信号等が使われていた。しか
しながらこのような従来方法ではシステム毎に同期信号
の形成が異るためにシステム毎に同期回路の設計をしな
ければならないという欠点があった。さらにフレーム同
期信号の得にくいシステムではビタービ復号器の適用が
困難であった。

本発明の目的は、このような従来方法の欠点を除き、ビ
タービ復号器自体で符号語の同期をとることのできる同
期回路を提供するものである。

以下、図面を用いて本発明の構成および動作原理を詳細
に説明する。

第１図は本発明の同期回路を付加したビタービ復号器の
一実施例を示すブロック図である。端子１００に入力さ
れた被復号信号は移相器１０を通してビターピ復号器２
００の被復号信号入力端子１０４に印加される。端子１
０１には復号された信号が出力される。本発明の同期回
路における最大メトリック判定回路２０にはビタービ復
号器２００の各時点における各内部状態のメ）　ＩＩク
ック、また、レジスタ３０には、該メトリックをもつ状
態番号が入力信号としてはいる。そして最大メトリック
判定回路で最大メトリックと判定されたメトリックをも
つ状態番号が該レジスタ３０にセットされる。

パス判定回路４０では、過去の時点での最大メトリック
をもつ状態と現時点を含む他の時点での最大メ）　１１
ツタをもつ状態との間にバスが存するＸ５゜否かを判定
し、その判定結果を示す信号が積分器５０に印加され積
分される。

積分器５０の積分出力は最大値判定器６０に印加される
。最大値判定結果は、位相記憶器７０に印加され、位相
記憶器は最大値判定時の位相を記憶する。位相記憶器７
０の出力はスイッチ８０の一つの端子に印加される。ス
イッチ８０の可動接鉄子は移相器１０の移相量制御端子
１０３に接続される。

切替信号発生器９０は位相制御信号を最大値判定値６０
１位相記憶器７０．およびスイッチ８０の他の端子に印
加するとともにスイッチ８０の切換信号を発生する。

なお、後述の例でも示すようにビタービ復号用の送信符
号は、送信器へ順次入力される各情報ビットに対し、過
去の複数個の情報ビットに依存した複数個のビットが出
力ビットとして、ｊｌｉ次出力出力て構成されるだめ、
この複数１固のビットの区切りを示すだめ、同期信号ｃ
以下、単に語同期信号と呼ぶ）が端子１０５に加えられ
る。該語同期信号は、移相器ｌＯを通して、端子１０６
に出力されビタービ復号器２００に供給される。

第１図の破線で囲まれた部分２００はビタービ復号器の
基本的な構成を示す端子１０４に印加された被復号信号
は、枝メ）　Ｉ）ツ、り演算器２０１に印加され、状態
番号生成器２０２で指定された「状態」のえばカウンタ
などを用いて構成される。該枝のメトリック藩゛分は、
メトリック記憶器２０５からｈｏｔみ　　□出された前
記指定された状態番号に対応するメトリック値に加算器
２０３によって加算される〇枝選択！４２０４は、加算
器２０２から入力される各校のメトリック値から、各状
態毎に大きなメトリックを示す枝を選択し、選択したメ
トリックをメトリック記憶器２０５に供給するとともに
同期回路へ出力する。枝選択器２０４によ妙選ばれた枝
に対応する送信ビットは、バスメモリ２０６により記憶
すれ、収束した枝に対応する送信ビット子１０１に出力
される。

第２図はビタービ復号器のだめの符号器の一例を示すブ
ロック図である。拘束長３．符号化率十の畳込み符号器
を示す。端子３０１に印加されたディジタル信号は、１
信号入力毎に順次シフトレジスタ３０２−３０４に蓄え
られる。シフトレジスタ３ｏ２゜３０３、３０４の出力
は、第１の排他的論理和回路３０５に印加され、その出
力は端子３０６に出力される。

シフトレジスタ３０２．３０４の出力は、第２の排他的
論理和回路３０７に印加され、その出力は端子３０８に
出力される。端子３０６．３０８の信号が畳込み符号と
なる。この畳込み符号は、このまま２列のディジタル信
号として伝送されることもあり、まだ第３図のブロック
図に示す並列・直列変換器４０１によシ直列信号に変換
されて伝送されることもある。

第２図の端子３０６．３０８の信号は、それぞれ第３図
の端子４０６．４０８に印加され、並列、直列変換器４
０１によ秒置列信号に変換されて端子４０２に出力され
る。

第４図（ａ）、　（ｂ）、　（Ｃ）は、直列信号として
伝送される場合の同期の様子を示す概念図である。同図
（ａ）は端子３０１に印加された信号であり、２Ｔ毎に
新しいディジタル信号が印加される。同図（ｂ）は、畳
込み符号化をし、第３図の並列・直列変換器により直列
信号に変換された端子４０２の信号を示す。

符号化率が−Ｆのため、Ｔ毎にディジタル信号が出力さ
れる。受信側においては、（ｂ）の信号を正しく２Ｔ毎
に１語と１７でビタービ復号器に印加しｈければならな
い。もし、同図（Ｃ）に示すように１語の区切りがＴだ
け、ずれると６語が（１’、２）。

（２，’　　３　）・・・・・・・・・となり、元の語
（１，１’）、（２，２’）・・・・・・・・・とは異
った語構成で、ビタービ復号を行うため、正しい復号結
果が得られなくなる。

尚、第２図端子３０６．３（１８の信号を３１ｒ＋列云
送した場合においても、受信側において（端子３ｏ６．
端子３０８）の対で正しく受信されず（端子３ｏ８．端
子３ｏ６）のような対になると、正しく復号されない。

端子４０２の信号は伝送路を経て第１図の端子１００に
印加されるが、本発明のように最大メトリックをもった
状態間にパスがあるか否かを観測すると正しい前記語構
成ができる。つまり、同期の判定ができることを、信号
対雑音比の良い場合を例にとって説明する。

第５図ｊａ）、　（ｂ）には、ビタービ、デコーダのト
レリス図を示す。第５図（ａ）は同期している場合のト
レリス図の例、第５図（ｂ）は同期していない場合のト
レリス図の例である。

第５図（ａ）、　（ｂ）において、黒点は最大メ）　１
１ツクを有する「状態」を示し、太線は最大メ）　ＩＩ
ブック関して選択されたパスを示す。

同期している場合は、第５図（ａ）に示すように最大メ
トリックに関するパスのトレリスは、連続しており、最
大メトリックは枝メトリックのとり得る最大値になる。

これに対して同期していない場合には伝送路における誤
りが５０％の場合と、はぼ等価であり、第５図（ｂ）に
示すように最大メ）　Ｉ］ソックトレリスは連続してい
ない場合が多くなる。

このようにトレリスが連続していない場合には、最大で
々かったメトリックをもつ「状態」につながる次の「状
態」のメトリックが、次のタイムスロットで最大になっ
たことを意味する。

従って、同期している場合には、最大メトリックをもつ
「状態」間にパスが存在している割合は大きく、同期し
ていない場合には小さい。従ってパス判定回路４０の出
力を積分器５０で積分し、変動成分をとり除きつつ、と
り得るすべての位相にることによシ、同期／非同期の判
定を行なうことができる。

該判定操作の過程を図面を用いて、更に詳しく説明する
。

端子４０２の信号が第１図の端子１００に印加されたと
する。そして、ビタービ復号器が動作を開始し、同期確
立を始める状１９週にあるとする。このとき、切替信号
発生器９０は、第６図に１）の破線に示すように、スイ
ッチ８０を下方に倒す信号を発生する。同時に（ａ）の
実のＪに示すようにｔ。−１，の区間で、位相１０位相
制御は号を６０〜８０に送出する。

なむ、第６図（ａ）、　（ｂ）、　（Ｃ）、　（ｄ）は
同期、非同期の様子を説明するだめの概念図である。

積分器５０の出力は、第６図（ｂ）のように変化する。

区間ｔ。−１１の鰻終時点ｔ、において最大値判定器６
０は積分器出力ｍ、を検出し、これを最大値として記憶
するとともに泣、１目記憶器７０に位相を記憶させる信
号を発する。この結果、位相記憶器には位相１が記憶さ
れる。次に１．−１．の区内で切替信号発生器は、位相
２の信号を６０〜８０に送出する。このときの積分器出
力は第６図（ｂ）のように変化する。最大値判定器はｔ
、の時点において、積分器出力ｍｌを検出し、先の値ｍ
１と比較してｍ！の方が大きいことを判定する。位相記
・Ｍ器７０は、この判定結果をもどに位相２を記憶する
。

この例では畳込み符号のとり得る位相状Ｊルは２つであ
るため、ｔ、の時点で全ての位相に対する最大メトリッ
クと最小メトリックをもとにした上記比軸過程は終了す
る。切替１８号発生器は４６図（ａ）の破線に示すよう
にスイッチ８０τ上に倒すような切替ＩＳ−じ・を発生
し、回路は位相２を同期伏顧としてビタービ復号を実行
する。

第７図および第８図は、稙相器の第１および第２の実施
例を、それぞれ示すブロック図である。

第７図では、端”Ｆｌｏｏの被復号信号が位相素子７０
１を通して移相され、端子１０４に出力される。

端子１０５の語同期信号は（そのまま端子１０６に出力
され、被復号信号と語同期信号の相対的な時間関係が調
整される。第８図では端Ｐ１００の被復信号は、そのま
ま端子１０４に出力され、端子１０５０語同期信号が移
相素子８０１により移相され、端子１０６に出力される
。

以上の説明は、被復号信号が直列信号であると仮定して
進めてきたが、ビターピ復号器が並列信号を入力するよ
うになっている場合は、第９図はビタービ榎号器への人
力−１８日が並列である場合の移相器の例を示すブロッ
ク図である。端子９０１゜９０２の信υをスイッチ９０
３．９０４により入れ換え可１正にして虎１子９０（３
，９０７に出力することにより等（１ｉｉ的々移相を行
うことができる。スイッチの切換信号は、端子９０５に
印加される。

なお、本実施例では符号化率Ｈの・訝み込ろ、番号に対
しての同期をとるものとして説明したが、他の符号化率
の場合にも適用されることｔよ明らかである。さらに、
符号化された信号が多相位相変調され１伝送された場合
に搬送波位相に最大メトリックを有する「状］諒」間に
バスを、不確定性のある場合にも有する割合が最も大き
な搬送波位相を求めることによって搬送波位相の不確定
性を除くことができる。

以上、詳細に説明したように、本発明によるビ三 タービ復号器の回避回路は、外部システムからの同期信
号を使わずにビタービ復号器自体で語同期を可能にする
ものである。

【図面の簡単な説明】

第１図は本発明による同期回路およびこれをイ」加した
ビタービ復号器の一実施例を示すブロック図、第２図は
畳込み・符号器の一例を示すブロック図、第３図は並列
・直列変侠器な示すブロック図ス図を示す図、第６図（
ａ）、　（ｂ）、　（Ｃ）、　（ｄ）は１．第１図に於
ける各部の信号を説明するだめの概念図、第７〜９図は
、それぞれ移相器の例を示すブ）ブック図である。図中
ｌＯは移相器を、２０は最大メト１ノック判定回路を、
３０はレジスタを、４０はバス判定回路を、５０は積分
器を、−６０は最大イ１ａ判定回路７０は位相記憶器、
８０はスイッチ、９０は切換え信号発生器、１０３は移
相制御端子を、それぞれ示すＯ 悴２図　３″ 算　３　図 等４図 （α）　　　　　　　　　　　　　　　　（ｂ）ギ５図 ギ　乙　図

Claims (1)

【特許請求の範囲】
1. 被復号信号入力端子と復号信号出力端子と、取り得る内
   部状態を表わす状態番号の出力端子と、該状態番号の状
   態に対応したメ）　＋１ツク値の出力端子とをもつビタ
   ービ復号器に於いて移相量制御端子をもつ移相器と前記
   各メトリック値を入力し、その中の最大メ）　ＩＪブッ
   ク判定する回路と、該最大メ）　＋１ツタに対応する状
   −の前記状態番号を記憶する記憶回路と異なった時刻に
   於て判定されたそれぞれの最大メ）　＋１ツタに対応す
   る状態間に／トスが存在するか否かのバス判定回路と該
   判定回路の出力を入力とする積分器と該積分器出力を入
   力信号とする最大値判定器と、この最大値判定時の位相
   を記憶する位相記憶器と、この位相記憶器の出力を一つ
   の被選択端子への入力とし、選択端子を前記移相器の移
   相量制御端子に接続するスイッチと位相制御信号を前記
   最大値判定器、位相記憶器および前記スイッチの他の一
   つの被選択端子に供給すると共に、該スイッチの切換え
   信号を出す切換え信号発生器とから成り、被復号信号を
   前記移相器の入力信号とし、移相器の出力信号を前記ビ
   タービ復号器の入力信号としたことを特徴とするビター
   ビ復号器の同期回路。