JPS5912653A - 誤り訂正復号器の同期回路 - Google Patents
誤り訂正復号器の同期回路Info
- Publication number
- JPS5912653A JPS5912653A JP57121597A JP12159782A JPS5912653A JP S5912653 A JPS5912653 A JP S5912653A JP 57121597 A JP57121597 A JP 57121597A JP 12159782 A JP12159782 A JP 12159782A JP S5912653 A JPS5912653 A JP S5912653A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- output
- terminal
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 17
- 238000012937 correction Methods 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は誤り訂正復号器のための同期回路に関するもの
である。
である。
ディジタル通信に於て、伝送誤りを減らす方法の一つに
、送信情報を誤り訂正符号化して伝送し、受信符号を誤
り訂正復号化する方法があることはよく知られている。
、送信情報を誤り訂正符号化して伝送し、受信符号を誤
り訂正復号化する方法があることはよく知られている。
例えば、１９７３年１０月に（株）昭晃堂より発行され
た刊行物「符号理論」に、各種符号化拳復号化法が詳細
に記述されている。
た刊行物「符号理論」に、各種符号化拳復号化法が詳細
に記述されている。
誤り訂正符号化する際、送信情報ビット列を、あらかじ
め定められた方法で符号化した符号語にして伝送するた
め、受信側では、送信側の符号化に同期して符号語を抽
して、誤り訂正復号器に入力する必要がある。この同期
のために、従来外部システムからの同期信号、例えばＩ
’ＣＭのフレーム同期信号等が使われていた。しかしな
がら、このような従来方法では、システム毎に同期信号
の形式が異なるためにシステム毎に同期回路の設計をし
なけイ１、ばならないという欠点があった。さらに、フ
レーム同期信号の得にくいシステムでは、同期回路の設
計が困難であった。
め定められた方法で符号化した符号語にして伝送するた
め、受信側では、送信側の符号化に同期して符号語を抽
して、誤り訂正復号器に入力する必要がある。この同期
のために、従来外部システムからの同期信号、例えばＩ
’ＣＭのフレーム同期信号等が使われていた。しかしな
がら、このような従来方法では、システム毎に同期信号
の形式が異なるためにシステム毎に同期回路の設計をし
なけイ１、ばならないという欠点があった。さらに、フ
レーム同期信号の得にくいシステムでは、同期回路の設
計が困難であった。
本発明は、このような従来方法の欠点を除き、誤り訂正
復号器自体で符号語の同期をとることのできる同期回路
を与えるものである。
復号器自体で符号語の同期をとることのできる同期回路
を与えるものである。
本発明によれば、被復号信号入力端子と誤り訂正信号出
力端子と復号信号出力端子とをもつ誤り訂正復号器に対
し使用される同期回路として構成され、移相量制御端子
をもつ移相器と、前記誤り訂正信号出力端子からの出力
を入力とする積分器と、該積分器出力があらかじめ定め
られた値以上もしくは以下のときに識別信号を出すしき
い値回路と、該識別信号を前記移相器の移相量制御信号
、前記被復号信号を該移相器の入力信号、該移相器の出
力信号を前記誤り訂正復号器の入力信号とすることを特
徴とする誤り訂正復号器の同期回路が得られる。
力端子と復号信号出力端子とをもつ誤り訂正復号器に対
し使用される同期回路として構成され、移相量制御端子
をもつ移相器と、前記誤り訂正信号出力端子からの出力
を入力とする積分器と、該積分器出力があらかじめ定め
られた値以上もしくは以下のときに識別信号を出すしき
い値回路と、該識別信号を前記移相器の移相量制御信号
、前記被復号信号を該移相器の入力信号、該移相器の出
力信号を前記誤り訂正復号器の入力信号とすることを特
徴とする誤り訂正復号器の同期回路が得られる。
また、更に被復号信号入力端子と、復号信号出力端子と
をもつ誤り訂正復号器に対し使用される同期回路として
構成され、移相量制御端子をもつ移相器と、前記被復号
信号を一定時間蓄えるバッファと、前記誤り訂正復号器
の出力を再符号化する誤り訂正符号化回路と、該符号化
回路の出力と前記バッファから読み出される信号との相
関をとる相関器と該相関器の出力が、あらかじめ定めら
れた値以上もしくは以下のときに、識別信号を出すしき
い値回路と、該識別信号を前記移相器の移相量制御信号
、前記被復号信号を該移相器の入力信号、該移相器の出
力信号を前記誤り訂正復号器並びに前記バッファへの入
力信号とすることを特徴とする誤り訂正復号器の同期回
路が得られる。
をもつ誤り訂正復号器に対し使用される同期回路として
構成され、移相量制御端子をもつ移相器と、前記被復号
信号を一定時間蓄えるバッファと、前記誤り訂正復号器
の出力を再符号化する誤り訂正符号化回路と、該符号化
回路の出力と前記バッファから読み出される信号との相
関をとる相関器と該相関器の出力が、あらかじめ定めら
れた値以上もしくは以下のときに、識別信号を出すしき
い値回路と、該識別信号を前記移相器の移相量制御信号
、前記被復号信号を該移相器の入力信号、該移相器の出
力信号を前記誤り訂正復号器並びに前記バッファへの入
力信号とすることを特徴とする誤り訂正復号器の同期回
路が得られる。
次に図面を参照して、本発明をその原理と共に詳細に説
明する。
明する。
第１図は、本発明の同期回路を誤り訂正復号器に付加し
た第１の実施例を示すブロック図、第２〜４図は移相器
の例を示すブロック図、第５図は本発明の同期回路を誤
り訂正復号器に付加した第２の実施例を示すブロック図
である。
た第１の実施例を示すブロック図、第２〜４図は移相器
の例を示すブロック図、第５図は本発明の同期回路を誤
り訂正復号器に付加した第２の実施例を示すブロック図
である。
まず、第１の実施例について第１図により説明する。
第１図に於て、端子１００に入力された被復号信号は、
移相器１０を通して誤り訂正復号器２００の被復号信号
入力端子１０４に印加される。端子１０】には、復号さ
れた信号が、また、端子】０２には、被復号信号を誤り
訂正復号器２００内で訂正したときの誤り訂正信号が出
力される。例えば、誤った信号を訂正する信号を負の信
号とし、訂正しない場合を正の信号とすれば（もちろん
、この逆も考えられる）、誤りの多い被復号信号を受信
したときには、端子１０２には負の信号が多くなること
が分る。
移相器１０を通して誤り訂正復号器２００の被復号信号
入力端子１０４に印加される。端子１０】には、復号さ
れた信号が、また、端子】０２には、被復号信号を誤り
訂正復号器２００内で訂正したときの誤り訂正信号が出
力される。例えば、誤った信号を訂正する信号を負の信
号とし、訂正しない場合を正の信号とすれば（もちろん
、この逆も考えられる）、誤りの多い被復号信号を受信
したときには、端子１０２には負の信号が多くなること
が分る。
なお、ここで誤り訂正信号は、被復号信号と復号された
信号との積をとっても得られることに注意しておこう。
信号との積をとっても得られることに注意しておこう。
このことは、第２の本発明の説明のときに用いる。
該誤り訂正信号は、積分器２旧こ印加され一定時間積分
される。しかるのち、積分器はリセットされ、次の入力
信号を積分し始める。積分器２０の積分出力はしきい値
回路３０に印加され積分出力があらかじめ定められた値
以下もしくは以上になったとき識別信号を出力する。
される。しかるのち、積分器はリセットされ、次の入力
信号を積分し始める。積分器２０の積分出力はしきい値
回路３０に印加され積分出力があらかじめ定められた値
以下もしくは以上になったとき識別信号を出力する。
さて、被復号信号を同期はずれ状態で受信したとき、誤
り訂正復号器は、正しい信号に誤りが大部分の時点で重
畳された信号を受は取ったものとして復号する。
り訂正復号器は、正しい信号に誤りが大部分の時点で重
畳された信号を受は取ったものとして復号する。
従って、誤り訂正信号には、正しく同期がとれている場
合に比べ負の信号が発生する割合が多くなる。
合に比べ負の信号が発生する割合が多くなる。
そこでしきい値回路３０の出力である識別信号を観察す
ることにより、観察時点に於て同期状態にあるか非同期
状態にあるかを判別することができる。該識別信号は、
前記移相器ｌＯの秘相量制御信号として、該移相器の端
子１０３番こ供給さイア、る。
ることにより、観察時点に於て同期状態にあるか非同期
状態にあるかを判別することができる。該識別信号は、
前記移相器ｌＯの秘相量制御信号として、該移相器の端
子１０３番こ供給さイア、る。
ｔｘお、誤り訂正符号化されＣできる送信符号は送信器
−＼順次人力さイＬる各情報ビットに対し、過去の複数
個の１１を報ヒッ１−（こ依存したＤＩ数個のピントが
出力ヒツトとしてＩ臓次出力されて＋Ｓ成されるためこ
の傾数個のヒツトの区切りを示′ｆための同ｊす１信号
（以下語同期信号と呼ぶ）が端子１０５ζこ加えられる
。該語同期信号は、移相器１０を通して端子１０６に出
力され、誤り訂正復号器２００に供給される。
−＼順次人力さイＬる各情報ビットに対し、過去の複数
個の１１を報ヒッ１−（こ依存したＤＩ数個のピントが
出力ヒツトとしてＩ臓次出力されて＋Ｓ成されるためこ
の傾数個のヒツトの区切りを示′ｆための同ｊす１信号
（以下語同期信号と呼ぶ）が端子１０５ζこ加えられる
。該語同期信号は、移相器１０を通して端子１０６に出
力され、誤り訂正復号器２００に供給される。
移相器１０は、例えは第２図または第３図に示すように
構成される。第２図では、端子１００に印加された被復
号信号が移相素子１２０を通して移相され、端子１０４
番こ出力される。端子１０５の語同期信号は、そのまま
端子１０６に出力され２、被復号信号と語同期信号との
相対的な時間関係が調整される。
構成される。第２図では、端子１００に印加された被復
号信号が移相素子１２０を通して移相され、端子１０４
番こ出力される。端子１０５の語同期信号は、そのまま
端子１０６に出力され２、被復号信号と語同期信号との
相対的な時間関係が調整される。
第３図では、端子１００へ印加された被復号信号は、そ
のまま端子１０４に出力され、端子１０５の語同期信号
が移相素子１３０により移相され端子１０６に出力され
る。なお、移相素子１２０，１３０は、ここでは、次の
ような機能を含んだ素子であるとしている。すなわち、
端子１０３への識別信号の到着回数を数えるカウンタの
機能とカウンタ出力に対応して定まる移相器によって位
相をシフトする機能である。すなわち、識別信号が到着
する毎１こ位相を１つずつずらしていく機能を治する素
子である。
のまま端子１０４に出力され、端子１０５の語同期信号
が移相素子１３０により移相され端子１０６に出力され
る。なお、移相素子１２０，１３０は、ここでは、次の
ような機能を含んだ素子であるとしている。すなわち、
端子１０３への識別信号の到着回数を数えるカウンタの
機能とカウンタ出力に対応して定まる移相器によって位
相をシフトする機能である。すなわち、識別信号が到着
する毎１こ位相を１つずつずらしていく機能を治する素
子である。
なお、最大カウント数は勿論被復号信号のとり得る位相
の総数である。
の総数である。
以上の説明は被復号信号が直列信号であると仮定して進
めてきたが誤り訂正復号器が並列信号を入力するように
なっている場合、例えば、二並列信号を入力するように
なっている場合には、第４図に示すように、端子４０１
，４０２へ印加される２つの信号をスイッチ４０３．４
０４により入れ換え可能にして端子４０６，４０７に出
力することにより、等制約な移相を行うことができる。
めてきたが誤り訂正復号器が並列信号を入力するように
なっている場合、例えば、二並列信号を入力するように
なっている場合には、第４図に示すように、端子４０１
，４０２へ印加される２つの信号をスイッチ４０３．４
０４により入れ換え可能にして端子４０６，４０７に出
力することにより、等制約な移相を行うことができる。
つまり、スイッチの切換え信号が端子４０５に印加され
、フリップフロップ４０８を通じて、フリップフロップ
の状態に対応した位相に入力信号がセットされる。
、フリップフロップ４０８を通じて、フリップフロップ
の状態に対応した位相に入力信号がセットされる。
次に、第２の本発明による誤り訂正復号器の同期回路に
ついて説明する。
ついて説明する。
誤り訂正復号器の中には、第１図で示したように誤り訂
正信号が陽の形で得られないものがある。
正信号が陽の形で得られないものがある。
例えば非線型符号化された非組織符号に対する復号器と
か、いわゆるビタビ復号器などがそれにあたる。
か、いわゆるビタビ復号器などがそれにあたる。
第２の本発明による誤り訂正復号器の同期回路は、誤り
訂正復号器への被復号信号と復号後の信号しか使わない
ので誤り訂正信号の得られない復号器に対しても使用で
きる同期回路となっている。
訂正復号器への被復号信号と復号後の信号しか使わない
ので誤り訂正信号の得られない復号器に対しても使用で
きる同期回路となっている。
２００ 、１０１ 、１０３〜１０６が表わすものと同
じものを表わしている。
じものを表わしている。
第１図の場合と異なって第５図の同期回路に於ては同期
状態と非同期状態との識別を、復号後の信号に再び送信
側と同一の符号化を行なって得られる信号と受信した被
復号信号との相関をとることによって行なう。すなわち
、同期状態にあれば両信号の相関はきわめて高く、非同
１υｊ状態にあれば被復号信号は、送信信号に極めて多
くの誤りが重畳されたものとして復号されるため、−に
：、記両イ１１号間の相関の度合いはきわめて低くなる
。このことによって同期状態と非同期状態との識別が”
ｆ ｆｉｌとなる。
状態と非同期状態との識別を、復号後の信号に再び送信
側と同一の符号化を行なって得られる信号と受信した被
復号信号との相関をとることによって行なう。すなわち
、同期状態にあれば両信号の相関はきわめて高く、非同
１υｊ状態にあれば被復号信号は、送信信号に極めて多
くの誤りが重畳されたものとして復号されるため、−に
：、記両イ１１号間の相関の度合いはきわめて低くなる
。このことによって同期状態と非同期状態との識別が”
ｆ ｆｉｌとなる。
第５図に於て、バッファ５０は誤り訂正符号化回路４０
で再符号化された信号と被復弓信袖との時間的な位相関
係を調整するための固定した長さのものである。つまり
、誤り訂正復号器２００′および誤り訂正符号化回路４
０で快した遅延分の補正を行なうためのものである１、 さて、符号化回路４０の出力とノ＼ツファ５０の出力と
は相関器６０へ入力され、相関器の出力がしきい値回路
７０へ印加される。そして相関器出力があらかじめ定め
られた値以」二もしくは以下にな１．た乏き識別信号を
出力する。
で再符号化された信号と被復弓信袖との時間的な位相関
係を調整するための固定した長さのものである。つまり
、誤り訂正復号器２００′および誤り訂正符号化回路４
０で快した遅延分の補正を行なうためのものである１、 さて、符号化回路４０の出力とノ＼ツファ５０の出力と
は相関器６０へ入力され、相関器の出力がしきい値回路
７０へ印加される。そして相関器出力があらかじめ定め
られた値以」二もしくは以下にな１．た乏き識別信号を
出力する。
なお、上記相関器６０は大別して、両人力信吋の積をと
る掛３ｖ′Ｉ５と、該掛算器の出力を一定時間撹分して
出力し、しかるのちリセットする前記積分器とから構成
される。該掛算器の出力は、前に説明したように前記誤
り訂正信号に相当すると考えられるので、以後の構成並
びζこ動作は、第１図の場合と同様である。また被復号
信号が並列信号である場合でも本発明が有効であること
は、第１の発明に関連して説明したのき同様にして第４
図を用いて説明することができる。
る掛３ｖ′Ｉ５と、該掛算器の出力を一定時間撹分して
出力し、しかるのちリセットする前記積分器とから構成
される。該掛算器の出力は、前に説明したように前記誤
り訂正信号に相当すると考えられるので、以後の構成並
びζこ動作は、第１図の場合と同様である。また被復号
信号が並列信号である場合でも本発明が有効であること
は、第１の発明に関連して説明したのき同様にして第４
図を用いて説明することができる。
なお、符号化された信号が多相位相変調されて、伝送さ
れた時、搬送波位相に不確定性のある場合にも、しきい
値回路のしきい値を適当に定め、第１図の積分器出力が
最も大きくなる搬送波位相、あるいは、第５図の相関器
出力が最も大きくなる搬送波位相を求めることによって
搬送波位相の不確定性を除くことができる。
れた時、搬送波位相に不確定性のある場合にも、しきい
値回路のしきい値を適当に定め、第１図の積分器出力が
最も大きくなる搬送波位相、あるいは、第５図の相関器
出力が最も大きくなる搬送波位相を求めることによって
搬送波位相の不確定性を除くことができる。
以上、詳細ζこ説明したように、本発明による誤り訂正
復号器の同期回路は、外部システムからの同期信号を使
わずに、復号器自体で語同期を可能にするものである。
復号器の同期回路は、外部システムからの同期信号を使
わずに、復号器自体で語同期を可能にするものである。
第１図は、本発明の同期回路および該同期回路を付加し
た誤り訂正り号器の第１の実施例を示すブロック図、第
２Ｍ〜第４図は移相器の例を示すブロック図、第５図は
、本発明の同期回路および該同期回路を付加した誤り訂
正復号器の第２の実施例を示すブロック図である。 図中、ｔｏ 、 ｔｏ’は移相器を、２００ 、２００
’は誤り訂正復号器を、２０は積分器を、３０ 、７０
はしきい値回路を、４０は誤り訂正符号化回路を、６ｏ
は相関器を、１０３ 、１０３’は、移相量制御端子を
、１０５ 、１０５’は語同期信号入力端子を、端子１
０４ 、１０４’は移相器を通過した後の被復号信号出
力端子を、端子１０５゜１０５′は、移相器通過後の語
同期信号をそれぞれ示す。 第１図 第２．図 第３図 と＝
た誤り訂正り号器の第１の実施例を示すブロック図、第
２Ｍ〜第４図は移相器の例を示すブロック図、第５図は
、本発明の同期回路および該同期回路を付加した誤り訂
正復号器の第２の実施例を示すブロック図である。 図中、ｔｏ 、 ｔｏ’は移相器を、２００ 、２００
’は誤り訂正復号器を、２０は積分器を、３０ 、７０
はしきい値回路を、４０は誤り訂正符号化回路を、６ｏ
は相関器を、１０３ 、１０３’は、移相量制御端子を
、１０５ 、１０５’は語同期信号入力端子を、端子１
０４ 、１０４’は移相器を通過した後の被復号信号出
力端子を、端子１０５゜１０５′は、移相器通過後の語
同期信号をそれぞれ示す。 第１図 第２．図 第３図 と＝
Claims (2)
- （１）被復号信号入力端子と誤り訂正信号出力端子と復
号信号出力端子とをもつ誤り訂正復号器に対し使用され
る同期回路に於て、移相量制御端子をもつ移相器と、前
記誤り訂正信号出力端子からの出力を入力とする積分器
と、該積分器出力があらかじめ定められた値以上もしく
は以下のときに識別信号を出すしきい値回路と、該識別
信号を前記移相器の移相量制御信号、前記被復号信号を
該移相器の入力信号、該移相器の出力信号を前記誤り訂
正復号器の入力信号とすることを特徴とする誤り１正復
号器の同期回路。 - （２）被復号信号入力端子と、復号信号出力端子とをも
つ誤り訂正復号器に対し使用される同期回路に於て、移
相量制御端子をもつ移相器と、前記被復号信号を一定時
間蓄えるバッファと、前記誤り訂正復号器の出力を再符
号化する誤り訂正符号化回路と、該符号化回路の出力と
前記バッファから読み出される信号との相関をとる相関
器−と該相関器の出力が、あらかじめ定められた値以上
もしくは以下のときに、識別信号を出すしきい値回路と
、該識別信号を前記移相器の移相量制御信号、前記被復
号信号を該移相器の入力信号、該移相器の出力信号を前
記誤り訂正復号器並びに前記バッファへの入力信号とす
ることを特徴とする誤り訂正復号器の同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121597A JPS5912653A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121597A JPS5912653A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912653A true JPS5912653A (ja) | 1984-01-23 |
| JPH0139258B2 JPH0139258B2 (ja) | 1989-08-18 |
Family
ID=14815189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121597A Granted JPS5912653A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912653A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319882A (en) * | 1976-06-11 | 1978-02-23 | British Steel Corp | Ultrasonic flaw detector for elongated articles |
| JPS55104155A (en) * | 1979-02-02 | 1980-08-09 | Japan Radio Co Ltd | Data transmission and reception system using circurating code |
-
1982
- 1982-07-13 JP JP57121597A patent/JPS5912653A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319882A (en) * | 1976-06-11 | 1978-02-23 | British Steel Corp | Ultrasonic flaw detector for elongated articles |
| JPS55104155A (en) * | 1979-02-02 | 1980-08-09 | Japan Radio Co Ltd | Data transmission and reception system using circurating code |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0139258B2 (ja) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157413B1 (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
| US3882457A (en) | Burst error correction code | |
| GB2123655A (en) | Synchronization circuit for a viterbi decoder | |
| US4055832A (en) | One-error correction convolutional coding system | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| JP2786342B2 (ja) | ビタビ復号器 | |
| US3842400A (en) | Method and circuit arrangement for decoding and correcting information transmitted in a convolutional code | |
| RU2212101C1 (ru) | Кодек циклического помехоустойчивого кода | |
| US6944805B2 (en) | Self orthogonal decoding circuit and self orthogonal decoding method | |
| JPS6341255B2 (ja) | ||
| JPS613529A (ja) | 誤り訂正方式 | |
| US5963152A (en) | Resolving block method for synchronization correction in run-length limited codes | |
| JPH0139258B2 (ja) | ||
| JPH0546130B2 (ja) | ||
| JP3240155B2 (ja) | 並列データ伝送方式および並列データ受信装置 | |
| JP2944153B2 (ja) | 復調基準位相曖昧度除去方式 | |
| KR0166268B1 (ko) | 리드 솔로몬 복호기용 블록 동기신호 생성장치 | |
| JPH038140B2 (ja) | ||
| JPS6322503B2 (ja) | ||
| JPS58151752A (ja) | 多モ−ド符号の同期化方式 | |
| JPH0312505B2 (ja) | ||
| JPH0612880B2 (ja) | 復号器 | |
| JP2705442B2 (ja) | 同期方式 |