JPH0139258B2 - - Google Patents
Info
- Publication number
- JPH0139258B2 JPH0139258B2 JP57121597A JP12159782A JPH0139258B2 JP H0139258 B2 JPH0139258 B2 JP H0139258B2 JP 57121597 A JP57121597 A JP 57121597A JP 12159782 A JP12159782 A JP 12159782A JP H0139258 B2 JPH0139258 B2 JP H0139258B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- output
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は誤り訂正復号器のための同期回路に関
するものである。
するものである。
デイジタル通信に於て、伝送誤りを減らす方法
の一つに、送信情報を誤り訂正符号化して伝送
し、受信符号を誤り訂正復号化する方法があるこ
とはよく知られている。例えば、1973年10月に(株)
昭晃堂より発行された刊行物「符号理論」に、各
種符号化・復号化法が詳細に記述されている。
の一つに、送信情報を誤り訂正符号化して伝送
し、受信符号を誤り訂正復号化する方法があるこ
とはよく知られている。例えば、1973年10月に(株)
昭晃堂より発行された刊行物「符号理論」に、各
種符号化・復号化法が詳細に記述されている。
誤り訂正符号化する際、送信情報ビツト列を、
あらかじめ定められた法で符号化した符号語にし
て伝送するため、受信側では、送信側の符号化に
同期して符号語を抽して、誤り訂正復号器に入力
する必要がある。この同期のために、従来外部シ
ステムからの同期信号、例えばPCMのフレーム
同期信号等が使われていた。しかしながら、この
ような従来方法では、システム毎に同期信号の形
式が異なるためにシステム毎に同期回路の設計を
しなければならないという欠点があつた。さら
に、フレーム同期信号の得にくいシステムでは、
同期回路の設計が困難であつた。
あらかじめ定められた法で符号化した符号語にし
て伝送するため、受信側では、送信側の符号化に
同期して符号語を抽して、誤り訂正復号器に入力
する必要がある。この同期のために、従来外部シ
ステムからの同期信号、例えばPCMのフレーム
同期信号等が使われていた。しかしながら、この
ような従来方法では、システム毎に同期信号の形
式が異なるためにシステム毎に同期回路の設計を
しなければならないという欠点があつた。さら
に、フレーム同期信号の得にくいシステムでは、
同期回路の設計が困難であつた。
本発明は、このような従来方法の欠点を除き、
誤り訂正復号器自体で符号語の同期をとることの
できる同期回路与えるものである。
誤り訂正復号器自体で符号語の同期をとることの
できる同期回路与えるものである。
本発明によれば、被復号信号入力端子と、復号
信号出力端子とをもつ誤り訂正復号器に対し使用
される同期回路として構成され、移相量制御端子
をもつ移相器と、前記被復号信号を一定時間蓄え
るバツフアと、前記誤り訂正復号器の出力を再符
号化する誤り訂正符号化回路と、該符号化回路の
出力と前記バツフアから読み出される信号との相
関をとる相関器と該相関器の出力が、あらかじめ
定められた値以上もしくは以下のときに、識別信
号を出すしきい値回路と、該識別信号を前記移相
器の移相量制御信号、前記被復号信号を該移相器
の入力信号、該移相器の出力信号を前記誤り訂正
復号器並びに前記バツフアへの入力信号とするこ
とを特徴とする誤り訂正復号器の同期回路が得ら
れる。
信号出力端子とをもつ誤り訂正復号器に対し使用
される同期回路として構成され、移相量制御端子
をもつ移相器と、前記被復号信号を一定時間蓄え
るバツフアと、前記誤り訂正復号器の出力を再符
号化する誤り訂正符号化回路と、該符号化回路の
出力と前記バツフアから読み出される信号との相
関をとる相関器と該相関器の出力が、あらかじめ
定められた値以上もしくは以下のときに、識別信
号を出すしきい値回路と、該識別信号を前記移相
器の移相量制御信号、前記被復号信号を該移相器
の入力信号、該移相器の出力信号を前記誤り訂正
復号器並びに前記バツフアへの入力信号とするこ
とを特徴とする誤り訂正復号器の同期回路が得ら
れる。
次に図面を参照して、本発明をその原理と共に
詳細に説明する。
詳細に説明する。
第1図は、本発明の同期回路を誤り訂正復号器
に付加した実施例を示すブロツク図、第2〜4図
は移相器の例を示すブロツク図である。
に付加した実施例を示すブロツク図、第2〜4図
は移相器の例を示すブロツク図である。
第1図に於て、端子100に入力された被復号
信号は、移相器10を通して誤り訂正復号器20
0の被復号信号入力端子104に印加されると共
にバツフア50に蓄えられる。端子101には、
復号された信号が印加され誤り訂正符号化回路4
0で再符号化される。
信号は、移相器10を通して誤り訂正復号器20
0の被復号信号入力端子104に印加されると共
にバツフア50に蓄えられる。端子101には、
復号された信号が印加され誤り訂正符号化回路4
0で再符号化される。
バツフア50は誤り訂正符号化回路40で再符
号化された信号と被復号信号との時間的な位相関
係を調整するための固定した長さのものである。
つまり、誤り訂正復号器200および誤り訂正符
号化回路40で要した遅延分の補正を行なうため
のものである。
号化された信号と被復号信号との時間的な位相関
係を調整するための固定した長さのものである。
つまり、誤り訂正復号器200および誤り訂正符
号化回路40で要した遅延分の補正を行なうため
のものである。
さて、符号化回路40の出力とバツフア50の
出力とは相関器60へ入力され、相関器の出力が
しきい値回路70へ印加される。そして相関器出
力があらかじめ定められた値以上もしくは以下に
なつたとき識別信号を出力する。
出力とは相関器60へ入力され、相関器の出力が
しきい値回路70へ印加される。そして相関器出
力があらかじめ定められた値以上もしくは以下に
なつたとき識別信号を出力する。
なお、上記相関器60は大別して、両入力信号
の積をとる掛算器と、該掛算器の出力を一定時間
積分して出力し、しかるのちリセツトする積分器
とから構成される。
の積をとる掛算器と、該掛算器の出力を一定時間
積分して出力し、しかるのちリセツトする積分器
とから構成される。
今の説明から分かる様に本発明の同期回路に於
ては同期状態と非同期状態との識別を、復号後の
信号に再び送信側と同一の符号化を行なつて得ら
れる信号と受信した被復号信号との相関をとるこ
とによつて行なう。すなわち、同期状態にあれば
両信号の相関はきわめて高く、非同期状態にあれ
ば被復号信号は、送信信号に極めて多くの誤りが
重畳されたものとして復号されるため、上記両信
号間の相関の度合いはきわめて低くなる。このこ
とによつて同期状態と非同期状態との識別が可能
となる。
ては同期状態と非同期状態との識別を、復号後の
信号に再び送信側と同一の符号化を行なつて得ら
れる信号と受信した被復号信号との相関をとるこ
とによつて行なう。すなわち、同期状態にあれば
両信号の相関はきわめて高く、非同期状態にあれ
ば被復号信号は、送信信号に極めて多くの誤りが
重畳されたものとして復号されるため、上記両信
号間の相関の度合いはきわめて低くなる。このこ
とによつて同期状態と非同期状態との識別が可能
となる。
そこでしきい値回路70の出力である識別信号
を観察することにより、観察時点に於て同期状態
にあるか非同期状態にあるかを判別することがで
きる。該識別信号は、前記移相器10の移相量制
御信号として、該移相器の端子103に供給され
る。
を観察することにより、観察時点に於て同期状態
にあるか非同期状態にあるかを判別することがで
きる。該識別信号は、前記移相器10の移相量制
御信号として、該移相器の端子103に供給され
る。
なお、誤り訂正符号化されてできる送信符号は
送信器へ順次入力される各情報ビツトに対し、過
去の複数個の情報ビツトに依存した複数個のビツ
トが出力ビツトとして順次出力されて構成される
ためこの複数個のビツトの区切りを示すための同
期信号(以下語同期信号と呼ぶ)が端子105に
加えられる。なお、誤り訂正復号器と本発明の同
期回路が稼働し始めた時点では、該語同期信号は
通常ずれており、本同期回路によつて語同期が正
されることになる。該語同期信号は、移相器10
を通して端子106に出力され、誤り訂正復号器
200に供給される。
送信器へ順次入力される各情報ビツトに対し、過
去の複数個の情報ビツトに依存した複数個のビツ
トが出力ビツトとして順次出力されて構成される
ためこの複数個のビツトの区切りを示すための同
期信号(以下語同期信号と呼ぶ)が端子105に
加えられる。なお、誤り訂正復号器と本発明の同
期回路が稼働し始めた時点では、該語同期信号は
通常ずれており、本同期回路によつて語同期が正
されることになる。該語同期信号は、移相器10
を通して端子106に出力され、誤り訂正復号器
200に供給される。
移相器10は、例えば第2図または第3図に示
すように構成される。第2図では、端子100に
印加された被復号信号が移相素子120を通して
移送され、端子104に出力される。端子105
の語同期信号は、そのまま端子106に出力さ
れ、被復号信号と語同期信号との相対的な時間関
係が調整される。
すように構成される。第2図では、端子100に
印加された被復号信号が移相素子120を通して
移送され、端子104に出力される。端子105
の語同期信号は、そのまま端子106に出力さ
れ、被復号信号と語同期信号との相対的な時間関
係が調整される。
第3図では、端子100へ印加された被復号信
号は、そのまま端子104に出力され、端子10
5の語同期信号が移相素子130により移送され
端子106に出力される。なお、移相素子12
0,130は、ここでは、次のような機能を含ん
だ素子であるとしている。すなわち、端子103
への識別信号の到着回数を数えるカウンタの機能
とカウンタ出力に対応して定まる移相量によつて
位相をシフトする機能である。すなわち、識別信
号が到着する毎に位相を1つずつずらしていく機
能を有する素子である。なお、最大カウント数は
勿論被復号信号のとり得る位相の総数である。
号は、そのまま端子104に出力され、端子10
5の語同期信号が移相素子130により移送され
端子106に出力される。なお、移相素子12
0,130は、ここでは、次のような機能を含ん
だ素子であるとしている。すなわち、端子103
への識別信号の到着回数を数えるカウンタの機能
とカウンタ出力に対応して定まる移相量によつて
位相をシフトする機能である。すなわち、識別信
号が到着する毎に位相を1つずつずらしていく機
能を有する素子である。なお、最大カウント数は
勿論被復号信号のとり得る位相の総数である。
以上の説明は被復号信号が直列信号であると仮
定して進めてきたが誤り訂正復号器が並列信号を
入力するようになつている場合、例えば、二並列
信号を入力するようになつている場合には、第4
図に示すように、端子401,402へ印加され
る2つの信号をスイツチ403,404により入
れ換え可能にして端子406,407に出力する
ことにより、等価的な移相を行うことができる。
つまり、スイツチの切換え信号が端子405に印
加され、フリツプフロツプ408を通じて、フリ
ツプフロツプの状態に対応した位相に入力信号が
セツトされる。
定して進めてきたが誤り訂正復号器が並列信号を
入力するようになつている場合、例えば、二並列
信号を入力するようになつている場合には、第4
図に示すように、端子401,402へ印加され
る2つの信号をスイツチ403,404により入
れ換え可能にして端子406,407に出力する
ことにより、等価的な移相を行うことができる。
つまり、スイツチの切換え信号が端子405に印
加され、フリツプフロツプ408を通じて、フリ
ツプフロツプの状態に対応した位相に入力信号が
セツトされる。
なお、符号化された信号が多相位相変調され
て、伝送された時、搬送波位相に不確定性のある
場合にも、しきい値回路のしきい値を適当に定
め、第1図の相関器出力が最も大きくなる搬送波
位相を求めることによつて搬送波位相の不確定性
を除くことができる。
て、伝送された時、搬送波位相に不確定性のある
場合にも、しきい値回路のしきい値を適当に定
め、第1図の相関器出力が最も大きくなる搬送波
位相を求めることによつて搬送波位相の不確定性
を除くことができる。
以上、詳細に説明したように、本発明による誤
り訂正復号器の同期回路は、外部システムからの
同期信号を使わずに、復号器自体で語同期を可能
にするものである。
り訂正復号器の同期回路は、外部システムからの
同期信号を使わずに、復号器自体で語同期を可能
にするものである。
第1図は、本発明の同期回路および該同期回路
を付加した誤り訂正復号器の実施例を示すブロツ
ク図、第2図〜第4図は移相器の例を示すブロツ
ク図である。 図中、10は移相器を、200は誤り訂正復号
器を、20は積分器を、70はしきい値回路を、
40は誤り訂正符号化回路を、60は相関器を、
103は移相量制御端子を、105は語同期信号
入力端子を、端子104は移相器を通過した後の
被復号信号出力端子を、端子105は移相器通過
後の語同期信号をそれぞれ示す。
を付加した誤り訂正復号器の実施例を示すブロツ
ク図、第2図〜第4図は移相器の例を示すブロツ
ク図である。 図中、10は移相器を、200は誤り訂正復号
器を、20は積分器を、70はしきい値回路を、
40は誤り訂正符号化回路を、60は相関器を、
103は移相量制御端子を、105は語同期信号
入力端子を、端子104は移相器を通過した後の
被復号信号出力端子を、端子105は移相器通過
後の語同期信号をそれぞれ示す。
Claims (1)
- 1 誤り訂正符号化を施された被復号信号と語同
期信号とが入力される誤り訂正復号器に対し使用
される同期回路であつて、移相量制御信号と第1
の被復号信号と第1の語同期信号が供給される移
相器と、該移相器より出力される第2の被復号信
号を一定時間蓄えるバツフアと、前記誤り訂正復
号器の出力を再符号化する誤り訂正符号化回路
と、該符号化回路の出力と前記バツフアから読み
出される信号との相関をとる相関器と該相関器の
出力が、あらかじめ定められた値以上もしくは以
下のときに、識別信号を出すしきい値回路と、該
識別信号を前記移相器の移相量制御信号とし、前
記移相器より出力される第2の被復号信号と第2
の語同期信号とを前記誤り訂正復号器に供給する
ことを特徴とする誤り訂正復号器の同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121597A JPS5912653A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121597A JPS5912653A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912653A JPS5912653A (ja) | 1984-01-23 |
| JPH0139258B2 true JPH0139258B2 (ja) | 1989-08-18 |
Family
ID=14815189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121597A Granted JPS5912653A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912653A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1579723A (en) * | 1976-06-11 | 1980-11-26 | British Steel Corp | Apparatus for testing elongate articles |
| JPS55104155A (en) * | 1979-02-02 | 1980-08-09 | Japan Radio Co Ltd | Data transmission and reception system using circurating code |
-
1982
- 1982-07-13 JP JP57121597A patent/JPS5912653A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5912653A (ja) | 1984-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0016336A1 (en) | Digital signal transmission system | |
| US5850419A (en) | Time diversity communication method and communication device | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| JPH0139258B2 (ja) | ||
| KR100194849B1 (ko) | 에러 검출 코드 형성 방법 및 장치 | |
| JPS6341255B2 (ja) | ||
| EP0219016B1 (en) | Digital transmission system with signal rate conversion | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JPH0546130B2 (ja) | ||
| JPH038140B2 (ja) | ||
| JPH0123016B2 (ja) | ||
| JPH0312505B2 (ja) | ||
| JPH0123972B2 (ja) | ||
| JP2953500B2 (ja) | ディジタル信号伝送システム | |
| JP2656345B2 (ja) | デイジタル信号伝送装置 | |
| JPH0817378B2 (ja) | ブロツク同期方式 | |
| JPH0229254B2 (ja) | Shingodensohoshiki | |
| JPH038142B2 (ja) | ||
| JPS62104236A (ja) | マルチフレ−ム同期方法 | |
| JPS58151752A (ja) | 多モ−ド符号の同期化方式 | |
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 | |
| JPH0321130A (ja) | 多重分離タイミング同期方式 | |
| JPH0234538B2 (ja) | ||
| JPH0328097B2 (ja) |