JPS5913221A - 液晶表示アクテイブパネル用シリコン基板 - Google Patents
液晶表示アクテイブパネル用シリコン基板Info
- Publication number
- JPS5913221A JPS5913221A JP12333982A JP12333982A JPS5913221A JP S5913221 A JPS5913221 A JP S5913221A JP 12333982 A JP12333982 A JP 12333982A JP 12333982 A JP12333982 A JP 12333982A JP S5913221 A JPS5913221 A JP S5913221A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- active panel
- liquid crystal
- substrate
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 9
- 229910052710 silicon Inorganic materials 0.000 title claims description 9
- 239000010703 silicon Substances 0.000 title claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 206010011224 Cough Diseases 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、各画素に選択的に電位を与え、液晶を点滅さ
せるアクティブマトリクスパネル用シリコン基板に関わ
る。
せるアクティブマトリクスパネル用シリコン基板に関わ
る。
従来、液晶によるパネル表示体は、７セグメント方式が
中心であったが、近年、液晶の性能向上により、多桁表
示、即ち、ドツト表示による複雑な、画面が可能になっ
てきている。しかしながら、液晶の特性にも限界があシ
、最近、話題となっているテレビ画像表示等のよシ複雑
な表示には無理□が′生１じて来ている。このため、第
１図に示すようＫＪ画素ととに１ トランジスターを配
置し、各画素を独立に選択し、液晶を点滅させる方式が
提案され、試作されている。
中心であったが、近年、液晶の性能向上により、多桁表
示、即ち、ドツト表示による複雑な、画面が可能になっ
てきている。しかしながら、液晶の特性にも限界があシ
、最近、話題となっているテレビ画像表示等のよシ複雑
な表示には無理□が′生１じて来ている。このため、第
１図に示すようＫＪ画素ととに１ トランジスターを配
置し、各画素を独立に選択し、液晶を点滅させる方式が
提案され、試作されている。
上記パネルを作る方法として、シリコン基板にトランジ
スターを作シ込み、上部ガラス板の内側に、透明電極膜
を装着し、両者の間にゲスト−ホスト型液晶を入れたア
クティブパネルが提案され発表されているシ このパネル忙使用されるシリコン基板には、スタティッ
ク駆動させるため、Ｃ−ＭＯ８構造を有するシフトレジ
スターを周辺に配置したものが使用されているが、基板
の大きさが、従来のＩＣ１Ｃ比較し、著しく大きいため
、Ｃ−ＭＯＳの工程の複雑□さから、歩留シ確保が難か
しく、実用には程遠いものがあった。
スターを作シ込み、上部ガラス板の内側に、透明電極膜
を装着し、両者の間にゲスト−ホスト型液晶を入れたア
クティブパネルが提案され発表されているシ このパネル忙使用されるシリコン基板には、スタティッ
ク駆動させるため、Ｃ−ＭＯ８構造を有するシフトレジ
スターを周辺に配置したものが使用されているが、基板
の大きさが、従来のＩＣ１Ｃ比較し、著しく大きいため
、Ｃ−ＭＯＳの工程の複雑□さから、歩留シ確保が難か
しく、実用には程遠いものがあった。
又、単チヤンネル型ＭＯＥＩ）ランシスターによル、構
成する方法も考えられるが、ドレイン側がういた状態で
駆動されるため、バックゲートバイガスが問題となり、
実質的に駆動電圧を低下せしめ、表示効果を損ねてしま
う恐れがあった。
成する方法も考えられるが、ドレイン側がういた状態で
駆動されるため、バックゲートバイガスが問題となり、
実質的に駆動電圧を低下せしめ、表示効果を損ねてしま
う恐れがあった。
バックゲート効果について説明すれば、第２図Ｃα１に
示すように、基板１にバイアスＶＢがかかった場合、第
・２図１ｂ１に示すように、ＶＤ−より特性は、Ａから
Ｂに移シ、実質的にｖｔｈ電圧が高くなったのと同じ現
象になシ、駆動するための電圧が結果として低くなって
しまい、表示効果が悪くなる現象が生ずる。
示すように、基板１にバイアスＶＢがかかった場合、第
・２図１ｂ１に示すように、ＶＤ−より特性は、Ａから
Ｂに移シ、実質的にｖｔｈ電圧が高くなったのと同じ現
象になシ、駆動するための電圧が結果として低くなって
しまい、表示効果が悪くなる現象が生ずる。
本発明は上記の欠点を全て解決したもので、単チヤンネ
ル型Ｍ（ＪＳ）ランシスターで構成し、且つ、バックゲ
ートバイアスの値を小さく押えた、液晶表示アクティブ
パネル用シリコン基板を提供せんとするものである。
ル型Ｍ（ＪＳ）ランシスターで構成し、且つ、バックゲ
ートバイアスの値を小さく押えた、液晶表示アクティブ
パネル用シリコン基板を提供せんとするものである。
バックゲートバイアスを極力押えるためには、基板不純
物濃度が大きく寄与し、本発明においても、５Ω−（７
）よシ比抵抗の高い基板を使用することによル、第３図
に示すように、バックゲートバイアス値を基板電圧−８
ｖを印可した時、約２ｖ以下に押え込むことが可能とな
シ、液晶駆動電圧として十分な値が得られ、単チャンネ
ルＭＯ８）ランシスター構成でも、充分なアクティブマ
トリックス用シリコン基板として、使用出来るようにな
った。
物濃度が大きく寄与し、本発明においても、５Ω−（７
）よシ比抵抗の高い基板を使用することによル、第３図
に示すように、バックゲートバイアス値を基板電圧−８
ｖを印可した時、約２ｖ以下に押え込むことが可能とな
シ、液晶駆動電圧として十分な値が得られ、単チャンネ
ルＭＯ８）ランシスター構成でも、充分なアクティブマ
トリックス用シリコン基板として、使用出来るようにな
った。
本発明を実施例によシ説明すれば、第２図ｆα）におい
て、比抵抗８Ω−（７）のＰ型シリコンを使用し、ゲー
ト電極としての多結晶シリコン層４を形成後、９００℃
の温度で、多結晶シリコンゲート部４と、ソース２及び
ドレイン３に、リン（Ｐ）拡散を行ない、ｎ型拡散層金
形成する。次に、３９０℃の温度で、モノシラン（５ｉ
Ｈ４）ガスと０．を反応させ、５ｉ０２膜５を積層させ
る。その後、コンタクト部を、ホトリングラフイーによ
シ、エツチング加工し、ＡＡをスパッターして、所定の
配線形状に仕上げる。
て、比抵抗８Ω−（７）のＰ型シリコンを使用し、ゲー
ト電極としての多結晶シリコン層４を形成後、９００℃
の温度で、多結晶シリコンゲート部４と、ソース２及び
ドレイン３に、リン（Ｐ）拡散を行ない、ｎ型拡散層金
形成する。次に、３９０℃の温度で、モノシラン（５ｉ
Ｈ４）ガスと０．を反応させ、５ｉ０２膜５を積層させ
る。その後、コンタクト部を、ホトリングラフイーによ
シ、エツチング加工し、ＡＡをスパッターして、所定の
配線形状に仕上げる。
このような、実施例によるｎチャンネル型ＭＯＳトラン
ジスターの形成方法は、従来のｎチャンネル、シリコン
ゲートトランジスターの製造方法と全く同一のものであ
シ、詳細な説明は省略した。
ジスターの形成方法は、従来のｎチャンネル、シリコン
ゲートトランジスターの製造方法と全く同一のものであ
シ、詳細な説明は省略した。
上記の方法で、製造した液晶駆動用アクティブパネルＩ
Ｃの特性として、中の画素駆動用トランジスターだけで
なく、周辺のダイナミック駆動型シフトレジスターを組
み込んだ場合に！、バックゲートバイアス値は、−８ｖ
に対し１．２７と、はぼ影響省ない値となシ、液晶を駆
動するに十分な値であった。
Ｃの特性として、中の画素駆動用トランジスターだけで
なく、周辺のダイナミック駆動型シフトレジスターを組
み込んだ場合に！、バックゲートバイアス値は、−８ｖ
に対し１．２７と、はぼ影響省ない値となシ、液晶を駆
動するに十分な値であった。
この結果、表示コントラストが良く、テレビ画面として
十分使用に耐えるレベルの画像が得られたものである。
十分使用に耐えるレベルの画像が得られたものである。
なお、実施例では、比抵抗８Ω−ｍのＰ型基板を使用し
たが、比抵抗は高ければ高い程バックゲートバイアス値
は低くなシ、理想的ではあるが、実際ＶＣは、工Ｃとし
て製造する場合、空乏層の拡が、りが大きくなシ過ぎる
ため、集積化が難かしくなり、画素周辺にシフトレジス
ター等を組み込む場合には、特に、素子を離して形成す
る必要があり、面積が大きくなる嫌いがある。このため
、一般的には２１ノΩ−ｒＴｎ８度を上限とするのが望
ましい。
たが、比抵抗は高ければ高い程バックゲートバイアス値
は低くなシ、理想的ではあるが、実際ＶＣは、工Ｃとし
て製造する場合、空乏層の拡が、りが大きくなシ過ぎる
ため、集積化が難かしくなり、画素周辺にシフトレジス
ター等を組み込む場合には、特に、素子を離して形成す
る必要があり、面積が大きくなる嫌いがある。このため
、一般的には２１ノΩ−ｒＴｎ８度を上限とするのが望
ましい。
又、不純物濃度が濃い方については、液晶の駆動電圧の
限界からみて、バックゲート電圧は、１．７Ｖとなシ、
第３図のグラフから、５Ω−（７）が下限となる。
限界からみて、バックゲート電圧は、１．７Ｖとなシ、
第３図のグラフから、５Ω−（７）が下限となる。
第１図は、液晶駆動のためのアクティブパネル用回路の
一部、第２図Ｉωは、アクティブパネル駆動用ＭＯ８）
’９ンジスターの断面略図、第２図１ｂ＋は、バンクゲ
ートバイアス値の変化によるｖｔｈ特性の変化を示すグ
ラフ、第３図は、シリコン基板の比抵抗と、バンクゲー
トバイアス値を示すグラフをそれぞれ示す。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士層 上 務 第１図 第２トに 八 第３因
一部、第２図Ｉωは、アクティブパネル駆動用ＭＯ８）
’９ンジスターの断面略図、第２図１ｂ＋は、バンクゲ
ートバイアス値の変化によるｖｔｈ特性の変化を示すグ
ラフ、第３図は、シリコン基板の比抵抗と、バンクゲー
トバイアス値を示すグラフをそれぞれ示す。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士層 上 務 第１図 第２トに 八 第３因
Claims (1)
- 各画素ごとＫＭＯ８型Ｏ８ンジスターを有する液晶駆動
マトリックスパネル用シリコン基板において、咳基板の
比抵抗が、５Ω−鍔よシ大きいことを特徴とする液晶表
示アクティブパネル用シリコン基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12333982A JPS5913221A (ja) | 1982-07-15 | 1982-07-15 | 液晶表示アクテイブパネル用シリコン基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12333982A JPS5913221A (ja) | 1982-07-15 | 1982-07-15 | 液晶表示アクテイブパネル用シリコン基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913221A true JPS5913221A (ja) | 1984-01-24 |
Family
ID=14858113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12333982A Pending JPS5913221A (ja) | 1982-07-15 | 1982-07-15 | 液晶表示アクテイブパネル用シリコン基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913221A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241278A (ja) * | 1985-04-17 | 1986-10-27 | Iseki & Co Ltd | 農用走行車輛 |
| JPH07148341A (ja) * | 1993-11-25 | 1995-06-13 | Tomiji Hagino | たばこの吸い殻回収装置、並びに該装置に用いる回収管路 |
-
1982
- 1982-07-15 JP JP12333982A patent/JPS5913221A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241278A (ja) * | 1985-04-17 | 1986-10-27 | Iseki & Co Ltd | 農用走行車輛 |
| JPH07148341A (ja) * | 1993-11-25 | 1995-06-13 | Tomiji Hagino | たばこの吸い殻回収装置、並びに該装置に用いる回収管路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0444621B1 (en) | Liquid crystal display device having a driving circuit | |
| CN104865737B (zh) | 一种显示面板、其驱动方法及显示装置 | |
| US7936323B2 (en) | Liquid crystal display device | |
| US9116401B2 (en) | Horizontal stripe liquid crystal display device | |
| US7773185B2 (en) | Thin film transistor array panel and display apparatus having the same | |
| JPH0567208B2 (ja) | ||
| JP3321807B2 (ja) | 液晶パネル用基板，液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| US20190384131A1 (en) | Liquid crystal display panel having novel pixel design | |
| KR20070098613A (ko) | 액정 장치 및 전자기기 | |
| EP0558059A2 (en) | Liquid crystal display | |
| US5940059A (en) | Thin-film transistor liquid crystal display devices having high resolution | |
| JP4728045B2 (ja) | 液晶表示装置 | |
| JP3775071B2 (ja) | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 | |
| US5748268A (en) | Quasi-tiled active matrix display | |
| WO2021082914A1 (zh) | 显示装置及其制备方法、电子设备及控光面板 | |
| WO2013166815A1 (zh) | 阵列基板、液晶面板以及显示装置 | |
| JP2893433B2 (ja) | 液晶表示装置 | |
| JPS5913221A (ja) | 液晶表示アクテイブパネル用シリコン基板 | |
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| WO2022083000A1 (zh) | 阵列基板以及显示面板 | |
| JP3206666B2 (ja) | 液晶マトリクス表示装置 | |
| JPH04349430A (ja) | アクティブマトリクス型液晶表示装置 | |
| WO2019009185A1 (ja) | アクティブマトリックス基板および表示装置 | |
| JPS5821863A (ja) | 液晶表示装置 | |
| JP2007310131A (ja) | アクティブマトリクス基板及びアクティブマトリクス表示装置 |