JPS59132229A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPS59132229A JPS59132229A JP58006927A JP692783A JPS59132229A JP S59132229 A JPS59132229 A JP S59132229A JP 58006927 A JP58006927 A JP 58006927A JP 692783 A JP692783 A JP 692783A JP S59132229 A JPS59132229 A JP S59132229A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion
- signal
- conversion circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＤ／Ａ Ｋ’ｉｌｉ！１回路がＡμ変換回路の
一桐成要素として用いられる信号変換装置に関する。
一桐成要素として用いられる信号変換装置に関する。
従来例の構成とその問題点
Ａρ変換回路は、アナログ信号をデジタル信号ｌｌこ変
換する機訃を有することけよく知られたところである。
換する機訃を有することけよく知られたところである。
近年、特に、情報処理技術が進む中で、Ａ／Ｄ変換回路
ＦｉＤ／Ａ変換回路〔デジタル／アナログ変換回路〕と
共にその用途はさらに広がるものとみられるうところ〒
、このψ変換回路には種種の形式がみられるが、その一
つにＤ／Ａ変：漁回路をＡβ変換回路の一構成要−光と
するものが知られよく用いられている。しかしながら、
従来のこの純のＡ／′Ｄ変換器では前記のＤ／Ａ変稙変
格回路／Ｄ変換回路の一構成替素として内蔵されている
だけであって、Ｄ／Ａ変→勢回路として単独に用いられ
る構成にはなっていなかった。
ＦｉＤ／Ａ変換回路〔デジタル／アナログ変換回路〕と
共にその用途はさらに広がるものとみられるうところ〒
、このψ変換回路には種種の形式がみられるが、その一
つにＤ／Ａ変：漁回路をＡβ変換回路の一構成要−光と
するものが知られよく用いられている。しかしながら、
従来のこの純のＡ／′Ｄ変換器では前記のＤ／Ａ変稙変
格回路／Ｄ変換回路の一構成替素として内蔵されている
だけであって、Ｄ／Ａ変→勢回路として単独に用いられ
る構成にはなっていなかった。
発明の目的
本発明は本来の〜勺変換機能が得られることけもちろん
のこと、Ａ／Ｄ変換回路の一構成要素として組込まれた
Ｄ／Ａ変換回路が単独としてぞの９訃が得られる信号変
換回路装置を提供することを目的とする。
のこと、Ａ／Ｄ変換回路の一構成要素として組込まれた
Ｄ／Ａ変換回路が単独としてぞの９訃が得られる信号変
換回路装置を提供することを目的とする。
プロ明の々〃成
本発明の信号変換装置け、比較回路と制御論理回路およ
びＤ／Ａ変換回路とで閉ループに接続され前詔比紋回路
の一方の人力に被変換アナログ信号が印加されるＡ／Ｄ
変換回路と、前記Ｄ／Ａ変換回路のアナミグ出力信号を
取り出す導出手段と、前記制御論理回路と前記Ｄ／Ａ変
俟変格回路信号経路間に設けられたデジタル信号式・出
力端子と、前記閉ループ間に配置されかつ前記Ｄ／Ａ変
換回路または前記Ａρρ換回路の使用状態に応じて前Ｈ
１１デジタル信号人・出力端子をデジタル信号の入力端
子または出力端子の機能に切換える変４舅モード切換手
段とを設け、変換モード切換手段の切換の選択によって
、Ｄ／Ａ変換またＦｉ〜勺変侯の機能が得られるとと全
特徴とする、 実施例の説明 図は本発明の信号変換回路の一実施例を示すう圀におい
て、（１）け被変換アナログ信号の入力端子、（２）は
比較回路、（３）は制御ｉａ理１（ロ）路、（４）はデ
ジタル信号式・出力昨子、（５）けＤ／Ａ変換回路、（
６）はアナログ信号出力回路、（７）はアナログ信号出
力端子、（８）は変換モード切換手段である２ 次に動作と共にその構成を説明する。まず、変換モード
切換手段（８）がＡρρ換モードに選択された場合には
、本発明の信号変換回路装置けＡρ変変量回路してその
機能を有する。この場合、入力端子（１）Ｋは被変換ア
ナログ入力信号が与えられ、この入力信号は比較回路（
２）を介して制御論理回路（３）に供給される６比較回
路（２ンの入力の一方は入力端子（１） Ｋ与えられた
被変換アナログ信号であって、１１１Ｊ、方は前記被変
換アナログ信号が制御論理回路（３）に）いてデジタル
信号に変換された後、Ｄ／Ａ変換回路（５）において再
びアナログ信号に変換された信号が与えられている。即
ち、比較回路（２）、制御論理回路（３）およびＤ／Ａ
変換回路（５）によって閉ループか形成され、入力端子
（１）に与えられた被変換アナログ入力信号に対応した
デジタル信号が、デジタル信号式・出力端子（４）に取
シ出される。ここで、変換モード切換手段（８）が〜句
変換モードに設定されたならば、デジタル信号式・出力
端子（４）の機能汀、イキ号出力端子として用いられる
。このことは、従来よく用いられたＡ／Ｄ変換回路と同
じ態様である。次に、ｆ逆モード切換手段（８）が、Ｄ
／Ａ変換モードに切換えらｄ鳩舎を峻明する。なお、本
発明の信号変換装置を、Ｄ／Ａ変換回路として作動させ
るには、前記しまた閉ループが解除されなければならず
、閉ループを解除する１つとして、制御論理回路（３）
よ１い変換回路（５）へ供給する信号を切断する方法が
考えられる６変）牌モード切換手段（８）が制御論理回
路（３）を制御するように図示されているのけそのため
であることをｉ′Ｍされたい。
びＤ／Ａ変換回路とで閉ループに接続され前詔比紋回路
の一方の人力に被変換アナログ信号が印加されるＡ／Ｄ
変換回路と、前記Ｄ／Ａ変換回路のアナミグ出力信号を
取り出す導出手段と、前記制御論理回路と前記Ｄ／Ａ変
俟変格回路信号経路間に設けられたデジタル信号式・出
力端子と、前記閉ループ間に配置されかつ前記Ｄ／Ａ変
換回路または前記Ａρρ換回路の使用状態に応じて前Ｈ
１１デジタル信号人・出力端子をデジタル信号の入力端
子または出力端子の機能に切換える変４舅モード切換手
段とを設け、変換モード切換手段の切換の選択によって
、Ｄ／Ａ変換またＦｉ〜勺変侯の機能が得られるとと全
特徴とする、 実施例の説明 図は本発明の信号変換回路の一実施例を示すう圀におい
て、（１）け被変換アナログ信号の入力端子、（２）は
比較回路、（３）は制御ｉａ理１（ロ）路、（４）はデ
ジタル信号式・出力昨子、（５）けＤ／Ａ変換回路、（
６）はアナログ信号出力回路、（７）はアナログ信号出
力端子、（８）は変換モード切換手段である２ 次に動作と共にその構成を説明する。まず、変換モード
切換手段（８）がＡρρ換モードに選択された場合には
、本発明の信号変換回路装置けＡρ変変量回路してその
機能を有する。この場合、入力端子（１）Ｋは被変換ア
ナログ入力信号が与えられ、この入力信号は比較回路（
２）を介して制御論理回路（３）に供給される６比較回
路（２ンの入力の一方は入力端子（１） Ｋ与えられた
被変換アナログ信号であって、１１１Ｊ、方は前記被変
換アナログ信号が制御論理回路（３）に）いてデジタル
信号に変換された後、Ｄ／Ａ変換回路（５）において再
びアナログ信号に変換された信号が与えられている。即
ち、比較回路（２）、制御論理回路（３）およびＤ／Ａ
変換回路（５）によって閉ループか形成され、入力端子
（１）に与えられた被変換アナログ入力信号に対応した
デジタル信号が、デジタル信号式・出力端子（４）に取
シ出される。ここで、変換モード切換手段（８）が〜句
変換モードに設定されたならば、デジタル信号式・出力
端子（４）の機能汀、イキ号出力端子として用いられる
。このことは、従来よく用いられたＡ／Ｄ変換回路と同
じ態様である。次に、ｆ逆モード切換手段（８）が、Ｄ
／Ａ変換モードに切換えらｄ鳩舎を峻明する。なお、本
発明の信号変換装置を、Ｄ／Ａ変換回路として作動させ
るには、前記しまた閉ループが解除されなければならず
、閉ループを解除する１つとして、制御論理回路（３）
よ１い変換回路（５）へ供給する信号を切断する方法が
考えられる６変）牌モード切換手段（８）が制御論理回
路（３）を制御するように図示されているのけそのため
であることをｉ′Ｍされたい。
上記の設定がなされ、即ち、閉ループが解除されたなら
ば、デジタル信号入・出力端子（４）に被変換デジタル
入力信号を与えることが可能となる。
ば、デジタル信号入・出力端子（４）に被変換デジタル
入力信号を与えることが可能となる。
この被変換デジタル入力信号は、Ｄ／Ａ変換回路（５）
によって、アナログ信号に変換され、アナログ信号出力
回路（６）およびアナログ信号出力端子（７）で形成さ
れる信号導出手段によって取Ｉ）出される。ここで、デ
ジタル信号式・出力端子（４）は、被変換デジタル信号
の入力端子として用いられたことが理解できよう− なか、変換モード切換手段（８）の配置は、比較回路（
２）、制御論理回路（３）およびＤ／Ａ変換回路（５）
によって形成された閉ループ内であれば充分であって、
たとえば、比較回路（２）と制御論理回路（３）との間
に配置させることも可能である。
によって、アナログ信号に変換され、アナログ信号出力
回路（６）およびアナログ信号出力端子（７）で形成さ
れる信号導出手段によって取Ｉ）出される。ここで、デ
ジタル信号式・出力端子（４）は、被変換デジタル信号
の入力端子として用いられたことが理解できよう− なか、変換モード切換手段（８）の配置は、比較回路（
２）、制御論理回路（３）およびＤ／Ａ変換回路（５）
によって形成された閉ループ内であれば充分であって、
たとえば、比較回路（２）と制御論理回路（３）との間
に配置させることも可能である。
また、本発明の一実施例に訃いては、一つの比較回路（
２）を例示したが、変換時間を短縮するために、複数個
の比較器が用いられる場合でも同様に適応できる。
２）を例示したが、変換時間を短縮するために、複数個
の比較器が用いられる場合でも同様に適応できる。
さらに、本発明の信号変換装置を集積化干る場合は、従
来の〜勺変換回路を集積化することに加えて、アナログ
信号出力回路（６１，ｔ、ｉ−よび変換モード切換手段
（８）を付加するだけで充分であって、かつ、これら伺
加される機ｉヒが要する集積度は少い仁とから、従来の
Ａρρ換回路と同程度の集積度と見做され、容易に集積
化できるものである。
来の〜勺変換回路を集積化することに加えて、アナログ
信号出力回路（６１，ｔ、ｉ−よび変換モード切換手段
（８）を付加するだけで充分であって、かつ、これら伺
加される機ｉヒが要する集積度は少い仁とから、従来の
Ａρρ換回路と同程度の集積度と見做され、容易に集積
化できるものである。
発明の効果
以上に述べたように本発明の信号変換装置によると、Ｄ
／Ａ変挽変格回路構成要素とへれるＡρ変換回路に、Ｄ
／Ａ変換回路を有効的に活用するための変換モード切換
手段およびアナログ出力信号を取り出す導出手段を付加
したため、従来のａ／ Ｄ変換訃よびＤ／Ａ変換の両者
の機能を選択して得ることができる。加えて、本発明に
よれば、〜勺変換（よびＤ／Ａ変換の２つの機能が単独
にかつ同時に組込まれたものに比して、デジタル信号の
入力端子若しくけ出力端子の一方が削減でき、したがっ
て、外付は端子の少いパッケージに実装できることから
経済性の効果も得られるものである。
／Ａ変挽変格回路構成要素とへれるＡρ変換回路に、Ｄ
／Ａ変換回路を有効的に活用するための変換モード切換
手段およびアナログ出力信号を取り出す導出手段を付加
したため、従来のａ／ Ｄ変換訃よびＤ／Ａ変換の両者
の機能を選択して得ることができる。加えて、本発明に
よれば、〜勺変換（よびＤ／Ａ変換の２つの機能が単独
にかつ同時に組込まれたものに比して、デジタル信号の
入力端子若しくけ出力端子の一方が削減でき、したがっ
て、外付は端子の少いパッケージに実装できることから
経済性の効果も得られるものである。
図１ｉ氷発明の信号変換装置の一実施例の構成図である
。 （１〕・・・入力端子、〈２）・・・比較回路、（３）
・・・制御論理回路、（４）・・・デジタル信号入・出
力端子、（５）・・・Ｄ／Ａ変換回路、（６）・・・ア
ナログ信号出力回路、（７）・・・アナログ信号出力端
子、（８）・・・変換モード切換手段代理人 森
木 義 弘
。 （１〕・・・入力端子、〈２）・・・比較回路、（３）
・・・制御論理回路、（４）・・・デジタル信号入・出
力端子、（５）・・・Ｄ／Ａ変換回路、（６）・・・ア
ナログ信号出力回路、（７）・・・アナログ信号出力端
子、（８）・・・変換モード切換手段代理人 森
木 義 弘
Claims (1)
- １、 比較回路と制御論理回路およびＤ／Ａ変換回路と
で閉ループに接続された前記比較１す１路の一方の入力
に被変換アナログ信号が印加されるＡρ変換回路と、前
記Ｄ／Ａ変換回路のアナログ出力信号を取り出す導出手
段と、前記制御論理回路と前記Ｄ／Ａ変換回路との信号
経路間に設けられたデジタル信号式・出力端子と、前記
閉ループ間に配絆されかつ前記Ｄ／Ａ変俟変格回路はＡ
Ｃ前記Ａμ変換回路の使用状態に応じて前記デジタル信
号式・出力端子をデジタル信号の入力端子または出力端
子としての機能に切換える変換モード切換手段とを設け
た信号メｆ換捗椿装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006927A JPS59132229A (ja) | 1983-01-18 | 1983-01-18 | 信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58006927A JPS59132229A (ja) | 1983-01-18 | 1983-01-18 | 信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132229A true JPS59132229A (ja) | 1984-07-30 |
Family
ID=11651876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58006927A Pending JPS59132229A (ja) | 1983-01-18 | 1983-01-18 | 信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132229A (ja) |
-
1983
- 1983-01-18 JP JP58006927A patent/JPS59132229A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1264850A3 (ru) | Ключевой усилитель цифрового усилител мощности | |
| JP3183260B2 (ja) | スキャンフリップフロップ回路 | |
| JPS6367915A (ja) | クロツク発生器 | |
| JPS59132229A (ja) | 信号変換装置 | |
| US4449104A (en) | Circuit for controlling the output level of an electronic device | |
| JP2746982B2 (ja) | 可変遅延回路 | |
| JPH0432822Y2 (ja) | ||
| JP2000350360A (ja) | 電源制御方式 | |
| JPS59229601A (ja) | 基準信号回路 | |
| JPH0224406B2 (ja) | ||
| JP2536150B2 (ja) | フェ―ダ―電圧発生装置 | |
| JP2746493B2 (ja) | 半導体集積回路 | |
| JPS58201352A (ja) | 集積回路装置 | |
| JPH08182029A (ja) | システム間接続方式 | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JPS6248319B2 (ja) | ||
| JPS5854405B2 (ja) | シ−ケンサ− | |
| KR920000463Y1 (ko) | 오디오 입력신호 선택회로 | |
| JPH05265595A (ja) | ワンチップマイコン | |
| JPH02202737A (ja) | クロツク選択回路 | |
| JPH0514203A (ja) | デイジタル−アナログ変換回路 | |
| JPS62135781A (ja) | テスト回路 | |
| CS205333B1 (en) | Connexion of combined polynomial interpolator | |
| JPH02183626A (ja) | 可変分周回路 | |
| JP2001264388A (ja) | 半導体装置のテスト方法 |