JPS59134841A - 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム - Google Patents

電子部品へのボンデイングのためのオン・ライン検査方法およびシステム

Info

Publication number
JPS59134841A
JPS59134841A JP58227090A JP22709083A JPS59134841A JP S59134841 A JPS59134841 A JP S59134841A JP 58227090 A JP58227090 A JP 58227090A JP 22709083 A JP22709083 A JP 22709083A JP S59134841 A JPS59134841 A JP S59134841A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
bonding
connector
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58227090A
Other languages
English (en)
Inventor
Shii Shiyaaman Rando
ランド・シ−・シヤ−マン
Ii Utsudo Buan
ヴアン・イ−・ウツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of JPS59134841A publication Critical patent/JPS59134841A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07521Aligning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置などの電子部品のオン・ライン検
査技術に関し、とくにリード・ワイヤが半導体装置にボ
ンディングされる段階における組み立て工程中に電気的
特性を検査して不良品を検知除去する方法に関する。
ダイオード、トランジスタ、S CR(5ilicon
Controlled Rectifiers )およ
びICなどによって代表される電子部品としての半導体
装置は必要な電気的特性を持たせるための”拡散”とい
う組み立て工程を経た半導体チップが例えば半田付けに
よって基板または支持体に固定的に装着されるという一
連の工程を経て電子部品として完成されるのが通例であ
る。基板はステム、プリント板またはリードeフレーム
と呼ばれる。その後、ワイヤーボンダーと呼ばれる装置
を用いて半導体チップ上のオーミック接続の金属電極と
所定の端子あるいは装置の端子との間にリード自ワイヤ
によって接続が行なわれる。そのあとで、このようにし
てつくられた半導体装置は樹脂を用いてモールドされる
か、または会読製の筒内へ包容される。電子部品の生産
を完了させるためには、上記組み立て工程の終りに当っ
てその部品について要求される各種の電気的特性を検査
して良品のみを選別する工程が必要である。
半導体装置を用いた電子部品が不良品とされる原因は次
の2つに大別することができる、すなわち、半導体チッ
プ自体に内在する不良状態とり一ド・ワイヤをボンディ
ングする段階での劣悪な組み立て技術とである。
上述した半導体チップの不良な電気的特性は、半導体ウ
ェーハが個々の半導体チップに切断分離される以前にプ
ローバと呼ばれる試験装置を用いてこれを検査して発見
されることがしばしばであり、そして不良部分、すなわ
ちウェーハから分離された不良チップは除去される。し
かしながら、上述した除去工程または検査工程は、従来
において組み立て工程の簡単化のためまたは価格や生産
性などの観点から省略される場合があった。このような
場合には良品は最終的検査工程でのみ選別されるのであ
る。
リード・ワイヤのボンディングを行う直前の組み立て段
階において不良品が発生する他方の原因は、たとい電気
的特性の不良品除去や選別などの検査工程がウェーハ段
階においてプロピングによってすでに実施されていたと
しても、切断およびボンディング工程において生じうる
。切断工程やボンディング工程に基因するかかる欠陥は
従来では最終検査工程においてのみ発見されうるちのと
考えられていた。
切断工程またはボンディング工程中に不良品が発生する
頻度は無視し得ない程度である。電子部品としての完成
のためのその後の樹脂モールディング工程や金属罐封入
工程中に生じる部品のそれら不良状態はその殆んどが部
品の寿命試験中かまたはその部品が商品として市場に出
された後で発見されるのである。これらの不良状態は従
来型の最終検査によって容易に発見されうる性質のもの
ではない。
ボンディング工程において発生した不都合状態を発見す
るための従来型の簡単な検査工程は良い部品のみならず
不良部品をもモールディングまたは封入してしまうので
ある。それは材料の浪費がもたらす、価格および生産性
へ悪影響を与える検査工程なのである。
従って本発明の目的は、半導体チップヘリード・ワイY
をボンディングする工程中に発生する不都合状態の検出
除去を含めて、電気的特性のオン・ライン検出除去を容
易に行うことができ、それによってモールディングまた
は封入工程を含むその後の組み立てラインに対して良好
な部品のみを供給しうる検査方法を提供することにある
この発明は、電子部品の組み立て工程において、半導体
装置のチップ表面へり一ドψワイヤをボンディングする
工程中にこの半導体装置の電気的特性をオン・ライン検
査する方法であって、半導体装置が電子部品内へ組み込
まれるときにチップヘポンデイングされるとともに電気
的端子となる接続子ヘボンデイングされるリード・ワイ
ヤへ電力を印加することを含んでなるものである。
この発明は、電子部品の組み立て工程において半導体装
置のチップ表面へリード・ワイヤをボンディングする際
にその半導体装置の電気的特性をオン−ライン検査する
システムを含β、それは導電性の基部手段と:この基部
手段の表面から突出し、その自由端部において、オーミ
ック接続の金属電極を表面に有する半導体チップを硝子
に受は入れる反射手段を担持する導電性のカソード・コ
ネクタ手段と;そのカソード・コネクタ手段に降接して
上記基部表面から突出してそれと対を形成する導電性の
アノード・コネクタ手段と;このカソード・コネクタ手
段および上記チップの上方へ移動可能に位置づけできる
とともに上記アノード・コネクタ手段を超えて位置づけ
できてコネクタ手段へボンディングされるべきリード・
ワイヤを送給するための細管手段と;この細管手段を介
して上記基部と上記リード・ワイヤとの間に形成される
とともに上記リード・ワイヤと上記基部との間への電力
の印加および遮断のためのオン/オフ・スイッチ手段を
有する電源へ接続された電気回路手段とを含む。
この発明の上記およびその他の利点は、好ましい実施例
が詳細に記述され添付図面に図示されている以下の記述
から明らかになるであろう。この発明の範囲を逸脱する
こ−となくまたこの発明の利点をなんらそこなうことな
く、描込的特徴や部品の構成の変化を行うことは当業者
には明らかになるはずである。
この発明をよりよく理解するために、まずGaPやGa
AsのごときI’1l−v族化合物半導体材料でつくら
れた発光ダイオード(以下、LEDという)の半導体チ
ップへリード−ワイヤをボンディングする工程中に部品
の電気的特性をオン・ライン検査する方法について述べ
ることにする。
第1図を参照すると、半導体ウェーハは、例えばスクラ
イバと呼はれる切断装置によってあらがしめ個々の半導
体チップに切断されている。ががるチップは半田付けな
どの技術によって金属支持体11へ固定的に装着される
。生産性を向上させるために、複数個の支持体を担持す
る統合ユニットとしてのり一ド・フレーム12が用いら
れるのが通例である。第1図はLEDチップが支持体1
1上に固定的に装着されたかかるリードeフレーム構造
の1例を示す。金属板16上において、支持体11はさ
らにカソード・コネクタとして作用し、アノード・コネ
クタ14と対をなしている。これらの支持体11とアノ
ード・コネクタ14とはたとえば金属などのS’l性材
料でつくられる。
バー5はリード−フレームの機械的強度を増大させるた
めに支持体11とアノード愉コネクタ14とへ取り付け
られている。このバー5は必要によっては省略されても
よくまたは用いられてもよい。
ある場合には、このバーもアノード・コネクタとして作
用することもある。各カソード・コネクタ11は、その
頂部に、LEDの半導体チップが固定的に装着された放
物線状の反射器21を有している。
各々の半導体チップ10が上述したようにリード・フレ
ーム12上に装着された後、リード・ワイヤ7がボンダ
と呼ばれる装置によってチップ表面ヘボンデイングされ
る。
この発明は下記のごとく検査技術手段を提供する。
第2図に示すように、この発明で用いられる検査システ
ムにおいては、細管6から送給されるリード・ワイヤ7
へ電圧を印加するための電源8およびスイッチ9が設け
られている。金属板16はカソード・コネクタ11およ
びアノード・コネクタ14の双方へ電気的に導通する。
電流計あるいは電圧計などの計測および表示手段Mも必
要によってとりつけられてよい。LEDその他のある種
の装置1.tに対しては、電力が供給される際の発光の
存在や程度を観察することによって検査および良否の指
示基準となる。
第3図(a)に示されるように、半導体チップ1の上表
面に局部的に設けられたオーミック接続の金属電極へ、
例えば超音波熱圧着技術によってリード・ワイヤをボン
ディングする段階において、得られた部品の耐圧特性、
逆方向および順方向電圧電流特性および輝度特性等の各
種電気的特性の良否が検出される。このことはスイッチ
9を閉じることによって形成される閉鎖回路を用い、ま
た電源8からリード拳ワイヤおよびリード@フレームに
電圧を印加することによって行われる。この手段によっ
て半導体チップ自体の不都合すなわち、切断工程中にお
ける破損による不良状態、装着工程の際に放物線状の反
射板(支持体)へのチップの固定不良およびボンディン
グ工程中におけるカソード側へのり一ド・ワイヤのボン
ディング不良などすべてかかる電気回路および計測装置
を設けることによって容易に発見されうるのである。か
かる不良状態は上述の段階において発見しうるので、不
良な半導体チップはその際に必要によって良品と交換さ
れうるわけである。
この検査を経たチップのみが第3図(b)に示すように
リード書ワイヤをアノード会コネクタ14ヘボンデイン
グするという次工程を受けるのである。
この工程においては回路は再び閉じられる。かくして、
アノード・コネクタ14においてのボンディング状態が
良好であれば、回路は短絡される。
このようにして、アノード曝コネクタ14におけるボン
ディング状態の良否が決定されうるのである。不良部品
は、半導体装置へリード・ワイヤとボンディングする段
階においてリードφフレームから除去されうろことは理
解されるべきである。
上述の回路構成を形成し、かつ検査工程中にこの回路へ
電力を供給することによって、例えば切断工程やボンデ
ィング工程などの組み立て工程中に出来る半導体チップ
の電気的特性を勿論含むほぼすべての種類の不良状態は
別な検査工程を付加することなく極めて容易に検知しう
るのである。
この発明の工程を採用することによって、ウェーハの段
階においてプローバを用いる不良品の半導体チップを検
知する工程、および/または不良品チップをマーキング
する工程、および/または部品の電気的特性の最終的な
検定は必要に応じて省略することができる。従って、全
工程は簡単化されるとともに、以徒の組み立てラインに
おける材料の望ましくない浪費は避けることができ、シ
、たがって製造コストの低減が達成できるわけである。
以上、この発明を1個のLEDを例にとって記述したが
、この発明は複数のLEDの配列に対しても、またはそ
の他各種の半導体装置に対しても同等に効果的に適用で
きるものであることは当業者には容易に理解されるとこ
ろであろう。この発明がダイオードの半導体チップの頂
部および底部の各表面にオーミック接続の金属電極を有
するLEDのような単純な機能を有する半導体素子の電
気的特性を検査するのに用いられた場合にこの発明の最
大の有用性が得られるのである。
この発明を好ましい実施例および具体例について特に記
述したが、ここに記述した構想の変形および変化は当業
者ならなしうろことがここに理解される。かかる変形や
変化はこの発明および特許請求の範囲内にあるものと考
えられる。
【図面の簡単な説明】
第1図は複数の金属基部またはたとえばLEDのごとき
半導体装置を装着するための複数個の金属基部または支
持体を有するリード・フレームの線図的立面図である。 第2図は、リード・ワイヤとり一ド・フレーム間に電圧
を印加するように設計されたボンディング装置の構成例
の線図的立面図である。 第3図(a)は、LEDチップとコネクタとの間にリー
ド・ワイヤを接続する態様を示すLED装置のコネクタ
の最初の状態の略図である。第3図(b)は第3図(a
)に示された接続の次の段階を示す。 5・・・バー;6・・・細管ニア・・・リード・ワイヤ
;8・・・電源;9・・・スイッチ;10・・・半導体
チップ;11・・・カソード會コネクタ;12・・・リ
ード・フレーム;15・・・金fliE;14・・・ア
ノード・コネクタ;21・・・反射器。 特許出願人:スタンレー電気株式会社 代 理 人:弁理士 海 津 保 三 同  :弁理士 平 山 −幸

Claims (1)

  1. 【特許請求の範囲】 (1)電子部品の組み立て工程において半導体装置のチ
    ップ表面へリード・ワイヤをボンディングする工程中に
    上記半導体装置の電気的特性をオン・ライン検査する方
    法であって、上記チップにボンディングされるとともに
    上記半導体装置が電子部品に組み込まれる際に電極とし
    て作用するコネクタヘボンデイングされる上記リード・
    ワイヤへ電力を印加することを含む、上記方法。 (2) 前記半導体装置はダイオードである、特許請求
    の範囲第1項に記載の方法。 (3)前記半導体装置は発光ダイオードである、特許請
    求の範囲第1項に記載の方法。 (4)前記半導体装置は1個の半導体支持体上に複数個
    設けられている、特許請求の範囲第1項に記載の方法。 (5ン  前記リード・ワイヤが前記チップヘボンデイ
    ングされたあとで印加された電力の特性の量について計
    測または観測がなされる、特許請求の範囲第1項に記載
    の方法。 (6)電子部品の組立工程において半導体装置のチップ
    表面へリード書ワイヤをボンディングする工程中に上記
    半導体装置のN気持性をオン・ライン検査するシステム
    であって、a)導電性基部手段と; b)上記基部手段の1表面がら突出し、その自由端部に
    おいてオーミック接続の金属電極を表面に担持する半導
    体チップを硝子に受は入れる反射板手段を担持する導電
    性のカソード−コネクタ手段と; c)上記カソード・コネクタ手段にli接t、て上記基
    部手段の表面がら突出してそれと対をなす導電性のアノ
    ード自コネクタ手段と;d)上記カソード・コネクタ手
    段および上記チップの上方に移動可能に配置でき、上記
    コネクタ手段ヘボンデイングされるべきリード・ワイヤ
    を送給するために上記アノード・コネクタ手段を超えて
    配置可能な細管手段と;e)上記細管手段を介して上記
    基部手段と上記リードφワイヤ間・、に形成されかつ電
    源に接続さ′れているとともに上記リード・ワイヤおよ
    び上記基部手段への電力の供給および遮断のためのオン
    /オフ・スイッチ手段を有する電気回路手段、とを含む
    上記システム。 (7)  前記カソード・コネクタ手段と前記アノード
    ・コネクタ手段とはバーによって接続される、特許請求
    の範囲第6項に記載のシステム。 (8)前記バーは導電性のバーであって前記突出したア
    ノード瞭コネクタ手段と置換してアノード・コネクタ手
    段として作用する、特許請求の範囲第7項に記載のシス
    テム。 (9)  前記電気回路手段には計測または観察手段が
    設けられていてこの回路の電力の特性を特徴する特許請
    求の範囲第6項に記載のシステム。
JP58227090A 1982-12-02 1983-12-02 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム Pending JPS59134841A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US446174 1982-12-02
US06/446,174 US4441248A (en) 1982-12-02 1982-12-02 On-line inspection method and system for bonds made to electronic components

Publications (1)

Publication Number Publication Date
JPS59134841A true JPS59134841A (ja) 1984-08-02

Family

ID=23771587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58227090A Pending JPS59134841A (ja) 1982-12-02 1983-12-02 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム

Country Status (2)

Country Link
US (1) US4441248A (ja)
JP (1) JPS59134841A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555052A (en) * 1983-02-28 1985-11-26 Fairchild Camera & Instrument Corporation Lead wire bond attempt detection
US4489477A (en) * 1984-02-23 1984-12-25 Northern Telecom Limited Method for screening laser diodes
US4987673A (en) * 1987-06-18 1991-01-29 Mitsubishi Denki Kabushiki Kaisha Apparatus for packaging semiconductor devices
JPH01160028A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 電極の接続方法
JP2617351B2 (ja) * 1989-05-15 1997-06-04 株式会社新川 ワイヤ接続不良検出方法
GB8915816D0 (en) * 1989-07-11 1989-08-31 Welding Inst Bonding electrical conductors
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
US5463459A (en) 1991-04-02 1995-10-31 Hitachi, Ltd. Method and apparatus for analyzing the state of generation of foreign particles in semiconductor fabrication process
US5165589A (en) * 1991-06-20 1992-11-24 General Electric Company Concurrent friction/joule heating weld process
US5156316A (en) * 1991-06-20 1992-10-20 General Electric Company Friction welding temperature measurement and process control system
US5532739A (en) * 1993-10-06 1996-07-02 Cognex Corporation Automated optical inspection apparatus
US5548326A (en) * 1993-10-06 1996-08-20 Cognex Corporation Efficient image registration
US5640199A (en) * 1993-10-06 1997-06-17 Cognex Corporation Automated optical inspection apparatus
US5581632A (en) * 1994-05-02 1996-12-03 Cognex Corporation Method and apparatus for ball bond inspection system
US6061467A (en) * 1994-05-02 2000-05-09 Cognex Corporation Automated optical inspection apparatus using nearest neighbor interpolation
US5550763A (en) * 1994-05-02 1996-08-27 Michael; David J. Using cone shaped search models to locate ball bonds on wire bonded devices
US5642158A (en) * 1994-05-02 1997-06-24 Cognex Corporation Method and apparatus to detect capillary indentations
US6035066A (en) * 1995-06-02 2000-03-07 Cognex Corporation Boundary tracking method and apparatus to find leads
US6516092B1 (en) 1998-05-29 2003-02-04 Cognex Corporation Robust sub-model shape-finder
US7016539B1 (en) 1998-07-13 2006-03-21 Cognex Corporation Method for fast, robust, multi-dimensional pattern recognition
US6172318B1 (en) * 1999-08-23 2001-01-09 Advanced Semiconductor Engineering Inc. Base for wire bond checking
US8081820B2 (en) 2003-07-22 2011-12-20 Cognex Technology And Investment Corporation Method for partitioning a pattern into optimized sub-patterns
US7190834B2 (en) * 2003-07-22 2007-03-13 Cognex Technology And Investment Corporation Methods for finding and characterizing a deformed pattern in an image
US8437502B1 (en) 2004-09-25 2013-05-07 Cognex Technology And Investment Corporation General pose refinement and tracking tool
US9679224B2 (en) 2013-06-28 2017-06-13 Cognex Corporation Semi-supervised method for training multiple pattern recognition and registration tool models

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501640A (ja) * 1973-05-07 1975-01-09
JPS5067088A (ja) * 1973-10-12 1975-06-05
JPS51120175A (en) * 1975-04-14 1976-10-21 Hitachi Ltd Method of checking wire bonding
JPS54102977A (en) * 1978-01-31 1979-08-13 Nec Home Electronics Ltd Test method for semiconductor element
JPS54102976A (en) * 1978-01-31 1979-08-13 Nec Home Electronics Ltd Bonding test method for semiconductor element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL283249A (ja) * 1961-09-19 1900-01-01
US3634930A (en) * 1969-06-12 1972-01-18 Western Electric Co Methods for bonding leads and testing bond strength
US4263547A (en) * 1978-05-10 1981-04-21 The Superior Electric Company Test probe and terminal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501640A (ja) * 1973-05-07 1975-01-09
JPS5067088A (ja) * 1973-10-12 1975-06-05
JPS51120175A (en) * 1975-04-14 1976-10-21 Hitachi Ltd Method of checking wire bonding
JPS54102977A (en) * 1978-01-31 1979-08-13 Nec Home Electronics Ltd Test method for semiconductor element
JPS54102976A (en) * 1978-01-31 1979-08-13 Nec Home Electronics Ltd Bonding test method for semiconductor element

Also Published As

Publication number Publication date
US4441248A (en) 1984-04-10

Similar Documents

Publication Publication Date Title
JPS59134841A (ja) 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム
US7688088B2 (en) Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
KR101182584B1 (ko) Led 패키지의 제조 장치 및 제조 방법
JP2703204B2 (ja) ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法
JP5817361B2 (ja) 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法
JPH05340964A (ja) ウエハ及びチップの試験装置
EP0942466A1 (en) Process for manufacturing semiconductor device and semiconductor component
US20250105063A1 (en) Manufacturing method and test method of power module
JP3208095B2 (ja) 半導体装置の検査装置
US4661771A (en) Method of screening resin-sealed semiconductor devices
US6229321B1 (en) Process for manufacturing high frequency multichip module enabling independent test of bare chip
JPH05206233A (ja) 半導体のエージング装置
JP4983174B2 (ja) ダイオード素子およびダイオード素子の検査方法
JP2839686B2 (ja) フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置
JPS6384132A (ja) ワイヤボンデイング検査方法および検査装置
JP2917553B2 (ja) 半導体装置のエージング方法
US20030210068A1 (en) Apparatus of testing semiconductor
KR0151836B1 (ko) 웨이퍼 레벨 번인 및 테스트 방법
JPH10104301A (ja) パッケージ基板の検査方法
JPH02216475A (ja) 半導体装置の検査方法
KR100546697B1 (ko) 반도체 패키지의 와이어 오픈/쇼트 테스터
JPH08125226A (ja) 発光ダイオードアレイチップの実装方法、実装のための検査方法及びそれに用いる検査装置
JPH10284553A (ja) 半導体装置の検査方法及び半導体装置の検査装置
JP2012134276A (ja) 半導体装置、その製造方法、及び半導体装置の検査方法
JPH1194903A (ja) チップサイズパッケージ半導体の不良解析方法