JPH02216475A - 半導体装置の検査方法 - Google Patents
半導体装置の検査方法Info
- Publication number
- JPH02216475A JPH02216475A JP1037503A JP3750389A JPH02216475A JP H02216475 A JPH02216475 A JP H02216475A JP 1037503 A JP1037503 A JP 1037503A JP 3750389 A JP3750389 A JP 3750389A JP H02216475 A JPH02216475 A JP H02216475A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- lead
- semiconductor device
- wires
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はペレットとリードとを複数本のボンディングワ
イヤで並列接続した半導体装置に関し、特にこれらワイ
ヤのうちの１本がオープン状態になっていることを電気
的に検査する方法に関する。
イヤで並列接続した半導体装置に関し、特にこれらワイ
ヤのうちの１本がオープン状態になっていることを電気
的に検査する方法に関する。
従来、半導体装置において、ベレット上の１つのポンデ
ィングパッドとパッケージの１つのリードとを２本のボ
ンディングワイヤで接続する場合がある。即ち、ポンデ
ィングパッドの寸法、形状に制限があって太いワイヤを
ボンディングできないため、比較的細いワイヤ２本で電
流容量に対処する場合、或いは、組立工程が比較的細い
ボンディングワイヤで標準化されていて、特定の品種の
み太いワイヤをボンディングすることができない場合に
、細いワイヤ２本で電流容量に対処する場合である。
ィングパッドとパッケージの１つのリードとを２本のボ
ンディングワイヤで接続する場合がある。即ち、ポンデ
ィングパッドの寸法、形状に制限があって太いワイヤを
ボンディングできないため、比較的細いワイヤ２本で電
流容量に対処する場合、或いは、組立工程が比較的細い
ボンディングワイヤで標準化されていて、特定の品種の
み太いワイヤをボンディングすることができない場合に
、細いワイヤ２本で電流容量に対処する場合である。
ところで、この種の半導体装置において、ワイヤはボン
ディング直後には正常な状態にあっても、その後の工程
を通る間に切断されたリボンディング界面が剥がれる等
してオープン状態になることがある。特に、樹脂モール
ド型半導体素子では、モールド成形時に溶融樹脂が高圧
で射出されるため、ボンディングワイヤがオープン状態
になることが比較的起こりやすい。
ディング直後には正常な状態にあっても、その後の工程
を通る間に切断されたリボンディング界面が剥がれる等
してオープン状態になることがある。特に、樹脂モール
ド型半導体素子では、モールド成形時に溶融樹脂が高圧
で射出されるため、ボンディングワイヤがオープン状態
になることが比較的起こりやすい。
このため、従来ではボンディングワイヤの接続不良を検
査してこれを除去することが要求されているが、従来で
は２本のボンディングワイヤのうちの１本がオープン状
態になっている半導体装置を電気的に検査することがで
きず、不良半導体装置を除去することができないという
問題がある。
査してこれを除去することが要求されているが、従来で
は２本のボンディングワイヤのうちの１本がオープン状
態になっている半導体装置を電気的に検査することがで
きず、不良半導体装置を除去することができないという
問題がある。
即ち、２本のボンディングワイヤが共にオープンになっ
ている場合には、ベレットとリードとが電気的にもオー
プン状態になっているため、特性選別においてこの不良
装置を容易に選別、排除できる。ところが、２本のワイ
ヤのうちの１本のみがオーブン状態になっている場合に
は、ペレットとリードとが他方のワイヤで接続されてい
るため、従来の特性選別方法ではこの不良素子を電気的
に検知して選別、排除することができない。
ている場合には、ベレットとリードとが電気的にもオー
プン状態になっているため、特性選別においてこの不良
装置を容易に選別、排除できる。ところが、２本のワイ
ヤのうちの１本のみがオーブン状態になっている場合に
は、ペレットとリードとが他方のワイヤで接続されてい
るため、従来の特性選別方法ではこの不良素子を電気的
に検知して選別、排除することができない。
このように１本のワイヤのみがオープンになっている半
導体装置はワイヤの電流容量が良品の半分になっている
ため明らかに不良半導体装置であり、これが排除されず
に最終工程まで流れ、出荷されてしまうという問題が生
している。
導体装置はワイヤの電流容量が良品の半分になっている
ため明らかに不良半導体装置であり、これが排除されず
に最終工程まで流れ、出荷されてしまうという問題が生
している。
本発明は１本のワイヤのみがオープンになっている半導
体装置を検査して、これを選別除去することを可能にし
た半導体装置の検査方法を提供することを目的とする。
体装置を検査して、これを選別除去することを可能にし
た半導体装置の検査方法を提供することを目的とする。
本発明の半導体装置の検査方法は、半導体ペレットの１
つのパッドとパッケージの１つのリードとを複数本のボ
ンディングワイヤで並列接続している半導体装置の検査
に際し、１本のボンディングワイヤの溶断電流値をボン
ディングワイヤの本数倍し、これよりも小さい電流をパ
ッドとリード間に印加してボンディングワイヤの接続状
態を検査している。
つのパッドとパッケージの１つのリードとを複数本のボ
ンディングワイヤで並列接続している半導体装置の検査
に際し、１本のボンディングワイヤの溶断電流値をボン
ディングワイヤの本数倍し、これよりも小さい電流をパ
ッドとリード間に印加してボンディングワイヤの接続状
態を検査している。
〔作用］
上述した方法では、少なくとも一本のワイヤがオープン
状態にあるときには、接続されている他のワイヤに溶断
電流値以上の過電流が流れることになり、他のワイヤが
溶断され、パッドとリードとの間が完全にオープンとな
り、半導体装置の不良を電気的に検査することが可能と
なる。
状態にあるときには、接続されている他のワイヤに溶断
電流値以上の過電流が流れることになり、他のワイヤが
溶断され、パッドとリードとの間が完全にオープンとな
り、半導体装置の不良を電気的に検査することが可能と
なる。
次に、本発明を図面を参照して説明する。
第１図乃至第３図は本発明の一実施例を説明するための
図である。
図である。
先ず、−船釣な半導体装置についてみると、ある与えら
れたパッケージ内に配線されたボンディングワイヤでは
、第１図に示すように、種々の電流パルス幅に対して溶
断電流とボンディングワイヤ径の相関がある。したがっ
て、製造する半導体装置におけるボンディングワイヤ径
と電流パルス幅に基づいてこの相関を予め実験的に求め
ておけば、その半導体装置における溶断電流値を求める
ことができる。
れたパッケージ内に配線されたボンディングワイヤでは
、第１図に示すように、種々の電流パルス幅に対して溶
断電流とボンディングワイヤ径の相関がある。したがっ
て、製造する半導体装置におけるボンディングワイヤ径
と電流パルス幅に基づいてこの相関を予め実験的に求め
ておけば、その半導体装置における溶断電流値を求める
ことができる。
そこで、ここでは第２図（ａ）に示すように、コレクタ
リード２と一体のリードフレーム１上に搭載したトラン
ジスタ素子ＩＣのエミッタパッドＥとエミッタリード３
を２本のワイヤＷｌ、Ｗ２で並列に接続し、ペースパッ
ドＢとベースリード４を１本のワイヤＷ３で接続した半
導体装置を選別する例を示す。
リード２と一体のリードフレーム１上に搭載したトラン
ジスタ素子ＩＣのエミッタパッドＥとエミッタリード３
を２本のワイヤＷｌ、Ｗ２で並列に接続し、ペースパッ
ドＢとベースリード４を１本のワイヤＷ３で接続した半
導体装置を選別する例を示す。
先ず、ワイヤＷｌ、Ｗ２の径寸法と、これに通電しよう
とする電流パルスに基づいて、第１図から１本のワイヤ
に対する溶断電流値を求める。
とする電流パルスに基づいて、第１図から１本のワイヤ
に対する溶断電流値を求める。
次いで、このトランジスタのベースリード４に適宜の電
流を印加してトランジスタをオンさせた状態とした上で
１．コレクタリード２とエミッタリード３との間に溶断
電流値の１．５倍の電流パルスを通流する。このとき、
エミッタパッド巳とエミッタリード３は２本のワイヤＷ
ｌ、Ｗ２で並列接続されているため、溶断電流は２本の
ワイヤＷ１゜Ｗ２に夫々分流して溶断電流値の０．７５
倍の電流しか流れず、したがって第２図（ｂ、 ）のよ
うに、ワイヤＷｌ、Ｗ２が切断されることはない。これ
により、良品としての半導体装置として検査が終了され
る。
流を印加してトランジスタをオンさせた状態とした上で
１．コレクタリード２とエミッタリード３との間に溶断
電流値の１．５倍の電流パルスを通流する。このとき、
エミッタパッド巳とエミッタリード３は２本のワイヤＷ
ｌ、Ｗ２で並列接続されているため、溶断電流は２本の
ワイヤＷ１゜Ｗ２に夫々分流して溶断電流値の０．７５
倍の電流しか流れず、したがって第２図（ｂ、 ）のよ
うに、ワイヤＷｌ、Ｗ２が切断されることはない。これ
により、良品としての半導体装置として検査が終了され
る。
一方、第３図（ａ）に示すように、２本のワイヤＷｌ、
Ｗ２の一方、ここではワイヤＷ１がオープンになってい
る場合には、上述と同様にトランジスタをオンして、コ
レクタリード２とエミッタリード３間に溶断電流値の１
．５倍の電流パルスを通流すると、接続されているワイ
ヤＷ２に全ての電流が印加されるため、第３図（ｂ）の
ように過電流状態となってワイヤＷ２が溶断される。こ
の結果、エミッタリードが電気的にオーブンになり、後
工程の電気特性選別で特性測定が不可能となり、不良半
導体装置として選別され、除去される。
Ｗ２の一方、ここではワイヤＷ１がオープンになってい
る場合には、上述と同様にトランジスタをオンして、コ
レクタリード２とエミッタリード３間に溶断電流値の１
．５倍の電流パルスを通流すると、接続されているワイ
ヤＷ２に全ての電流が印加されるため、第３図（ｂ）の
ように過電流状態となってワイヤＷ２が溶断される。こ
の結果、エミッタリードが電気的にオーブンになり、後
工程の電気特性選別で特性測定が不可能となり、不良半
導体装置として選別され、除去される。
なお、このワイヤ選別と電気特性選別は、通常同一の試
験機で実施できる。
験機で実施できる。
ここで、本発明は、ベレット上の１つのポンディングパ
ッドとパッケージの１つのリードとを３本以上のワイヤ
で接続する半導体装置においても同様に通用できる。
ッドとパッケージの１つのリードとを３本以上のワイヤ
で接続する半導体装置においても同様に通用できる。
例えば、３本のワイヤの場合には、ワイヤ１本の溶断電
流の２倍以上で３倍未満の電流を流せばよい。これによ
り、３本のワイヤのうち１本または２本がオーブンの場
合には、残りのワイヤが溶断され、そのリードとポンデ
ィングパッド間は電気的にオーブン状態となり、次の電
気特性選別において不良として選別されることになる。
流の２倍以上で３倍未満の電流を流せばよい。これによ
り、３本のワイヤのうち１本または２本がオーブンの場
合には、残りのワイヤが溶断され、そのリードとポンデ
ィングパッド間は電気的にオーブン状態となり、次の電
気特性選別において不良として選別されることになる。
以上説明した様に本発明は、１本のボンディングワイヤ
の溶断電流値をボンディングワイヤの本数倍したよりも
小さい電流をパッドとリード間に印加しているので、少
なくとも一本のワイヤがオープン状態にあるときには、
接続されている他のワイヤが溶断されてパッドとリード
との間が完全にオーブンとなり、半導体装置の不良を電
気的に検査することが可能となる。
の溶断電流値をボンディングワイヤの本数倍したよりも
小さい電流をパッドとリード間に印加しているので、少
なくとも一本のワイヤがオープン状態にあるときには、
接続されている他のワイヤが溶断されてパッドとリード
との間が完全にオーブンとなり、半導体装置の不良を電
気的に検査することが可能となる。
第１図は本発明におけるワイヤ径と溶断電流の相関を示
す図、第２図（ａ）及び第２図（ｂ）は半導体装置が良
品の場合の選別方法を示す半導体装置の内部平面図、第
３図（ａ）及び第３図（ｂ）は半導体装置が不良品の場
合の選別方法を示す半導体装置の内部平面図である。 １・・・リードフレーム、２・・・コレクタリード、３
・・・エミッタリード、４・・・ベースリード、ＩＣ・
・・トランジスタペレット、Ｅ・・・エミッタパッド、
Ｂ・・・ペースパッド、Ｗｌ、Ｗ２．Ｗ３・・・ボンデ
ィングワイヤ図 第３図 （ａ） 第２図 （ａ） （ｂ） ３ユミ１．．２ノーＦ
す図、第２図（ａ）及び第２図（ｂ）は半導体装置が良
品の場合の選別方法を示す半導体装置の内部平面図、第
３図（ａ）及び第３図（ｂ）は半導体装置が不良品の場
合の選別方法を示す半導体装置の内部平面図である。 １・・・リードフレーム、２・・・コレクタリード、３
・・・エミッタリード、４・・・ベースリード、ＩＣ・
・・トランジスタペレット、Ｅ・・・エミッタパッド、
Ｂ・・・ペースパッド、Ｗｌ、Ｗ２．Ｗ３・・・ボンデ
ィングワイヤ図 第３図 （ａ） 第２図 （ａ） （ｂ） ３ユミ１．．２ノーＦ
Claims (1)
- １、半導体ペレットの１つのパッドとパッケージの１つ
のリードとを複数本のボンディングワイヤで並列接続し
ている半導体装置の検査に際し、１本のボンディングワ
イヤの溶断電流値をボンディングワイヤの本数倍し、こ
れよりも小さい電流を前記パッドとリード間に印加して
ボンディングワイヤの接続状態を検査することを特徴と
する半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037503A JPH02216475A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1037503A JPH02216475A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216475A true JPH02216475A (ja) | 1990-08-29 |
Family
ID=12499327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1037503A Pending JPH02216475A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216475A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326073A (ja) * | 1991-04-26 | 1992-11-16 | Nec Yamagata Ltd | 半導体装置の測定装置 |
| IT201700000460A1 (it) * | 2017-01-03 | 2018-07-03 | St Microelectronics Srl | Procedimento per realizzare prodotti a semiconduttore, prodotto e dispositivo a semiconduttore corrispondenti |
| JP2020155690A (ja) * | 2019-03-22 | 2020-09-24 | 三菱電機株式会社 | 半導体装置 |
-
1989
- 1989-02-17 JP JP1037503A patent/JPH02216475A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326073A (ja) * | 1991-04-26 | 1992-11-16 | Nec Yamagata Ltd | 半導体装置の測定装置 |
| IT201700000460A1 (it) * | 2017-01-03 | 2018-07-03 | St Microelectronics Srl | Procedimento per realizzare prodotti a semiconduttore, prodotto e dispositivo a semiconduttore corrispondenti |
| US10153229B2 (en) | 2017-01-03 | 2018-12-11 | Stmicroelectronics S.R.L. | Method of manufacturing semiconductor products, corresponding semiconductor product and device |
| JP2020155690A (ja) * | 2019-03-22 | 2020-09-24 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| JP2020150116A (ja) | 半導体装置およびその製造方法 | |
| JPS59134841A (ja) | 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム | |
| US5521511A (en) | Method and device for testing integrated power devices | |
| US5085084A (en) | Method and apparatus for testing lead bonds and detecting failure | |
| US7279921B1 (en) | Apparatus and method for testing power and ground pins on a semiconductor integrated circuit | |
| JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
| US20070001705A1 (en) | Integrated circuit and circuit board | |
| JPH02216475A (ja) | 半導体装置の検査方法 | |
| US5998853A (en) | Methods and apparatus for electrical marking of integrated circuits to record manufacturing test results | |
| JPS6130044A (ja) | 半導体チツプの検査方法 | |
| US4661771A (en) | Method of screening resin-sealed semiconductor devices | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| JPH02134840A (ja) | 半導体装置 | |
| JPH05326850A (ja) | 半導体装置 | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| KR100548002B1 (ko) | 와이어 본딩 모니터링 시스템을 이용한 자재 오염 검출방법 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| JPH04343246A (ja) | 半導体検査装置の検査方法 | |
| KR100203930B1 (ko) | 패드가 형성된 금속 배선을 갖는 반도체 칩 | |
| CN121254042A (zh) | 一种基于ate批量检测芯片封装键合虚焊脱焊的方法 | |
| JPS6112040A (ja) | 半導体装置の検査方法 | |
| JPH0286142A (ja) | 半導体装置の製造方法及び試験機能をそなえた半導体装置 | |
| JPS61290734A (ja) | 半導体装置およびその製造方法 |