JPS59139659A - 電子回路装置のリ−ド形成法 - Google Patents

電子回路装置のリ−ド形成法

Info

Publication number
JPS59139659A
JPS59139659A JP58226841A JP22684183A JPS59139659A JP S59139659 A JPS59139659 A JP S59139659A JP 58226841 A JP58226841 A JP 58226841A JP 22684183 A JP22684183 A JP 22684183A JP S59139659 A JPS59139659 A JP S59139659A
Authority
JP
Japan
Prior art keywords
lead
package
envelope
lsi
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58226841A
Other languages
English (en)
Inventor
Kanji Otsuka
寛治 大塚
Hiroshi Hososaka
細坂 啓
Mitsuo Miyamoto
宮本 光男
Tamotsu Usami
保 宇佐美
Kenryo Kawada
川田 健了
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58226841A priority Critical patent/JPS59139659A/ja
Publication of JPS59139659A publication Critical patent/JPS59139659A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はたとえは高密度、高速ロジック用セラミンクパ
ッケージ型LSI(大規模集積回路)に関する。
従来、高密度、高速ロジック用セラミックパッケージ型
LSI(以下単にLSIパッケージと称する8 )はM
I8セラミックパッケージ構造からなり、プリント基板
(プリント板)等の配線基板にリードを介して取り付け
られる、このLSIバフケージはプリント板側のセラミ
ック板(セラミンク基板)からなる外囲器(ベース)内
に#:導体素子(ベレット)を固定するとともに、プリ
ント板から離れる他のセラミック板からなる外囲器(キ
ャップ)の外面に放熱用の金属からなるヒートシンク(
フィン)が設けられている。
しかし、従来の積層セラミ2クパツケージ構造では次の
ような欠点がある。
(1)積層セラミックパッケージ構造は多数枚のセラミ
1.り板な積み重ねたり、各セラミック板にスルーホー
ルを設けてこの孔に導市材を充満させ、セラミ’7り板
上下面の配線を電気的に接続させるなど抱雑となること
から製造コストが高い。
(21yL咎セラミ・ンクバンケージ構造はセラミック
基板に形成するメタライズ層の加工寸法の公差を±1%
以内の値にすることがむずかしい。したがってセラミン
ク板上にメタライズされて形成されたリードの内端とベ
レットの電極とをワイヤで接続するボンディング作業に
あって、公差が太きいため自動化が困難となり、ボンデ
ィング加工時間が大きくなる。また、信頼性も悪くなる
8(3)  配線が導電性ペーストのメタライズによる
ため、抵抗が高くなりやすく、低抵抗にするためにメタ
ライズ幅を大きくとることからパッケージ全体が大きく
なり易い。
(4)  メタライズ配線間隔はスルーホールの孔径と
の関係から、スルーホール径(たとえは一般的な技術的
最小値は0.3 mmφ)よりも小さくできない。
このためLSIパッケージの小型化が図ねない。
すなわち、従来ではゲート数が100.IJ−ド数が5
0程度のものが最も大規模なものであるが、素子数90
00個、ゲート数400.リード数100程度のLSI
が要求される現在にあっては、従来の稍層パッケージ構
造で作ると極めて大きなものとなってしまい好ま1.<
ない。
(5)放熱板はペレットを取り付けたベースに直接固定
さtず、キャップに固定さハている。(、たがって、熱
の大部分はベース、ベースとキャップとの接合枠部、キ
ャップ、放熱板の順序で伝わるため、放熱性が低い8ま
た、セラミック自体は金属等に較べて熱伝導度が低いと
いう欠点もある。
本発明はこのような欠点を解消するもσ)であって、そ
の目的は低床なLSIパンケージを提供すまた、本発明
の他の目的は、自動ワイヤボンディングの可能な構造の
LSIパンケージを提供することにある。
また、本発明の他の目的は、LSIパ、ケージの小型化
を図ることにある。
また、本発明のさらに他の目的は気密性等の信頼度の高
いLSIパンケージを提供することにある。
また、本発明の他の目的は配線の低抵抗化を図ることに
ある。
さらに、本発明の他の目的は熱抵抗を可及的に低く1″
ることによって放熱性の良好なLSIパッケージを提供
することにある。
このような目的を達e′f′るために本発明の一実施例
は、支持用または電極用リードσ)一部によりパッケー
ジを外枠に支持(、た状態で残りのリードの整形を行な
うものである。
第1図は本発明適用EまたLSIパ、ケージのを示す。
同図において1は例えば矩形のセラミ、り板からなる第
1外囲器である。この第1外凹器1けプリント板などか
らなる配線板(図示せず)K対面(図では上面がフリン
ト板に対面1−る。)する。そして、その反対面(必中
下面)の中央部は窪み2を有1−ている。3は前記第1
外囲器1と同じ大きさのセラミック板からなる第2外囲
器であって、その中央部は円形又は角形に抜けている8
そ(、て、この円形部又は角形は2段の段付孔となって
いて、下面の広径部には熱伝導度の良好なモリブデン、
タングステンなどがちなる金槁板(支持板)4がカラス
5を介し、て固定さ才′Iている。また、金属とガラス
は接合強度が弱いことから、補強板6を用い、この補強
板6と第2外囲器3とで前記支持板4を挾み込むように
している。fなわち、補強板6は外周は第2外囲器3と
同じ形状をし、内周は第2外囲器3の内径部と同じ大き
さになっていて、ガラス7で第2外囲器3および支持板
4に接着1ている。
また、8は前記第1外囲器lと第2外囲器3と力量πガ
ラス9を介[て挾持固着さJする複数のリードである。
このリード8はコバール、鉄−ニノケル42合金等の薄
板をエツチングやプレスによって形成されたものであり
、第1外囲器1と第2外囲器3とからなるパンケージ部
10の内にあっては、第2外囲器3の上面に沿って延ひ
るとともに、パンケージ部10の外にあっては2箇所で
屈曲し、その先端部は第1外囲器Jの上面とほぼ同一の
平面上あるいに前記上面よりわずかに突出〔た面に沿う
ように延びている。そして、これらのリード8の外端部
はプリント配線基板(図示せず)の端子部に重なり合う
ようになっている、また、11は素子数か/ことえは9
000個を有するシリコン板からなるLSI素子(ペレ
ット)であって、前記支持板4のパッケージ部10の内
面に例えば金−シリコン共晶合金ハ☆j2を介[て固定
されている。13は金線あるいはアルミニウム線等から
なるワイヤであって、超音波ボンディング方法や熱圧着
方法でペレットの電極とリード8の内端を繋いでいる。
j4は銅、アルミニウム等の熱伝導度の艮好な金属等か
らなる柱状のヒートシンクであり、圧接又は鑞付けによ
って前記支持板4の外面(図中下面)に固定さねている
。なお、このヒートシンクπは第5図に示すように、放
熱フィンを取り付け、放熱性をさらに高めて本よい。
つぎに、このようなLSIパ、ケージの製造工程につい
て第2図を用いて簡単に説明する。(at、第3図で示
すようなリードフレーム15を用意する。このリードフ
レーム15はシリコンの熱膨張係数と近似するコバール
や42合金等からなる薄い板、たとえば0.1 mmの
厚さの板をエツチング技術や精密プレス技術を用いて形
成する。この場合、各リード8間の距離は板厚とほぼ同
じ程度まで狭く形成できる。また寸法公差は±0.2〜
03%にすることができる。各リード8は矩形枠からな
るリム16の各辺から枠中央に向かって延びている。
また、矩形枠の四隅は幅広に形5Vさねており、該部I
Qj円形あるいは長孔からなるハンドリングおよび位値
決め用のカイト孔17が設H1−)ねでいる。
また、矩形枠の四隅にはダミーリードJ8が設けられて
いる。このダミーリード181/(は凹部19が設けら
4、外力を加えると簡単に四部19で破断するようKな
っている。この凹部19は紀1゜第2外囲器1,3の外
周縁部上に位置する部分に設けられている。
(b)、このようなリードフレーム15の各リード8の
先端t)ワイヤ取付部に蒸着法あるいはめっき法によっ
てアルミニウム被膜あるいは金披膜を形成する。(cl
、ヒートシンク14を固定した支持板4を補強板6およ
び高信頼度σ)低融点フリットガラスを用いて第2外囲
器3に固定1−る、(cll、ペレット]1を支持板の
ペレットを掴り付ける部分に部分的に形成し7たAu層
を介(て支持板4に固定−′t7−0(el、ペレット
の菫、極とリードとび)間をワイヤボンディングにより
電気的に接続する。(fl、第1外囲器1を第2外囲器
3に低融点カラスフリットを介して重ね合せ、第4図に
示すように、加熱溶融により一体的に気密封止する。
(g)、パ、ケージ部10から突出するり一ド8の表面
KXP田をめっきする。(hl、リード8のみをリム1
6の付は根部分で切@する。この状態では、各リードは
電気的に独立]、ていることから、(1)、リードフレ
ームのまま取り扱って各パッケージの特性測定を行ない
、選別分類する。(j)、前記測定の結果、良品けり一
ドを折り曲は成形する。(kl、リム部をダミーリード
18の凹部19から破断させて、第1図で示すLSIパ
、ケージを得る。
こσ)ようにして製造さハたLSIパッケージσつぎの
ような効果を奏する。
(1)  金属板からリードフレームを形成し7、この
リードフし・−ムを第1・第2外囲器で挾持接着するだ
けであり、従来のように、スルーホール部等を有するセ
ラミンク板の和1層などにくらベニ数が不妊くなるはめ
、製造コストが軽減される。
(2)  リードはリードフレームの状態で第1・第2
外囲器で挾持接着することから、各リードの間隔は加工
時の寸法が保持さJまた状態で第1・第2外囲器に固定
される。このため、ワイヤボンティングにあっては、自
動ボンダーを用いても正確なワイヤボンディングかでき
る。したがって、ワイヤボンディングの作業性が著しく
向上する。
(3)  η−ドは従来のメタライズに代わり、コバー
ル、鉄−ニッケル42合金等の金属で形作れるため、抵
抗が低くなる。
(4)  金属板からリードフレームを作るため、各リ
ード間の距離は0.1 mm程度にまで狭くすることが
できる、このため、従来の接層セラミンクバフケージ構
造に較べて製品の小型化を図ることができる。
(5)放熱板(″ヒートシンク)に回路累子を取付けた
第2外囲器側に固定されている。し7たがって、伝熱抵
抗が軽減され、放熱効果が向上する。
(6)第1・第2外囲器、支持板各部の接着は低融点ガ
ラスシール方式と(でいるため、気密性等の信頼度が高
い。
(7)第1・第2外囲器はアルミナからなる絶縁物で形
+1iVされ−rいるため、容址ケ低減できる。
(8)  従来の積層セラミ、クバ、ケージ構造に較べ
て材質組合せを単純化できる。また、この−例走して、
第2外囲器へQ)支持板の取り付けを銀鑞等で行なうと
、セラミックにメタライズ、メッキ等が必要となるが、
封止用ガラスで取付けることにより工程を簡略化できる
(9)  リードはプリント基板(プリント配線基板)
に重ね合せる構造となっている。 1.、、たかって、
プリント基板においては、リードを挿し込む孔を設けな
くともよい・ことから、プリント基板の配線ノくターン
の微細化を図ることができ、実装密度σ巾」上を図るこ
とができる。tた、各リードにプリント基板に半田等を
介して固定さJIるか、この際、パッケージ部に外力が
加わっても、リードの屈曲部が弾力的に作用するため、
リードがプリント基板から剥離することがない。
第5図にdダミーリード18によりリム16に支持さf
q*LsIパッケージ20をプリント基板(プリント配
線基板)22に取付けた。LSIノぐンケージ20のヒ
ートシンク]4vC1d71Aフィン21が取り付けら
ねでいる。LSIノ・ノケージはダミーリード18VC
よりリム16π支持ahた状態で市販することもできる
。その場合、市販されたLSIパッケージは使用者側で
プリント基板に取付けることになるが取付けにあたって
は、前記リードフレーム15のリム16の隅部のガイド
孔17を利用してプリント基板22 K位置決めを行な
い、リード8を半田でプリント基板2204重層に固定
(5、その稜、リム16を把んでプリント基板22から
遠ざかるように引@離すことにより。
ダミーリード18の凹部19を破断12、パッケージを
リム]6から分#することができる。このように、ダミ
ーリード18によりリム16に支持接続さねた状態でL
SIパ・ノケージを販売しても前記カイト孔17を利用
(、てプリント基板への取り付けを正確に行うことがで
き、捷た凹部19の部分から簡単Wパッケージをリム1
6から分離イることができる。
なお、本発明は前記実施例に限定さねない。たとλは、
前記第2外囲器中央の支持板とヒートシンク等の放熱部
を例えばMo、酸化べIJ IJウム等の同一材料で一
体的に形成(−5でもよい。オた、第2外囲器を金属板
で作り、第1外囲器と接する周縁部に絶縁物を被着させ
る構造でもよい。また、第6図に示すように、第2外囲
器30への支持板31の取り付けは補強板を用いること
なく、カラス32で固定するようにしてもよい。こIり
際、支持板31の周縁を被うようにカラスを耐着させる
以上のように、本発明のLSIパッケージによりば、リ
ードを金属を用いて形成することから、従来のようにメ
タライズしたもσ)よりも電気抵抗が低くなる。(たが
って、リードの幅を狭くできる。捷たリード間隔を狭く
することができるσ)で、LSIパッケージの小型化を
図ることができる。
また、ベレントを固定(、た外囲器側に、しかも熱伝導
度σ)良好な板に放熱体を固定する構造することにより
、従来の批棹tsrノく、ケージに較べて極めて放熱性
が良好となる。、 また、本発明によtlげ、金属板からリードフレームを
作るため、各部の位置関係が正しく保たれる。また、リ
ードフレームに設けたカイト孔等を用いることにより、
各種の組立、取り付けの自動化な図ることができる。
また、ガラス封止構造とすることにより、気密性が優れ
、信頼度の高いLSIパ、ン夛−ジを提供することがで
きる。
さらに、この発明によれは、各部の構造が単純化できる
ため、材料軽減1組立σ)容易性等の理由から、安価な
LSIパッケージを提供イることかできるなど多くの効
果を奏する1、
【図面の簡単な説明】
第1図は本発明を適用したセラミックパンケージ型半導
体装1〃の酊11A’i t¥1.第2図d本発明の実
施例の製造工程を示す工程図、第3図1i1使用する1
)−ドフレームの平面図、第4図は封止工程後の組立状
態を示す平面図、第5図はダミーリードによりリム16
に支持接続さ7またLSIパ、ケージをプリント基板に
取り付けた状態を示す断面図、第6図は他のパッケージ
構造の一部断面図である、1・・・第1外囲器、2・・
・窪み、3・・・第2外囲器、4・・・金属板(支持板
)、5・・・カラス、6・・・補強板、7・・・ガラス
、8・・・リード、9・・・ガラス、】0・・・パッケ
ージ部、11・・・回路素子、12・・・金−シリコン
共晶合金層、13・・・ワイヤ、j4・・・ヒートシン
ク、15・・・リードフレーム、16・・・リム、17
・・・ガイド孔、18・・・ダミーリード、19・・・
凹部、20・・・LSIパッケージ、21・・・放熱フ
ィン、22・・・プリント基板、30・・・第2外囲器
、3】・・・支持枦、32・・・ガラス。 2、”、   i  Il 第  3  渕        77  、、、、/a
′  / 61°92 図

Claims (1)

    【特許請求の範囲】
  1. 1、複数のリードが封止体より突出し、複数σ)リード
    または支持用リードにより外枠に支持さfまた状態で、
    上記複数のリードのうち所望のものを所定の形状に形成
    することを特徴とする電子回路装置のリード形成法。
JP58226841A 1983-12-02 1983-12-02 電子回路装置のリ−ド形成法 Pending JPS59139659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58226841A JPS59139659A (ja) 1983-12-02 1983-12-02 電子回路装置のリ−ド形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58226841A JPS59139659A (ja) 1983-12-02 1983-12-02 電子回路装置のリ−ド形成法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2477377A Division JPS53110371A (en) 1977-03-09 1977-03-09 Ceramic package type semiconductor device

Publications (1)

Publication Number Publication Date
JPS59139659A true JPS59139659A (ja) 1984-08-10

Family

ID=16851404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58226841A Pending JPS59139659A (ja) 1983-12-02 1983-12-02 電子回路装置のリ−ド形成法

Country Status (1)

Country Link
JP (1) JPS59139659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364077U (ja) * 1986-06-02 1988-04-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6364077U (ja) * 1986-06-02 1988-04-27

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
US5602059A (en) Semiconductor device and method for manufacturing same
US5381039A (en) Hermetic semiconductor device having jumper leads
JP3009788B2 (ja) 集積回路用パッケージ
US3996603A (en) RF power semiconductor package and method of manufacture
WO1991006978A2 (en) Multi-layer lead frames for integrated circuit packages
JPH0294532A (ja) 半導体パッケージ及びそれを用いたコンピュータ
JPH0454973B2 (ja)
JPH08279591A (ja) 半導体装置とその製造方法
JPH06342853A (ja) 半導体素子用パッケージ
US3943556A (en) Method of making a high frequency semiconductor package
JPS59139659A (ja) 電子回路装置のリ−ド形成法
JPH0645504A (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JPS59139658A (ja) 電子回路装置
JPH03196664A (ja) 半導体素子収納用パッケージ
JPS60258944A (ja) 集積回路装置
JPS59139652A (ja) 電子回路装置の実装構造
JPS6120143B2 (ja)
JPS59139653A (ja) 電子部品の実装法
JPS59139657A (ja) 電子素子用リ−ドフレ−ム
CN1331217C (zh) 晶片封装结构及其基板
JPS6217382B2 (ja)
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH05121577A (ja) 高電流用密封パツケージ