JPS59144155A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS59144155A JPS59144155A JP58018152A JP1815283A JPS59144155A JP S59144155 A JPS59144155 A JP S59144155A JP 58018152 A JP58018152 A JP 58018152A JP 1815283 A JP1815283 A JP 1815283A JP S59144155 A JPS59144155 A JP S59144155A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- terminal
- integrated circuit
- packages
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、集積回路の端子の配列に関し、特に電源およ
び接地端子の配列に関する。
び接地端子の配列に関する。
従来技術
従来、集積回路の端子数は２０本程度であシ、そのうち
１個が電源端子として使用され、他の１個が接地端子と
される。そして、集積回路を搭載するプリント配線板に
は集積回路の端子を接続するスルーホールが設けられて
いて、上記電源端子。
１個が電源端子として使用され、他の１個が接地端子と
される。そして、集積回路を搭載するプリント配線板に
は集積回路の端子を接続するスルーホールが設けられて
いて、上記電源端子。
接地端子に対向する位置のスルーホールには電源配線お
よびＧＮＤ配線がなされている。従って、集積回路をプ
リント配線板に実装する場合は、集積回路の向きを一定
にして、電源端子、接地端子等がそれぞれ電源配線およ
びＧＮＤ配線に接続されるように搭載する必要がある。
よびＧＮＤ配線がなされている。従って、集積回路をプ
リント配線板に実装する場合は、集積回路の向きを一定
にして、電源端子、接地端子等がそれぞれ電源配線およ
びＧＮＤ配線に接続されるように搭載する必要がある。
第１図は、従来の集積回路パッケージの一例を示す平面
図であシ、集積回路パンケージ１の一辺には、パッケー
ジの方向を示すだめのマーク２が付され、対向する２辺
（長い方）には同数の端子が等間隔で配列されていて、
そのうちの１個が電源端子３とされ、他の１個が接地端
子４とされ、残りは信号端子５とされている。第２図は
、上記集積回路パッケージ１を搭載するプリント配線板
６を示す平面図であシ、パッケージ１の端子配列に対応
してスルーホールが配列穿設されている。
図であシ、集積回路パンケージ１の一辺には、パッケー
ジの方向を示すだめのマーク２が付され、対向する２辺
（長い方）には同数の端子が等間隔で配列されていて、
そのうちの１個が電源端子３とされ、他の１個が接地端
子４とされ、残りは信号端子５とされている。第２図は
、上記集積回路パッケージ１を搭載するプリント配線板
６を示す平面図であシ、パッケージ１の端子配列に対応
してスルーホールが配列穿設されている。
プリント配線板６には、複数の集積回路を配列して搭載
できるように複数組のスルーホールが設けられているが
各組における電源用スルーホール７およびＧＮＤ用スル
ーホール８は、プリント配線板の設計の簡略化のため、
相対的に同じ位置に設けられている。従って、該プリン
ト配線板に第１図に示し／ヒ集積回路パッケージ１を搭
載するときは、マーク２を図中上方に位置させた向きで
搭載しなければならない。
できるように複数組のスルーホールが設けられているが
各組における電源用スルーホール７およびＧＮＤ用スル
ーホール８は、プリント配線板の設計の簡略化のため、
相対的に同じ位置に設けられている。従って、該プリン
ト配線板に第１図に示し／ヒ集積回路パッケージ１を搭
載するときは、マーク２を図中上方に位置させた向きで
搭載しなければならない。
第３図は、パッケージ１０，１１をプリント配線板上に
実装し、パッケージ１０と１１の所要の信号端子相互間
を配線した例を示す。すなわら、パッケージ１０，１１
の所要端子間の配線１２は、プリント配線板に形成され
た配線可能な軌道（配線チャネル）１３．１４を通して
配線される。この配置腺は複雑である。第４図のように
パッケージ１０．１１を長手方向に配置すれば、配線軌
道１４のみを使用して上述と同じ端子間を配線すること
ができるが、プリント配線板上のほとんどの実装場所に
、他の集積回路パッケージおよび電子部品等が実装され
ているため、第４図のように配置を変更することはかな
υ困難である。
実装し、パッケージ１０と１１の所要の信号端子相互間
を配線した例を示す。すなわら、パッケージ１０，１１
の所要端子間の配線１２は、プリント配線板に形成され
た配線可能な軌道（配線チャネル）１３．１４を通して
配線される。この配置腺は複雑である。第４図のように
パッケージ１０．１１を長手方向に配置すれば、配線軌
道１４のみを使用して上述と同じ端子間を配線すること
ができるが、プリント配線板上のほとんどの実装場所に
、他の集積回路パッケージおよび電子部品等が実装され
ているため、第４図のように配置を変更することはかな
υ困難である。
上述のように、従来の集積回路パッケージをプリント配
線板に搭載するに当っては、パッケージ相互間の配線が
複雑になり、配線が長くなるという欠点がある。
線板に搭載するに当っては、パッケージ相互間の配線が
複雑になり、配線が長くなるという欠点がある。
第５図は、正方形状の集積回路パッケージの４辺にすべ
て端子が配列され、複数個の電源端子３および複数個の
ＧＮＤ端子４を図中左右対称になるように設けた従来の
ＴＡＢ ＩＣを示す。第６図および第７図は、第５図
に示す端子構造のＴＡＢＩＣ２１と２２をセラミック配
線板上に実装し、所要の端子間を配線したものを示す。
て端子が配列され、複数個の電源端子３および複数個の
ＧＮＤ端子４を図中左右対称になるように設けた従来の
ＴＡＢ ＩＣを示す。第６図および第７図は、第５図
に示す端子構造のＴＡＢＩＣ２１と２２をセラミック配
線板上に実装し、所要の端子間を配線したものを示す。
この場合ＴＡＢ ＩＣ２１，２２はそれぞれマーク２が
図中左下力になるように配置される。第６図はＴＡＢ
ＩＣ２１，２２を図中縦方向に配置してマルチチップパ
ッケージ上で配線可能な軌道（配線チャネル）２０によ
って所要端子間を接続した例を示１〜、第７図はＴＡＢ
ＩＣ２１，２２を横方向に配置して配線チャネル１
９によって所要端子間を接続した例を示す。この場合も
配線が複雑であシ、配線長が長くなることは前述と同様
である。
図中左下力になるように配置される。第６図はＴＡＢ
ＩＣ２１，２２を図中縦方向に配置してマルチチップパ
ッケージ上で配線可能な軌道（配線チャネル）２０によ
って所要端子間を接続した例を示１〜、第７図はＴＡＢ
ＩＣ２１，２２を横方向に配置して配線チャネル１
９によって所要端子間を接続した例を示す。この場合も
配線が複雑であシ、配線長が長くなることは前述と同様
である。
以上説明した通り、従来の集積回路パッケージは、配線
板上に実装する際の配置方向が限定されるため、パッケ
ージ配置の自由度がなく、配線が複雑で長くなるという
欠点がある。、 正方形状のパッケージの４辺の端子数、端子間隔、端子
配列順をすべて同一とし、９０°回転させても電源端子
、ＧＮＤ端子が同じ位置になるようにしたのもあるが、
４つの辺の端子配列すべて同一にすることは、集積度が
高く、かつ端子数のかなシ多いものでなければ採用する
ことができない。
板上に実装する際の配置方向が限定されるため、パッケ
ージ配置の自由度がなく、配線が複雑で長くなるという
欠点がある。、 正方形状のパッケージの４辺の端子数、端子間隔、端子
配列順をすべて同一とし、９０°回転させても電源端子
、ＧＮＤ端子が同じ位置になるようにしたのもあるが、
４つの辺の端子配列すべて同一にすることは、集積度が
高く、かつ端子数のかなシ多いものでなければ採用する
ことができない。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、集積回路
パッケージの搭載方向に自由度を持たせることによシ配
線板の配線を簡素化し、かつ配線長を短くすることが可
能な集積回路パッケージを提供することにある。
パッケージの搭載方向に自由度を持たせることによシ配
線板の配線を簡素化し、かつ配線長を短くすることが可
能な集積回路パッケージを提供することにある。
発明の構成
本発明のパッケージは、対向する２辺に同数の端子が等
間隔で配列され７ビ集積回路パッケージにおいて、上記
２辺の端子は、パッケージ中心に対して点対称に配置さ
れ、電源端子および接地端子にはそれぞれパンケージ中
心に対して点対称の位置にある２つの端子を対にして使
用して対向する２辺上では端子数、端子間隔、端子配列
順がすべて一致し、隣接する２辺では端子数、端子間隔
および端子配列順のうち少なくとも１つが異なることを
特徴とする。
間隔で配列され７ビ集積回路パッケージにおいて、上記
２辺の端子は、パッケージ中心に対して点対称に配置さ
れ、電源端子および接地端子にはそれぞれパンケージ中
心に対して点対称の位置にある２つの端子を対にして使
用して対向する２辺上では端子数、端子間隔、端子配列
順がすべて一致し、隣接する２辺では端子数、端子間隔
および端子配列順のうち少なくとも１つが異なることを
特徴とする。
発明の実施レリ
次に、本発明について、図面を参照して詳細に説明する
。
。
第８図は、本発明の一実施例を示す平面図である。すな
わち、集積回路パッケージ１５は、長方形のパッケージ
の両側に複数の端子が等間隔で同数形成され、これらは
パッケージの中心点０に対して点対称になっている。そ
して、電源端子３は上記中心点Ｏに対して対称な１対の
端子が使用され、接地端子４も同様に対称な１対の端子
が使用される。他の端子は信号端子５である。これらの
２辺における’ｆｉＦｉ号端子５．電源端子３．接地端
子４の配列順は等しく彦る。従って、該ノ（ツケージを
中心点Ｏを中心として１８０°回転させても、電源端子
３．接地端子４．信号端子５等はすべて同一の位置に対
称の端子がくることになる。プリント配線板の電源、Ｇ
ＮＤのスルーホール勿論これに合わせである。集積回路
）くツケージ１６は同様な端子配列の他のノくツケージ
であムマーク２が図中下方に位置している。これは、集
積回路パッケージ１５．１６をプリント配線板上に搭載
して所要の信号端子間を接続する場合、図示のように接
続すべき端子間が最短距離で結ばれるようにパッケージ
１６を１８０°回転させた向きで搭載したためである。
わち、集積回路パッケージ１５は、長方形のパッケージ
の両側に複数の端子が等間隔で同数形成され、これらは
パッケージの中心点０に対して点対称になっている。そ
して、電源端子３は上記中心点Ｏに対して対称な１対の
端子が使用され、接地端子４も同様に対称な１対の端子
が使用される。他の端子は信号端子５である。これらの
２辺における’ｆｉＦｉ号端子５．電源端子３．接地端
子４の配列順は等しく彦る。従って、該ノ（ツケージを
中心点Ｏを中心として１８０°回転させても、電源端子
３．接地端子４．信号端子５等はすべて同一の位置に対
称の端子がくることになる。プリント配線板の電源、Ｇ
ＮＤのスルーホール勿論これに合わせである。集積回路
）くツケージ１６は同様な端子配列の他のノくツケージ
であムマーク２が図中下方に位置している。これは、集
積回路パッケージ１５．１６をプリント配線板上に搭載
して所要の信号端子間を接続する場合、図示のように接
続すべき端子間が最短距離で結ばれるようにパッケージ
１６を１８０°回転させた向きで搭載したためである。
この場合、信号配線は短くてすみ、かつプリント配線板
上の配線チャネル１３。
上の配線チャネル１３。
１４を使用しないで配線することができる。
第９図は、第８図のノくツケージ１５，１６の位置を交
換して同じ信号端子間を接続したものを示し、・この場
合の信号配線１２も短くかつ簡単である。このように、
本実施例のノ（ツケージは、プリント配線板上の配置位
置および配置方向に自由度を持たせることが可能であシ
、信号配線を単純化および短縮化し、配線収容性を向上
することができる効果がある。
換して同じ信号端子間を接続したものを示し、・この場
合の信号配線１２も短くかつ簡単である。このように、
本実施例のノ（ツケージは、プリント配線板上の配置位
置および配置方向に自由度を持たせることが可能であシ
、信号配線を単純化および短縮化し、配線収容性を向上
することができる効果がある。
上述では、信号配線の一部について説明したに過ぎない
が、多数のパッケージをプリント配線板に搭載する場合
、すべての集積回路パッケージ間の配線が総合的に見て
最も単純化され短縮化されるようにコンピュータを用い
て自動配置および自動配線の操作を行なうことにより、
平均的な配線収容性を同上させ、配線長を従来よシ大幅
に短縮化できることは容易に推察される。
が、多数のパッケージをプリント配線板に搭載する場合
、すべての集積回路パッケージ間の配線が総合的に見て
最も単純化され短縮化されるようにコンピュータを用い
て自動配置および自動配線の操作を行なうことにより、
平均的な配線収容性を同上させ、配線長を従来よシ大幅
に短縮化できることは容易に推察される。
第１０図は、マ、ルチチソプパッケージ−（Ｍｃｐ）上
にボンディングするＴＡＢ ＩＣに本発明を適用した
実施例を示す。すなわち、正方形状のＴＡＢＩＣの４辺
には同数の端子が等間隔で配列され、対向する２辺上の
端子はすべて中心点Ｏに対して点対称になっている。そ
して、電源端子３には、図示のように、１対の対称な端
子が使用され、接地端子４には２対の対称な端子が使用
され、他は信号端子５とされている。また、マーク１７
が図中左下隅に印されている。図中左右の対向する２辺
上の端子配列順は、信号端子５（２ケ）、接地端子４（
２ケ）、電源端子３（１ケ）、信号端子５（１ケ）の順
とな９２辺で同じ端子配列順となっているが、隣接する
２辺では端子配列順が異なっている。従って、この場合
も中心点Ｏを中心に１８０°回転させても対になった電
源端子３は同じ位置とな）、対になった接地端子４も同
じ位置となる。
にボンディングするＴＡＢ ＩＣに本発明を適用した
実施例を示す。すなわち、正方形状のＴＡＢＩＣの４辺
には同数の端子が等間隔で配列され、対向する２辺上の
端子はすべて中心点Ｏに対して点対称になっている。そ
して、電源端子３には、図示のように、１対の対称な端
子が使用され、接地端子４には２対の対称な端子が使用
され、他は信号端子５とされている。また、マーク１７
が図中左下隅に印されている。図中左右の対向する２辺
上の端子配列順は、信号端子５（２ケ）、接地端子４（
２ケ）、電源端子３（１ケ）、信号端子５（１ケ）の順
とな９２辺で同じ端子配列順となっているが、隣接する
２辺では端子配列順が異なっている。従って、この場合
も中心点Ｏを中心に１８０°回転させても対になった電
源端子３は同じ位置とな）、対になった接地端子４も同
じ位置となる。
第１１図は、第１０図に示すような端子配列のＴＡ．Ｂ
ＩＣ２３と２４を所要端子間の配線が簡単になるように
セラミック配線板上に実装して配線した例を示す。第６
図まだは第７図に示した従来例に比して配線長が短縮さ
れ配線効率が良いことが理解される。
ＩＣ２３と２４を所要端子間の配線が簡単になるように
セラミック配線板上に実装して配線した例を示す。第６
図まだは第７図に示した従来例に比して配線長が短縮さ
れ配線効率が良いことが理解される。
第１２図は、第１１図のＴＡＢ ＩＣ２３．２４の位
置を交換した例を示すが、この場合も同様に簡単な配線
ですむことが理解されよう。
置を交換した例を示すが、この場合も同様に簡単な配線
ですむことが理解されよう。
発明の効果
以上のように、本発明に赴いては、集積回路パッケージ
の電源端子および接地端子を、それぞれパッケージの中
心に対して点対称の位置の端子を使用する構成としだか
ら、配）線板上への搭載の位置および方向についての自
由度が犬きく、各パッケージ間の配線の簡素化および短
縮化が可能となシ、配線板上の配堝収容性を向上するこ
とができるという効果を有する。
の電源端子および接地端子を、それぞれパッケージの中
心に対して点対称の位置の端子を使用する構成としだか
ら、配）線板上への搭載の位置および方向についての自
由度が犬きく、各パッケージ間の配線の簡素化および短
縮化が可能となシ、配線板上の配堝収容性を向上するこ
とができるという効果を有する。
第１図は従来の集積回路パッケージの一例を示す平面図
、第２図は上記従来のパッケージを搭載するプリント配
線板を示す平面図、第３図および第４図はそれぞれ従来
のパンケージをプリント配線板上に搭載し配線した例を
示す図、第５図は従来のＴＡＢ ＩＣの一例を示す平
面図、第６図および第７図は上記従来のＴＡＢ ＩＣ
をセラミック配線板上に実装して配線した例を示す図、
第８図は本発明の一実施例を示す平面図、第９図は上記
実施例のパッケージ位置を交換した場合を示す平面図、
第」０図は本発明をＴＡＢ ＩＣに適用した実施例を
示す平面図、第１１図は本発明を適用した２個のＴＡＢ
ＩＣをセラミック配線板上に実装し配線した例を示
す図、第１２図は第１１図の２個のＴＡＢ ＩＣの位
置を交換した例を示す図である。 図において、１． １０． １１・・・従来の集積回路
パッケージ、２，１７・・・マーク、３・・・電源端子
、４・・・接地端子、５・・・信号端子、６・・プリン
ト配線板、７・・・電源用スルーホール、８・・・ＧＮ
Ｄ用スルーホーノへ ９・・・信号用スルーホール、１
２．１８・・・信号配線、１３，１４，１９，２０・・
・配線チャネル、１５．１６・・・本発明の一実施例で
ある集積回路パッケージ、２１．２２・・・従来のＴＡ
ＢＩＣ。 ２３．２４・・・本発明が適用されたＴＡＢ ＩＣ６
代理人 弁理士 住 １）俊 宗 第 ３ 図 第２図 第４図 一一一、−一ノ 第６ 図 ５ 第７図 第８図
、第２図は上記従来のパッケージを搭載するプリント配
線板を示す平面図、第３図および第４図はそれぞれ従来
のパンケージをプリント配線板上に搭載し配線した例を
示す図、第５図は従来のＴＡＢ ＩＣの一例を示す平
面図、第６図および第７図は上記従来のＴＡＢ ＩＣ
をセラミック配線板上に実装して配線した例を示す図、
第８図は本発明の一実施例を示す平面図、第９図は上記
実施例のパッケージ位置を交換した場合を示す平面図、
第」０図は本発明をＴＡＢ ＩＣに適用した実施例を
示す平面図、第１１図は本発明を適用した２個のＴＡＢ
ＩＣをセラミック配線板上に実装し配線した例を示
す図、第１２図は第１１図の２個のＴＡＢ ＩＣの位
置を交換した例を示す図である。 図において、１． １０． １１・・・従来の集積回路
パッケージ、２，１７・・・マーク、３・・・電源端子
、４・・・接地端子、５・・・信号端子、６・・プリン
ト配線板、７・・・電源用スルーホール、８・・・ＧＮ
Ｄ用スルーホーノへ ９・・・信号用スルーホール、１
２．１８・・・信号配線、１３，１４，１９，２０・・
・配線チャネル、１５．１６・・・本発明の一実施例で
ある集積回路パッケージ、２１．２２・・・従来のＴＡ
ＢＩＣ。 ２３．２４・・・本発明が適用されたＴＡＢ ＩＣ６
代理人 弁理士 住 １）俊 宗 第 ３ 図 第２図 第４図 一一一、−一ノ 第６ 図 ５ 第７図 第８図
Claims (1)
- 対向する２辺に同数の端子が等間隔で配列された集積回
路パッケージにおいて、上記２辺の端子は、パッケージ
中心に対して点対称に配置され、電源端子および接地端
子にはそれぞれパッケージ中心に対して点対称の位置に
ある２つの端子を対にして使用して対向する２辺上では
端子数、端子間隔、端子配列順がすべて一致し、隣接す
る２辺では端子数、端子間隔および端子配列順のうち少
なくとも１つが異なることを特徴とする集積回路パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018152A JPS59144155A (ja) | 1983-02-08 | 1983-02-08 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018152A JPS59144155A (ja) | 1983-02-08 | 1983-02-08 | 集積回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59144155A true JPS59144155A (ja) | 1984-08-18 |
Family
ID=11963638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018152A Pending JPS59144155A (ja) | 1983-02-08 | 1983-02-08 | 集積回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144155A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61244054A (ja) * | 1985-04-23 | 1986-10-30 | Zerozu Kk | 入力回路に於けるｉｃパツケ−ジの実装方法 |
| US4674007A (en) * | 1985-06-07 | 1987-06-16 | Microscience Corporation | Method and apparatus for facilitating production of electronic circuit boards |
| JPH0451152U (ja) * | 1990-09-05 | 1992-04-30 | ||
| JPH0666704U (ja) * | 1993-03-03 | 1994-09-20 | 泰佑 柳 | 手指用圧鋒 |
| US5420756A (en) * | 1992-06-19 | 1995-05-30 | Kabushiki Kaisha Toshiba | Memory card including stacked semiconductor memory elements located on a printed circuit board having a straight wiring pattern |
| US5502621A (en) * | 1994-03-31 | 1996-03-26 | Hewlett-Packard Company | Mirrored pin assignment for two sided multi-chip layout |
| USRE36077E (en) * | 1991-10-15 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing inversion type IC's and IC module using same |
| US5973951A (en) * | 1992-05-19 | 1999-10-26 | Sun Microsystems, Inc. | Single in-line memory module |
| US6219909B1 (en) | 1990-11-28 | 2001-04-24 | Hitachi, Ltd. | Method of mounting disk drive apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360169A (en) * | 1976-11-10 | 1978-05-30 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JPS5732659A (en) * | 1980-08-05 | 1982-02-22 | Mitsubishi Electric Corp | Semiconductor device |
-
1983
- 1983-02-08 JP JP58018152A patent/JPS59144155A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360169A (en) * | 1976-11-10 | 1978-05-30 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JPS5732659A (en) * | 1980-08-05 | 1982-02-22 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61244054A (ja) * | 1985-04-23 | 1986-10-30 | Zerozu Kk | 入力回路に於けるｉｃパツケ−ジの実装方法 |
| US4674007A (en) * | 1985-06-07 | 1987-06-16 | Microscience Corporation | Method and apparatus for facilitating production of electronic circuit boards |
| JPH0451152U (ja) * | 1990-09-05 | 1992-04-30 | ||
| US6219909B1 (en) | 1990-11-28 | 2001-04-24 | Hitachi, Ltd. | Method of mounting disk drive apparatus |
| US6856482B2 (en) | 1990-11-28 | 2005-02-15 | Hitachi, Ltd. | Disk drive apparatus and method of mounting same |
| US7227712B2 (en) | 1990-11-28 | 2007-06-05 | Hitachi Global Storage Technologies Japan, Ltd. | Disk drive apparatus and method of mounting same |
| USRE36077E (en) * | 1991-10-15 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing inversion type IC's and IC module using same |
| US5973951A (en) * | 1992-05-19 | 1999-10-26 | Sun Microsystems, Inc. | Single in-line memory module |
| US5420756A (en) * | 1992-06-19 | 1995-05-30 | Kabushiki Kaisha Toshiba | Memory card including stacked semiconductor memory elements located on a printed circuit board having a straight wiring pattern |
| JPH0666704U (ja) * | 1993-03-03 | 1994-09-20 | 泰佑 柳 | 手指用圧鋒 |
| US5502621A (en) * | 1994-03-31 | 1996-03-26 | Hewlett-Packard Company | Mirrored pin assignment for two sided multi-chip layout |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
| KR100258263B1 (ko) | 반도체 패키지를 위한 패드 및 쓰루홀 배열구조(arrangement of pads and through-holes for semiconductor packages) | |
| US4956694A (en) | Integrated circuit chip stacking | |
| US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
| US6534872B1 (en) | Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging | |
| JPH07297354A (ja) | 集積回路及び集積回路のピン割り当て方法及び実装方法 | |
| US4016463A (en) | High density multilayer printed circuit card assembly and method | |
| US7030479B2 (en) | Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer | |
| JPS62136098A (ja) | 高密度配線基板 | |
| US7485951B2 (en) | Modularized die stacking system and method | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| US5258890A (en) | Device for connecting the connection pins of an integrated circuit mounted in a dual-in-line (DIL) package to printed circuitry on a printed circuit board in n different ways | |
| US6818838B1 (en) | PCB component placement and trace routing therebetween | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPH04335561A (ja) | 半導体装置 | |
| JPH0427195Y2 (ja) | ||
| JPH0636593Y2 (ja) | 複合集積回路装置 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH0644122Y2 (ja) | ユニバーサル基板 | |
| JPS5939964U (ja) | 配線板 | |
| JPH05211276A (ja) | マルチチップパッケージ | |
| JPH09321218A (ja) | 半導体装置およびその製造方法 | |
| JPH02122694A (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 |