JPS59146366A - 画像処理プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 不発明は、画像処理を行なう画像処理プロセッサに関す
る。

〔発明の背景〕

画像データを処理する画像処理は、前処理、特徴抽出処
理、４１Ｊ定処理等に大別できる。この発明における画
像処理プロセッサは、主に前処理を行なうに適したもの
である。

この種の画像処理装置として、汎用性があり、しかも繰
シ返し処理が多い種々の前処理手法が対象に応じて選択
実行できることなどを目的として開発されたものに、通
常の計算機を用いたものがある。しかし、画像データを
メモリに記憶し、この記憶されたデータを読出して必要
な演算を実行し、その結果を再びメモリに記憶するとい
う一連の手順にお・いて、それらを高速に実現し得ない
という問題がある。これは、本来数値データの演算に適
するように設計されたものを用いて、２次元的な画像デ
ータを処理しようとし１いるところにその問題の本質が
ある。画像データは、個々の絵素の状態よシも２次元的
な広がシをもった各絵素と密接なつながりを有するとい
う特徴がある。このような情報をメモリから読出して局
所２次元的な広が９の中で演算処理を行なう場合、デー
タの格納状態が空間的でないため、互いに隣接する絵素
データ単位の処理の場合絵素データをアク七スするため
にそのつど番地計算が必要となる。また、画像データの
一絵素の情報量自体は１ビツトから数ビットの場合がほ
とんどであυ、このような場合にも通常の数値情報と同
じ処理が必要となシ、無駄が多い。つまシ、この方法は
高速性に欠ける。

これを解決するものとして、画像処理の装置化によって
純粋なハードウェアで実行することが考えられてきた。

しかし、処理対象の多様化、処理内容の複雑化にともな
い、そのつど適合するよう設計製作することには、自づ
ど限界がある。

したがって、汎用性があシ、かつ高速処理のできる画像
処理手段が望まれる訳である。従来においても、このよ
うな目的を達成する各種試みがなされている。例えば、
特公昭５６−２２０２５号公報に開示された発明もその
一つである。この発明では、２次元的な広が９を有する
画像データをシフトレジスタで構成される２次元図形記
憶部に記憶し、これを順次読出して演算することによυ
高速化を計り、またプログラム記憶部に各種画像処理プ
ログラムを内蔵しておき、このプログラムに基ついて画
像処理演算させることによって処理の汎用化を計ってい
る。この方法は、確かに２次元画像データを処理する場
合有効である。

しかし、ここで示されている平面図形処理装置は、本質
的にはプログラムに基づいて処理を行なう汎用計算機の
手法と同じであシ、この装置自体はかなシ大規模なもの
となることは必至である。

つま９１画像データのアドレス計算を必要としないよう
にするため、シフトレジスタをメモリとして用いた点を
除いては、汎用計算機と同じ処理部ＩＩを必要とする。

そして、特に、これら画像データの処理機能を汎用化し
、しかもそれらを少ないハードウェアで実現しようとす
ると、この開示された発明のままではその実現は不可能
である。高速で、汎用性があって、しかもそれらを少な
いノ・−ドウエアで実現しようとする場合、通常、ＬＳ
Ｉ化（大規模集積化）が考えられる。

上述した発明では、ＬＳＩ化に適したアーキテクチャに
ついて触れておらず、これらをＬＳＩ化する場合、更に
多くの検討が必要である。

〔発明の目的〕

本発明の目的は、画像処理を高速に実行することはもち
ろん、その処理部をＬＳＩにするに最適なアーキテクチ
ャを満足する画像処理プロセッサを提供することである
。

〔発明の概要〕

本発明の一態様によれば、画像処理プロセッサは、演算
対象の画像データを入力するための第１のポートと、そ
の第１のボートにレジストされた画像データを順次転送
すると共に各段の画像データを並列に転送するデータユ
ニットと、データユニットで転送された画像データを出
力するだめの第２のポートと、画像処理演算のだめの基
礎データ、プロセッサ全体のコン）・ロールに必要なデ
ータおよびリンケージ演算のための画像処理データを入
力するだめの第３のボートと、コントロールに必要なデ
ータを入力して内部のレジスタに格納し、該格納したデ
ータおよび入力されるタイミング信号に基づいてコント
ロール指令信号およびアドレス指令信号を出力するコン
トロールユニットと、コントロールユニットからの指令
に基づき入力されるデータのうちの１つを選択して外部
に出力する第４のポートと、コントロールユニットから
の書込み指令に基づき、第３のボートから入力される基
礎データを記憶し、読出しアドレス指令信号に基づき記
憶データを出力するメモリュニツトと、１つの画像デー
タに対する画像処理演算を行なうためのプロセッサエレ
メントを複数個配し、これら複数個のエレメントを同時
に動作させて、データユニットから並列に転送される画
像データおよびメモリユニットから出力されたデータを
用いて画像処理演算を並列に行なわせるプロセッサ、ｌ
：ｌ−＝　ツ）　（！：　、プロセッサユニットの画像
処理演算結果と、第３のボートから入力される画像処理
データと金入力し、コントロールユニットからの指令に
基づく演算を行なって第４のボートへその結果を出力す
るリンケージユニットとを有する。

〔発明の実施例〕

次に、この発明の実施例を図面を用いて説明する。この
発明の実施される好ましい態様としての画像処理プロセ
ッサは、それ自体をＬＳＩにすることである。それゆえ
、以下の実施例はＬ　Ｓ　Ｉ化された画像処理プロセッ
サについて説明される。

く画像処理プロセッサの外観〉 第１図は、本発明の一実施例における画像処理プロセッ
サ１００の外観を示す。総ビン数は６４である。

―　データバスＡ（ビン番号１〜９） Ａｎ〜Ａ７の端子は多値画像の１画素データもしくは２
値画像の８画素データの入力のために用いられる。多値
画素データの場合、８ビツトの画素データには絶対値表
示、２つの補数表示のいずれかが使用できる。

端子Ａｂは端子Ａ、ｇ〜Ａ７から入力される画像データ
の有効処理領域を示すマスク用２値データの入力に便用
される。

端子ＡＯ−Ａ７およびＡｂは、後述する第１のボートに
属する。

・　データバスＢ（ビン番号５６〜６４）Ｂ　ｏ　＝　
Ｂ　７の端子は双方向性のバスで、多値画像の１画素デ
ータもしくは２値画像の８画素データの入出力に使用さ
れる。多値画像を入力する場合は、データバスＡとは独
立に絶対値表示、２の補数表示のいずれかが使用できる
。

端子Ｂｂは端子Ａｂがら入力された２値データの出力に
使用される。

Ｂ　ｏ　”　Ｂ７およびＢｂの端子は、後述する第２の
ボートに属する。

・　リンケージデータ入力バス（ビン番号１７〜３２） ＬＩｏ〜Ｌ１１ｓは、演算用のデータ、メモリユニット
およびコントロールユニットなどへのデータの入力のた
めに使用される。

端子Ｌ　Ｉ　ｏ　＝Ｌ　Ｌｓは、後述する第３のボート
に属する。

・　リンケージデータ出力パス（ビン番号３３〜４０お
よび４２〜４９） 端子ＬＯｏ−ＬＯｔｓは、演算結果の出力、他のプロセ
ッサのメモリユニットおよびコントロールユニットなど
へデータを与えるための出力に使用される。演算結果は
１６ビツト２の補数表示で出力される。

端子Ｌ　Ｏｏ〜ＬＯ１５は、後述する第４のボートに属
する。

・　２値データ出力（ビン番号５（１）端子ＢＮＲは、
２値データの演算結果の出方。

多値画像を２値化した場合の２値データ出カ、多値画像
と２値画像のパターンマツチングを夫行した場合の一致
度を２値化した場合の出力に使用される。

この端子ＢＮＲも第４のボートに属する。

・　オペレーションセレクト（ビン番号Ｓａ）端子ＯＰ
Ｓは選択信号のだめのものであシ、この信号がＩＩ　Ｌ
ｏＷ）Ｉレベルのときセットアツプモードになり、”Ｈ
ｌｇｋｌ”レベルのとき演算を実行する演算実行モード
になる。コントロールユニットへのデータのレジスト、
およびメモリユニットへのデータの記憶は、ＯＰＳをセ
ットアツプモードにしておいて行なう。

端子ＯＰＳはコントロールユニットに属する。

・　クロック（ビン番号５４） 端子ＣＬＫに入力されるクロック信号は、セットアツプ
モード時におけるメモリユニット、コントロールユニッ
トへのデータの書込みあるいは書替え、及び演算案行モ
ード時におけるデータの入出力と演算に用いられる。こ
ｎらの処理は、すべてこのクロック信号に同期して実行
される。

ＣＬＫはコントロールユニットに属する。

・　ライトイネーブル（ピン番号５１）端子ＷＥはライ
トイネーブル信号入力に利用される。オペレーションセ
レク）信号（ＯＰＳ）が″′ＬｏＷ″レベルのときに限
シ、このライトイネーブル信号を’　ＬｏＷ　Ｉ＋レベ
ルとすることにより、メモリユニットへのデータ書込み
、コントロールユニットへのデータ書込みが可能となる
。

端子ＷＥは、コントロールユニットに属する。

・　メモリレジスタアドレス（ピン番号１０〜１３） 端子Ｍ　ＲＡ　ｏ　＝　Ｍ　ＲＡ　３はメモリレジスタ
アドレス入力用に使用される。セットアツプモード時に
おいては内容を書替えるレジスタをアドレスするために
用いられ、演算実行モード時においてはメモリユニット
から読出すデータの番地をアドレスするために用いられ
る。

端子ＭＲＡ、〜Ｍ　ＲＡ　３は、コントロールユニット
に属する。

［株］　リセット（ピン番号５２） 端子ＲＥＳはリセット信号入力に用いられる。

端子ＯＰＳの入力であるオペレーションセレクト信号が
七ソトアップモードであシ、クロック信号が“ＬＯＷ　
”レベルのとき、リセット信号を（％　ＬｏＷｊ）レベ
ルにすると、コントロールユニット内の制御レジスタが
リセットされる。このリセットした状態において、積和
演算（画像処理演算のうちの１つ）が実行できるように
初期設定される。

端子ＲＥＳは、コントロールユニットに属する。

・　バスディＶクション（ピン番号５５）端子Ｂ　Ｉ）
はバスデイレクンコン信号入力に用いられる。すなわち
、データバスＢのうちＢＯ〜Ｂ７の入出力方向を決定す
るだめに用いられる。

この信号が”ＬＯＷｎレベルのときＢ　ｏ　−Ｂ　７は
出力端子とな夛、“）ｉｉｇｈ”レベルのときＢ　ｏ　
＝　８７は入力端子となる。

端子ＢＤはボートＰ２に属する。

・　演算同期信号（ピン番号１４．１５）端子Ｓ　ＹＮ
　Ｃｏ　”□Ｓ　ＹＮ　Ｃｒは演算同期信号入力に用い
られる。この信号は、各ユニット間の演算の同期をとる
信号で、画像データに同期して大入される。ただし、画
像データの入力方式によ逆演算同期信号の入カバターン
は異なる。

端子Ｓ　Ｙ　Ｎ　Ｃｏ　”　Ｓ　Ｙ　Ｎ　Ｃｌ　もコン
トロールユニットに属する。

参　電源（ピン番号４１） 端子Ｖ　ｃ　ｃは電源供給のために用いられる。

・　グランド（ピン番号１６） 端子Ｖｓｓはグランドとして使用される。

く全体システム構成ン 第２図に本発明の実施例における全体システム構成を示
す。第２図において、第１図と同一の記号のものは同一
のものを示す。この画像処理プロセッサ１００は、Ｐ１
〜Ｐ４で示される第１のポートル第４のポートと、デー
タユニット１０１とメモリユニット１０２と、プロセッ
サユニツｉ・１０３と、リンケージユニット１０４と、
エノくリュエーシ３ンユニット１０５と、コン）　ｏ　
−Ａ／　ユニット１０６とで構成される。

第１のポー）ＰＩは、演算対象である画像データを入力
する機能を有するものであシ、データバスＡ　（ＡＯＡ
−７およびＡｂの入力端子）と入力バッファ装置１０７
と、−バス（線８００１〜８００８および８００９）と
で構成される。入カバソファ装置１０７には、端子ＡＯ
−Ａ、７およびＡｈから画像データがバス（線８００１
〜８００８および８００９）を介して入力され、データ
ユニット１０１とプロセッサユニツ）１０３に夫々バス
（線７１１１〜７１１８と７１０１〜７１０９）を介し
てバッファされたデータが転送される。このバッファレ
ジスタ１ｆ）７ｉ”ｔ：、−Ｆ’−タユニット１０１へ
のデータ転送に際しては、データの遅延時間を制御する
ための可変段数シフトレジスタを介して行なうようにな
っておち、これによってデータのタイミングの不一致を
なくなるように調整できる。この遅延時間の可調整は、
画像処理プロセッサ１００を複数個使用・してバイグラ
イン処理を実行させる場合に問題となるデータの演算部
への到着不一致という問題を解決する。入カバソファ装
置１０７の詳細は、第４図に示されておシ、この詳細な
説明は後述する。

第２のボートＰ２は、画像データを入力する機能と出力
する機能とを併せ持つものでオシ、いずれか一方の機能
が選択される。人出力バッファ装置１０８と、入出力用
のデータバスＢ　（Ｂｏ〜Ｂ７　、　Ｂｂ　）と、バス
を入力用とするか出力用とするかの方向を決めるバスデ
ィレクションＢＤと、バス（線８０５５，８０５６，８
０５７〜８０６４）とで第２のポー）Ｐ２が構成される
。このうち、人出カバソファ装置１０８は、入力バッフ
ァとしても出カバソファとしても機能し、この機能の切
替えは端子ＢＤからの信号による。入出カバソファ装置
１０８は、入力バッファとして機能する場合、端子ＢＯ
〜Ｂ７から画像データを取込み、データユニット１０１
とプロセッサユニット１０３にそのデータを転送する。

前述の入力バッファ１０７と同様に、この入出力バッフ
ァ装置１０８もデータユニット１０１にデータ転送する
に際してはデータの遅延段数を変更可能なシフトレジス
タを介して転送する。入出力バッファ１０８のデータ転
送遅延サイクル変更機構を入力バッファ１０７のそれと
組合せることによシ、種々の画像処理演算を可能にして
いる。一方、人出力バツファ装置１０８が居カバソファ
として機能する場合は、データユニット１０１からの画
像データがバス（線８０５７〜８０６４．８０５６）を
介して端子Ｂｏ〜Ｂ７　、Ｂｂに出力される。この出力
の機能により、複数個の画像処理プロセッサ（ＬＳＩ＞
を直列に接続して（端子ＢＯ〜Ｂ７およびＢｂを別のＬ
ＳＩの端子Ａｏ−Ａ７およびＡｂに夫々接続して）使用
することが可能となシ、大規模な画像演算を並列に実行
することができる。入出力バッファ装置１０８の詳細は
、第５図に示されておシ、この詳細な説明は後述する。

第３のボートＰ３は、データを入力する機能を有してお
ｐ　、Ｌ　Ｉ　ｏ　−Ｌ　１１５の端子と、入力バッフ
ァ装置１０９と、バス（線８０１７〜８０３２　）とを
含む。このボー１−Ｐ３は、セットアツプモード時には
メモリユニット１０２に記憶させるためのデータ（画像
処理演算のための基礎データ）や、コントロールユニッ
ト１０６の制御を規定するだめのデータ（コントロール
に必要なデータ）を入力するために、また第４のボート
へデータを与えるために用いられる。また、演算実行モ
ード時にハ、フロセッサユニット１０３、リンケージユ
ニット１０４、エバリユエーションユニツ）１０５、第
４のボートＰ４に対してデータを供給するために用いら
れる。入力バッファ装置１０９の詳細は、第６図に示さ
れておシ、この詳細な説明は後述する。

第４のボートＰ４は、入力されるデータを外部へ出力す
る機能を有し、出力バッファ装置１１０とＬＯｏ〜ＬＯ
１ｇの端子と、ＢＮＲの端子と、バス（線８０５０　、
８０３３〜８０４０　、８０４２〜８０４９）とを含む
。出力バッファ装置１１０は、コントロールユニット１
０６からの切替指令によシ、リンケージユニット１０４
の出力データ、第３のボートＰ３内のバッファ装置１０
９に貯蔵されたデータ、エバリユエーションユニット１
０５（Ｄ出’ｊＥｆ−タ、およびコントロールユニット
１０６の出力のうちのいずれかを選択して、ＬＯｏ〜Ｌ
　Ｏｌｓの端子やＢＮＲ端子に出力する。出カバソファ
装置１１０の詳細は第７図に示されてお９、この詳細な
説明は後述する。

データユニット１０１は、入カパッ７ア装置１０７から
バス（線７１０１〜７１０９）を介して入力される画像
データを第２のボートＰ２の入出力バッファ装置１０８
にバス（線１４０１〜１４０９）を介して転送するとと
もに、シフトされる画像データの各段のデータを並列に
出力し、プロセッサユニット１０３に転送する。プロセ
ッサユニットに転送されるデータは、合計８バイトであ
シ、これらはバス（線１１２１〜１１２８．１１３１〜
１１３８　。

１２２１〜１２２８．１２３１〜１２３８　、１３２１
〜１３２８　。

１３３１〜１３３８　、１４２１〜１４２８、および１
４３１〜１４３８　）を介して行なわれる。また、デー
タユニット１０１は、入出力バッファ装＃１０８からバ
ス（線７２０１〜７２０８）を介して送られてくるデー
タを同様に並列的に出力１−７でプロセッサユニッ１−
１０３に転送する。これらは、どちらか一方が選択され
る。このデータユニット１０１は、プロセッサユニット
１０３において実行される並列演舞、にうまく合致する
ようにデータを供給する。この実施例におけるデータユ
ニット１０１は、プロセッサユニット１０３に対して、
１マシンサイクル毎に合計８バイトのデータを供給する
。このようなデータユニット１０１の並列データ供給機
能にニジ、プロセッサ内での種々の画像処理の並列演算
が可能となる。このデータユニット１０１の詳細は、第
８図に示されておシ、この詳細な説明は後述する。

メモリユニット１０２は、画像処理演算に必要な基礎と
なるデータ（積和演算における重みづけ係数などのコン
スタントデータ）ヲプロセッサユニット１０３に供給す
るだめのものである。このコンスタントデータは、画像
処理演算の実行に先立って（つまりセットアツプモード
時）、第３のボー）Ｐ３を介して書込まれる。具体的に
は、入力端子Ｌ　Ｉ　ｏ＝Ｌ　Ｉ　ｔｓ　、バス（線８
０１７〜８０３２）を介して入力バッファ装置１０９に
レジストされたコンスタントチータラ、コントロールユ
ニット１０６からの指令（図示せず）によって、バス（
線７３０１〜７３１６）を介してメモリユニット１０２
に記憶する。メモリユニット１０２は、書替え可能なラ
ンダムアクセスメモリであシ、データを書替えることに
よって種々の画像処理演算が実行できる。このメモリユ
ニット１０２からは、１マシンサイクル毎に８バイトの
データがバス（図示しだ線２１０１〜２１０８．２１１
１〜２１１８゜・・・、２４１１〜ｚ４１８）ｅ介して
プロセッサユニット１０３に供給される。これは、デー
タユニット１０１からの並列に供給されるデータ量に対
応する。このメモリユニット１０２の詳細は、第９図に
示されており、この詳細な説明は後述する。

プロセッサユニット１０３は、画像処理演算を実行する
ためのものである。この例では、データユニット１０１
、メモリュニツ）１０２、第１のボートＰｌ（入力バッ
ファ１０７）、第２のボートＰ２（入出力バス７７１０
８）、および第３のボートＰ３（入力バッファ１０９）
から夫々の／（スを介して合計の２０バイトのデータ供
給を受け、並列演算を実行して２バイト長の演算結果を
４語出力する。この出力は、バス（線３１７１〜３１８
６゜３２７１〜３２８６　、・・・、３４７１〜３４８
６）を介してすべてリンケージユニット１０４に入力さ
れる。

このプロセッサユニット１０３の詳細は、第１０図に示
されておシ、この詳細な説明は後述する。

リンケージユニット１０４は、プロセッサユニット１０
３の演算結果を入力するとともに、第３のボートＰ３か
ら入力されてくるデータをノくス（線７３０１〜７３１
６）を介して入力し、コントロールユニット１０６から
の演算指令（図示せず）に基づきリンケージ演算を実行
する。この実施例では、プロセッサユニット１０３から
の４ワード（１６ビツト長）の各データ間の演算、およ
びその結果と入力バッファ装置１０９からのデータとの
演算を実行する。このリンケージ演算結果は、ジョンユ
ニット１０５、バス（線４１６１〜４１７６）△ 介して出力バッファ装置１１０に出力する。このリンケ
ージユニット１０４の詳細は、第１１図に示されており
、この詳細な説明については後述する。

エバリユエーションユニット１０５Ｈ１夫々のバスを介
して、リンケージユニット１０４の出力データ、第３ボ
ートＰ３に貯蔵されたデータを入力し、これらに対し２
値化処理、クラスタリング処理などを行ない、結果をバ
ス（線５００１〜５０１６　。

５０２１〜５０３６　、・・・５３０１）を介して第４
のボー）Ｐ４内の出力バッファ装置１１０に出力する。

２値化およびクラスタリング処理を実行するに必要な比
較データは、演算実行に先立って（つまりセットアツプ
モード時において）、入カッくソファ装置　１０９　ｋ
介してエノ（リュエーシコンユニット内のレジスタに書
込まれる。この書込みの指令は、直接的にはコントロー
ルユニット１０６から発せラレル。このエバリユエーシ
ョンユニット１０５のこれらの機能によ弘画像演算の評
価処理も実行可能トナル。エバリユエーションユニット
１０５の詳細は、第１２図に示されており、この詳細な
説明は後述する。

コントロールユニット１０６ハ、画像処理１７’０セン
サ１００内の各ボートや各ユニットを制御する。このユ
ニット１０６内には、制御指令を規定するための複数の
レジスタ（ここでは、コントロールレジスタと名付ける
）があう、セットアツプモード時において、第３のポー
）Ｐ３およびバスを介して必要なデータが入力され、そ
のデータは内部のコントロールレジスタに記憶される。

このコントロールレジスタの内容によシ、各ユニット内
のデータフローおよび機能が決定されるので、コントロ
ールレジスタの内容を書替えることにょ９種々の画像デ
ータの画像処理演算が実行できる。

マタ、コントロールユニット１０６は、メモリやレジス
タのアドレス指定のためのアドレスデータをＭ　ＲＡ　
ｏ　＝　Ｍ　ＲＡ　３　とバス（線８ｏ１ｏ〜８ｏ１３
）を介して、同期信号を８　Ｙ　Ｎ　Ｃｏ　＝　Ｓ　Ｙ
　Ｎ　Ｃｌ　と線８０１４〜８０１５を介して、クロッ
クをＣＬＫと１８０５４を介して、オペレーションセレ
クト信号′ｆ：ＯＰＳと線８０５３を介して、リセット
信号をＲＥ　Ｓと線８０５２を介して、乏イトイネーブ
ル信号をＷＥと線８０５１を介して入力する。これらの
信号、タイミング、データを入力し、制御に必要な指令
が作られ、夫々のユニットやボートに与えラレル。コン
トロールユニット入 １３図に示されてお９、この詳細な説明は後述する。

第２図に示した画法処理プロセッサ１００におけるプロ
セッサユニット１０３、リンケーンユニット１０４、エ
バリュエーションユニツ）１０５は、バイグライン処理
を実行する構成をとつでおシ、非常に高速に画像処理演
算を実行できる。この例では、データ入力から演算結果
出力までの実行時間を、１６７ナノセカンドで終了させ
るため、最大動作サイクルは６　Ｍ　）ｉ　ｚとなって
いる。この高速演算によって、２５６Ｘ２５６画素から
なるノンインターレーステレビ画像の画像データは実時
間で処理される。

第２図におけるｒｐＪはデータバスを示し、矢印の方向
はそのデータの流れを示す。ｒ　＠、」はアドレスバス
を示し、矢印の方向はアドレスデータが与えられる方向
を示す。また、これら大幅の線で示されたバスの中の数
字（例えば「Ｊひ」における数字１６）ｉ４、そのバス
の本数を示す。

そして、夫々のバスに対して付され７）ｃ４桁の数字は
線の番号を示す。したがって、どの線がどのユニットと
結ばれているかは容易に理解できよう。

なお、ここで、上述の説明で記述されていないバスを簡
単に説明する。線７２１１〜７２１８で示されている８
ビツトのバスは、人出力バッファ装置１０８からプロセ
ッサユニットデータを供給するだめのデータバスである
。線６００１〜６０１６　。

６０２１〜６０３６．・・・６１０１〜６１０７で示さ
れる１６×４＋７本のバスハ、；ント口〜ルユニット１
０６から出力バッファ装置１１０にデータを転送するだ
めのものである。また、コントロールユニット１０６か
ら出力される２３本のアドレスバスは、線６２２１〜６
２２２，６２２５．６２２７〜６２２８．６３５１〜６
３５２．６３５４〜６３６５　。

６３２１〜６３２４で示されており、これらの線は１０
２．１０５のユニットと１１０の装置にその一部が供給
される。これらの信号線、データ線の番号は、他の図面
における番号と統一的に用いら、わ、ている。

入力バッファ１０７、入出力バッファ１０８を介して入
力される画像データおよび入力バッファ１０９を介して
プロセッサユニット１０３に供給される画像データは、
各８ビツトで、絶対値表示もしくは２の補数表示いずれ
かで使用できる。一方、入力バッファ１０９を介してリ
ンケージユニット１０４に入力される演算データおよび
出カバソファ１１０から出力される演算データは１６ビ
ツト２の補数表示である。なお、リンケージユニット１
０４内で、最大８桁までのトランケイジョン（切捨て）
ができるので、本ＬＳＩ１００は実質有効桁数１６桁、
ダイナミックレンジ２４桁の演算精度を有することにな
る。

なお、本ＬＳＩ１００内のプロセッサユニット１０３は
、４つのプロセッサエンメントを有しているため、８ビ
ット／画素の濃淡画像なら４画素を、１ビット／画素の
２値画像なら３２画素を同時に演算することが可能であ
る。また、演算実行中発生するオーバーフロー、アンダ
ー７０−ニ対しては、有効桁数内の近似演算を実行し、
オーバーフロー、アンダーフローの発生は、コントロー
ルユニット１０６内のステータスレジスタに記憶される
。ステータスレジスタの内容は、演算終了後、出力バッ
ファ１１０を介して端子ＬＯｏ−ａに読み出すことがで
きる。

第２図において、画像処理演算は次のように行なわれる
。まず、画像処理演算に先立って、処理の種類の中から
実行したい処理を選択（例えば、積和演算）し、外部の
計算機やキーボード等からその処理に必要なデータを画
像処理プロセッサ１００に与える。この場合、ｏＰＳ端
子の電圧レベルを１Ｌ　ｏＷ　７７とし、セットアツプ
モードにする。

そして、端子Ｌｌｏ〜Ｌ１１５に制御データを供給し、
そのデータを入力バッファ装置１０９に貯蔵する。貯蔵
後、コントロールレジスタのどのレジスタにデータを書
込むかを示すアドンスをＭＲＡ。

〜Ｍ　ＲＡｓに与え、また、ＷＥ端子にライトイネーブ
ル信号を与えることによって、貯蔵されたデータカコン
トロールユニット１０’６内ｔ７）コントロールレジス
タにセットされる。このコントロールレジスタに対する
データの確立によシ、プロセッサユニット１０３、す／
ケージユニット１０４、エバリユエーションユニット１
０５の夫々ニ対シ、９示しない信号線を介してコントロ
ール信号を伝達し、夫々のユニットにおける演算機能を
規定する。また、入力バッファ装置１０９に入力される
メモリユニット１０２に対する基礎データを順次ユニッ
ト１０２に記憶させる。また、４つのポートＰ１〜Ｐ４
内の各バッファ装置に対してもコントロール信号を伝達
し、機能を規定する。このような一連のセットアツプが
終了した段階で、こんどはＯＰＳ端子に与えるモードを
演算実行モードにし、演算実行に入る。

この演算は、例えば次のように行なわれる。いま、コン
トロールユニット１０６は次のように各機器の機能を規
定したものとする。すなわち、第１のボートＰ１は多値
画像データを入力する機能が規定され、データユニット
１０１はＰｌから入力される画像データをボートＰ２に
転送すると共に、並列的に画像データ全プロセッサユニ
ット１０３に供給する機能が規定される。ボートＰ２は
データユニット１０１から転送されるデータを外部に出
力する機能が規定されている。プロセッサユニット１０
３は、データユニット１０１から転送される８バイト画
像データと、メモリユニット１０２から読出された８バ
イトの基礎データとを用いて、それらの積を演算する機
能が規定されているものとする。リンケージユニット１
０４は、プロセッサユニット１０３から出力される４ワ
ード（４Ｘ１６）ね演算結果を加算（和の演算）し、さ
らにそれと第３のボートＰ３から入力されるデータ（画
像処理データ）を更に加算する演算を行なう機能が規定
されているものとする。また、第４のボートＰ４は、入
力データのうち、リンケージユニットの演算結果データ
を選択し、それを外部に出力する機能が規定されている
ものとする。

そして、この場合においては、エバリユエーションユニ
ツｌ−１０５については何等の機能が規定されていない
ものとする。このような各機器の規定は、コントロール
ユニット１０６内のコントロールレジスタによシ指令さ
れる。

画像データはボートＰ１に与えられ、さらにとのＰｌか
らタイミングに同期してデータユニット１０１に転送さ
れる。データユニッ）１０１では、内部のレジスタをや
はシタイミングに同期して順次シフトし、ボート２にデ
ータを転送する。ボート２では入力されたデータを外部
に出方する。データユニット１０１では、タイミングに
同期して、内部のレジスタの各ブロックのデータを並列
的に出力する。プロセッサユニット１ｏ３では、入力さ
れる画像データとメモリユニットからの基礎データとの
積の演算を瞬時に実行し、リンケージユニット１０４に
出力する。リンケージユニット１０４では、プロセッサ
ユニット１ｏ３の出力の和の演算を実行すると共に、そ
の実行結果とポー１・３からの画像処理データとの和の
演算を実行し２、ボート４に出力する。ボート４は、こ
の演算結果を外部に出力する。これら一連のステップは
、タイミングがとられ、順次実行される。したがって、
画像デ〜りをボー１−　Ｐ　１に順次供給すれば、瞬時
にポー１−　Ｐ　４から演算結果の出力が得られること
となる。

上述の演算実行の説明は、第２図に示すプロセッサの演
算機能のうちの１つを選択して蒼々ったものであシ、プ
ロセッサの演算機能はこれに限定されＡい。コントロー
ルレジスタの内容を書替えることにより、更に多くの処
理（例えば、パターンマツチング、フィルタリング、２
値化、濃度変換、スムージング、輪郭強調、特徴抽出、
４点線形補間演算、キュービック補間演算、色彩系変換
、色彩距離分類などの処理）が実現できる。

“また、この実施例では、８ビット／画素のデータの場
合４画素の演算を並列的に行なうものを示しているが、
このようなプロセッサを複数個接続することにより任意
のＮ画素の演算を高速に実行でき、拡張性に富む構成と
なっている。

〈各部分の構成〉 次に第２図に示した各ユニットおよびバッファ装置の詳
細について説明する。なお、第４図以下の図面において
、シ／ジスタやカウンタ等のブロックにおいて、右上隅
が第３図（Ａ）のように示されているものは、コントロ
ールユニット１０６からの信号φ１　（線６４１１　）
　、φ２　（線６４１２　）によ逆動作する。ぼた、レ
ジスタ等で左下隅が第３図のンのように示されているも
のは、コントｏ　−ルユニット１０６からの信号τ１　
（線６４２１）、τ２（線６４２２）により動作する。

更に、レジスタやカウンタ等のブロックにおいて、右上
隅と左下隅が第３図Ｃ）のように示されているものは、
φ１゜φ２によっても、またτ１．τ２によっても動作
する。

■　入カバソファ装［１０７（ボートＰＩ）第４図に示
される。７１３はデコーダ、７１２はレジスタ、７１１
は可変段数レジスタ（シフトレジスタ）である。

■　入出力バッファ装置１０８（ボートＰ２）第５図に
示される。７２１は可変段数レジスタ、７２２はトライ
ステートノクツファ、７２３はレジスタ、７２４はデコ
ーダ、７２５は出力／（ソファである。

■　入カパソファ装置１０９（ボートＰ３）第６図に示
される。７３１はレジスタである。

■　出力バッファ装置１１０（ボートＰ４）第７区に示
される。７４１はセレクタ、７４２は出力バッファであ
る。

■　データユニット１０１ 第８図に示される。１２１〜１２４は４つのレジスタブ
ロック（ＲＢ　Ｏ−”ＲＢ　３　）を示し、夫々の内部
の構成は同じである。１２５はデコーダでおる。１３１
と１４１は可変段シフトレジスタ、１３２と１４２はレ
ジスタ、１３３〜１３５および１４３〜１４５は夫ｈセ
レクタである。

■　メモリユニット１０２ 第９図に示す。４つのメモリブロック２０１〜〜２０４
　（ＭＢＯ−ＭＢ３　）と、セレクタ２０５と、デコー
タ−２０６からなる。

■　プロセッサユニット１０３ 第１０図に示す。４つのプロセッサエレメント３０１〜
３．０４　（ＰＥ　０−ＰＥ　３　）と、デコーダ３０
５．３０６とで構成される。夫々のプロセッサエレメン
トは、セレクタ３２１、アンドゲート３１１、セレクタ
３２３、セレクタ３２２、演算部３１２、演算部３１３
、レジスタ３２４〜３２８で構成される。

■　リンケージユニット１０４ 第１１図に示す。４０１〜４０６は演算部（Ａ、Ｕ−Ｃ
ｏ　、　ＡＵ−Ｃ１、ＡＵ　−Ｃ２、ＡＵ　−Ｄ　。

ＡＵ　−Ｅ　、　ＡＵ　−Ｆ　）である。４１１〜４１
３はセレクタ、４２１〜４２７はレジスタ、４３１と４
３２はデコーダである。

■　エバリュエーションユニツ）１０５第１２図に示す
。５０１と５０２はコンノくレータ、５０３はカウンタ
、５１１〜５１４はセレクタ、５２１〜５２３はレジス
タ、５２４〜５２６はレジスタである。

■　コントロールユニット１０６ 第１３図に示す。６０１〜６０４は４つのコントロール
レジスタ（ＣＲＯ−ＣＲ３）を示し、この内容によｐ演
算が規定される。６０７は論理回路で、３つの４人カオ
ア回路で構成される。６４）６はステータスレジスタ、
６１１はセレクタ、６１２はデコーダである。６２１は
可変段シフ）ｌ／シスタ、６２２はデコーダでおる。６
２３はセレクタ、６２４はデコーダでおる。６３１はク
ロックパルスジェネレータであシ、６３２と６３３はバ
ッファである。６３４はバッファ、６３５はデコーダ、
６４１は可変段シフトレジスタ、６４２はＢＳフリッグ
７０ツブである。６５１〜６５４はアントゲ−）、６４
３１２ファーストインファーストアウトのレジスタ、６
４４はデコーダ、６４５は可変段シフトレジスタ、６４
６はレジスタである。

〔発明の効果」 以上説明したように本発明ンこよれは、画像処理を高速
に実行できるのみならず、汎用性、拡張性において透れ
たものであ！ＥＸＬＳＩにするに最適なアーキテクチャ
を実現できる。

【図面の簡単な説明】

第１図は画像処理プロセッサの外観図、第２図は本発明
の一実施例の全体システム構成図、第３図囚〜（Ｃ）は
各機器ブロックの説明図、第４図〜第１３図は第２図に
示す各ユニットまたは装置を詳細に示した因である。 Ｐ１〜Ｐ４・・・第１〜第４のボー１−１１０１・・・
データユニット、ｌＯ２・・・メモリユニット、１０３
・・・プロセッサユニット、１０４・・・リンケージユ
ニット、１０５・・・エバリユエーションユニット、１
０６不　４回 第７図 ヂトθηＩＣＵ 第　１］回 ｔａｅｕ め１２図 手続補正書（自発） １．５許庁長官若杉和夫殿 一゛ハ件の表テＪ、 昭和５８年肩鉾弼羊−−−−−毛← ２月９日提出の特許願（ＮＡ） 発明の名称 画像処理プロセッサ 補正をする者 ゛１：イ′Ｉとの関（ｇｌ、鴇′１出１．頃人１１　　
　・す「　東京都丁代田区丸の内−・丁［１５番１号’
ｔ’、ａｉ５１（））株式会（１日　立　製　作　所代
表名　三　１）勝　茂 代　　　理　　　人 ：１’：　　　ｌ’ｌｔ　　　東京都千代Ｆ８区丸の内
−丁目５番１号補正の内容 別紙の通り 明　　　　細　　　　書 発明の名称　画像処理プロセッサ 特許請求の範囲 １、画像データを入力するための第１のボートと、該画
像データを複数段シフトすると共に各シフト段の画像デ
ータを並列にプロセッサユニットに転送するデータユニ
ットと、該データユニットから直列に転送された画像デ
ータを外部に出力する第２のボートと、画像処理演算の
ための基礎データ、演算機能を規定させるためのコント
ロールデータ、画像データま友は画像処理データを入力
するための第３のボートと、該コントロールデータを第
３のボートを介して入力するとともにタイミング信号を
入力しで、制御に必要な指令信号を出力するコントロー
ルユニットト、コントロールユニットからの指令信号に
基づき第３のボートを介して入力される前記基礎データ
を記憶し、指令信号に基づき配憶データをプロセッサユ
ニットに出カスるメモリユニットと、プロセッサエレメ
ントを複数個備え、これら複数個のエレメントを同時に
動作させて人力データを用いて画像処理演算を行なう前
記プロセッサユニットと、該プロセッサユニットの演算
結果と第３のポートを介して入力されるデータを入力し
、リンケージ演算を行なって第４のポートへ結果を出力
するリンケージユニットと、人力されるデータを外部に
出力する第４のポートとを有することを特徴とする画像
処理プロセッサ。 発明の詳細な説明 〔発明の利用分野〕 本発明は、画像処理を行なう画像処理プロセッサに関す
る。 〔発明の背景〕 画像データを処理する画像処理は、前処理、特徴抽出処
理、判定処理等に大別できる。この発明における画像処
理プロセッサは、主に前処理を行なうに適したものであ
る。 この種の画像処理装置として、汎用性があシ。 しかも繰り返し処理が多い種々の前処理手法が対象に応
じて選択実行できることなどを目的として開発されたも
のに、通常の計算機を用いたものがらる。しかし、画像
データをメモリに記憶し、この記憶されたデータを読出
して必要な演算を実行し、その結果を再びメモリに記憶
するという一連の手順において、それらを高速に実現し
得ないという問題がある。これは、本来数値データの演
算に適するように設計されたものを用いて、２次元的な
画像データを処理しようとしているところにその問題の
本質がある。画像データは、個々の絵素の状態よりも２
次元的な広がりをもった各絵素と密接なつながシを有す
るという特徴がある。このような情報をメモリから読出
しで局所２次元的な広がりの中で演算処理を行なう場合
、データの格納状態が空間的でないため、互いに隣接す
る絵素データ単位の処理の場合絵素データをアクセスす
るためにそのつど番地計算が必要となる。また、画像デ
ータの一絵素の情報量自体は１ビツトから数ビットの場
合がほとんどであり、このような場合にも通常の数値情
報と同じ処理が必要となり、無駄が多い。つまシ、この
方法は高速性に欠ける。 これを解決するものとして、画像処理の装置化によって
純粋なハードウェアで実行することが考えられてきた。 しかし、処理対象の多様化、処理内容の複雑化にともな
い、そのつど適合するよう設計製作することには、自ず
と限界がある。 したがって、汎用性があり、かつ高速処理のできる画像
処理手段が望まれる訳である。従来においでも、このよ
うな目的を達成する各種試みがなされでいる。例えば、
特公昭５６−２２０２５号公報に開示された発明もその
一つである。この発明では、２次元的な広がりを有する
画像データをシフトレジスタで構成される２次元図形記
憶部に記憶し、これを順次読出して演算することにより
高速化を計り、またプログラム記憶部に各種画像処理プ
ログラムを内蔵しでおき、このプログラムに基づいて画
像処理演算させることによって処理の汎用化を計つでい
る。この方法は、確かに２次元画像データを処理する場
合有効である。 しかし、ここで示されている平面図形処理装置は、本質
的にはプログラムに基づいて処理を行なう汎用計算機の
手法と同じでろシ、この装置自体ほかなシ犬規模なもの
となることは必至である。 つまり、画像データのアドレス計算乞必要としないよう
にするため、シフトレジスタをメモリとし。 て用い次点を除いては、汎用計算機と同じ処理手順を必
要とする。そしで、特に、これら画像データの処理機能
を汎用化し、しかもそれらを少ないハードウェアで実現
しようとすると、この開示された発明のままではその実
現は不可能である。高速で、汎用性があって、しかもそ
れらを少ないハードウェアで実現しようとする場合、通
常、ＬＳＩ化（大規模集積化）が考えられる。 上述した発明では、ＬＳＩ化に適したアーキテクチャに
ついて触れでおらず、これらをＬＳＩ化する場合、更に
多くの検討が必要である。 〔発明の目的〕 本発明の目的は、画像処理を高速に実行することはもち
ろん、その処理部をＬＳＩにするに最適なアーキテクチ
ャを満足する画像処理プロセッサを提供することである
。 〔発明の概要〕 本発明の一態様によれば、画像処理プロセッサは、演算
対象の画像データを入力するための第１のボートと、そ
の第１のボートにレジストされた画像データを順次転送
すると共に各段の画像データを並列に転送するデータユ
ニットと、データユニットで転送された画像データを出
力するための第２のボートと、画像処理演算のための基
礎データ、プロセッサ全体のコントロールに必要なデー
タおよびリンケージ演算のための画像処理データを入力
するための第３のボートと、コントロールに必要なデー
タを入力して内部のレジスタに格納し、該格納したデー
タおよび入力されるタイミング信号に基づいでコントロ
ール指令信号およびアドレス指令信号を出力するコント
ロールユニットと、コントロールユニットからの指令に
基づき入力されるデータのうちの１つを選択して外部に
出力する第４のボートと、コントロールユニットからの
書込み指令に基づき、第３のボートから入力される基礎
データを配憶し、読出しアドレス指令信号に基づき記憶
データを出力するメモリユニットと、１つの画像データ
に対する画像処理演算を行なうためのプロセッサエレメ
ントを複数個配し、こｎら複数個のエレメントを同時に
動作させで、データユニットから並列に転送される画像
データおよびメモリユニットから出力されたデータを用
いて画像処理演算を並列に行なわせるプロセッサユニッ
トと、プロセッサユニットの画像処理演算結果と、第３
のボートから入力される画像処理データとを入力し、コ
ントロールユニットからの指令に基づく演算を行なって
第４のボートへその結果を出力するリンケージユニット
とを有する。 〔発明の実施例〕 次に、この発明の実施例を図面を用いで説明する。この
発明の実施される好ましい□態様としての画像処理プロ
セッサは、それ自体をＬＳＩにすることである。それゆ
え、以下の実施例は１，１３Ｉ化された画像処理プロセ
ッサについて説明される。 く画像処理プロセッサの外観〉 第１図は、本発明の一実施例における画像処理プロセッ
サ１００の外観を示す。総ピン数は６４である。 ―データバス人（ビン番号１〜９） Ａ　ｏ　＝　Ａ　７の端子は多値画像の１画素データも
しくば２値画像の８画素データの入力のグζめＶこ用い
られる。多値画素データの場合、８ビツトの画素データ
には絶対値表示、２つの補数表示のいずれかがイ吏用で
きる。 端子Ａｂは端子Ａｏ　＝Ａｔから入力される画像データ
の有効処理領域を示すマスク用２値データの入力に使用
される。 端子Ａｏ　”ＡｙおよびＡｂは、後述する第１のボート
に属する。 ・データバスＢ（ビン番号５６〜６４）Ｂｏ＝Ｂ７の端
子は双方向性のノくスで、多値画像の１画素データもし
くは２値画像の８画素データの入出力に１吏用される。 多値画像を入力する場合は、データバスＡとは独立に絶
対値表示、２の補数表示のいずれかが使用できる。 端子Ｂｂは端子ｋｂから人力された２値データの出力に
１吏用される。 Ｂ　ｏ　＝　Ｂ　７およびＢｂの端子は、後述する第２
のボートに属する。 一すンケージデータ人カッくス（ビン番号１７〜３２） ＬＩｏ”ＬＩ＋ｓは、演算用のデータ、メモリユニット
およびコントロールユニットなどへのデータの人力のた
めに使用される。 端子ＬＩｏ　−Ｌ　Ｉ＋ｓは、後述する第３の刀シート
に属する。 ・リンケージデータ出力バス（ビン番号３３〜４０およ
び４２〜４９） 端子Ｌ　Ｏｏ　＝　Ｌ　Ｏ＋　ｓは、演算結果の出力、
他のプロセッサのメモリユニットおよびコントロールユ
ニットなどへデータを与えるための出力Ｋ（支出される
。演算結果は１６ビツト２の補数表示で出力される。 端子ＬＯｏ−ＬＯ＋ｓは、後述する第４の、ｌシートに
属する。 ４１２値データ出力（ビン番号５０） 端子ＢＮＲは、２値データの演算結果の出力、多値画像
を２値化し、た場合の２値データ出力、多値画像と２値
画像のパターンマツチング全実行した場合の一致度を２
値化した場合の出力に使用される。 この端子ＢＮＲも第４のボートに属する。 争オペレーションセレクト（ビン番号５３）端子ＯＰＳ
は選択信号のためのものであり、この信号が″′ＬＯＷ
″レベルのときセットアツプモードてなり、”Ｈｉｇｈ
″　レベルのとき演算を実行する演算実行モードになる
。コントロールユニットへのデータのレジスト、および
メモリユニットへのデータの記憶は、ＯＰＳをセットア
ツプモードにしておいて行なう。 端子ＯＰＳはコントロールユニットに属ｔ−ル。 ・クロック（ビン番号５４） 端子ＣＬＫに入力されるクロック信号は、セットアツプ
モード時におけるメモリユニット、コントロールユニッ
トへのデータの書込みあるいは書替え、及び演算実行モ
ード時におけるデータの入出力と演算に用いられる。こ
れらの処理は、すべでこのクロック信号に同期して実行
烙れる。 ＣＬＫはコントロールユニットに属する。 ・ライトイネーブル（ビン番号５１） 端子ＷＥはライトイネーブル信号入力に利用される。オ
ペレーションセレクト信号（ＯＰＳ）が６Ｌｏｗ　”レ
ベルのときに限υ、このライトイネーブル信号をＬＯＷ
　″レベルとすることにより、メモリユニットへのデー
タ書込み、コントロールユニットへのデータ書込みが可
能となる。 ｉ子ＷＥは、コントロールユニットに属する。 ・メモリレジスタアドレス（ビン番号１０〜１３）端子
Ｍ　ＲＡ　ｏ　”□　Ｍ　ＲＡ　３はメモリレジスタア
ドレス入力用に使用される。セットアツプモード時にお
いては内容を書替えるレジスタをアドレスするために用
いられ、演算実行モード時においではメモリユニットか
ら読出すデータの番地をアドレスするために用いられる
。 端子Ｍ　ＲＡｏ　＝Ｍ　ＲＡ　ｓは、コントロールユニ
ットに属する。 一リセット（ビン番号５２） 端子Ｒ，ＥＳはリセット信号入力に用いられる。 端子ＯＰＳの入力であるオペレーションセレクト信号が
セットアツプモードであり、クロック信号が”ＬＯＷ″
レベルのとき、リセット信号を”ＬＯＷ”レベルニスる
ト、コントロールユニット内の制御レジスタがリセット
される。このリセットした状態において、積和演算（画
像処理演算のうちの１つ）が実行できるように初期設定
される。 端子ＲＥＳは、コントロールユニットに属する。 ・バスディレクション（ビン番号５５）端子ＢＤはパス
ディレクション信号入力に用いられる。すなわち、デー
タバスＢのうちＢＯ〜Ｂ７の入出力方向を決定するため
に用いられる。 この信号がｌ　Ｉ、ｏｗ　ＩＩレベルのときＢＯ〜Ｂ７
は出力端子となり、”　Ｈｉｇｈ　”　レベルのときＢ
Ｏ〜Ｂ７は入力端子となる。 端子ＢＤはボートＰ２に属する。 ・演算同期信号（ビン番号１４．１５）端子８ＹＮＣｏ
　＝ＳＹＮＣ＋は演算同期信号入力に用いられる。この
信号は、各ユニット間の演算の同期をとる信号で、画像
データに同期しで入力される。ただし、画像データの入
力方式によυ演算同期信号の入カバターンは異なる。 端子５ＹＮＣｏ　＝ＳＹＮＣ＋　もコント０−　Ａ／　
ｊ−ニットに属する。 ・電源（ビン番号４１） 端子Ｖｃｃ　　は電源供給のために用いられる。 参グランド（ビン番号１６） 端子Ｖ　ｓ　ｓ　　はグランドとして使用される。 〈全体システム構成〉 第２図に本発明の実施例における全体システム構成を示
す。第２図において、第１図と同一の記号のものは同一
のものを示す。この画像処理プロセツヅー１００は、Ｐ
１〜Ｐ４で示される第１のボートル第４のボートと、デ
ータユニット１０１と、メモリユニット１０２と、プロ
セッサユニット１０３と、リンケージユニット１０４と
、二ノ（リュエーシコンユニット１０５と、コントロー
ルユニット１０６とで構成される。 第１のボートＰ１は、演算対象である画像デ−タを入力
する機能を有するものであシ、データバスＡ　（Ａ　ｏ
　＝　Ａ　７およびＡｂの入力端子）と入力バッファ装
置１０７と、バス（線５ｏｏｉ〜５ｏｏｓおよび８００
９　）とで構成される。入力バッファ装置１０７には、
端子Ａ０〜Ａ７およびＡ、から画像データがバス（線８
００１〜８ｏｏ８および８００９）を介して入力され、
データユニッ）１０１とプロセッサユニット１０３１に
夫々バス（＋％１７１１１〜７１１８と７１０１〜７１
０９）を介してバッファされたデータが転送される。こ
のバッファレジスタ１０７は、データユニツ）１０１へ
のデータ転送に際しては、データの遅延時間を制御する
ための可変段数シフトレジスタを介しで行なうようにな
っており、これによってデータのタイミングの不一致を
なくなるように調整できる。この遅延時間の可調整は、
画像処理プロセッサ１００を複数個使用してパイプライ
ン処理を実行させる場合に問題となるデータの演算部へ
の到着不一致という問題を解決する。入力バッファ装置
１０７の詳細は、第４図に示されておシ、この詳細な説
明は後述する。 第２のポー）Ｐ２は、画像データを入力する機能と出力
する機能とを併せ持もものであり、いずれか一方の機能
が選択される。人出カバソファ装置１０８と、入出力用
のデータバスＢ（ＢＯ〜Ｂ７　、Ｂｂ　）と、バスを入
力用とするか出力用とするかの方向を決めるバスディレ
クションＢＤと、バス（線８０５５，８０５６．８０５
７〜８０６４　）とで第２のボートＰ２が構成される。 このうち、人出カバソファ装置１０８は、入力バッファ
としても出力バツ７アとしても機能し、この機能の切替
えは端子ＢＤからの信号による。人出力バッファ装置１
０８は、入カバソファとして機能する場合、端子Ｂ　ｏ
　＝　Ｂ　７から画像データを取込み、データユニット
１０１とプロセッサユニット１０３にそのデータを転送
する。前述の入力バッファ１０７と同様に、この人出力
バッファ装置１０８もデータユニット１０１にデータ転
送するに際してはデータの遅延段数を変更可能なシフト
レジスタを介して転送する一人出力バッファ１０８のデ
ータ転送遅延サイクル変更機構を入力バッファ１０７の
それと組合せることにより、種々の画像処理演算を可能
にしている。一方、人出力バツファ装置１０８が出力バ
ッファとして機能する場合は、データユニット１０１か
らの画像データがバス（線８０５７〜８０６４．８０５
６）を介して端子Ｂ０〜Ｂ７．Ｂｂに出力される。この
出力の機能により、複数個の画像処理プロセッサ（ＬＳ
Ｉ＞を直列に接続して（端子Ｂ　ｏ　＝　Ｂ　７および
Ｂ、を別のＬＳＩの端子Ａ　ｏ　＝　Ａ　７およびＡｂ
に夫々接続して）使用することが可能となり、大規模な
画像演算を並列に実行することができる。人出カバソフ
ァ装置１０８の詳細は、第５図に示されており、この詳
細な説明は後述する。 第３のボートＰ３は、データを入力する機能を有してお
り、Ｌ工０〜ＬＩ＋５の端子と、入力バッファ装置１０
９と、バス（線８０１７〜８０３２）とを含む。このボ
ートＰ３は、セットアツプモード時にはメモリユニット
１０２に記憶させるためのデータ（画像処理演算のため
の基礎データ）や、コントロールユニット１０６の制御
を規定するためのデータ（コントロールに必要なデータ
）を入力するために、また第４のボートへデータを与え
るために用いられる。また、演算実行モード時には、プ
ロセッサユニット１０３、リンケージユニット１０４、
エバリユエーションユニット１０５、第４のボー）Ｐ４
に対してデータを供給するために用いられる。入カバソ
ファ装置１０９の詳細は、第６図に示されており、この
詳細な説明は後述する。 第４のポー）Ｐ４は、入力されるデータを外部へ出力す
る機能を有し、出カバソファ装置１１０とＬＯｏ＝ＬＯ
＋ｓの端子と、ＢＮＲの端子と、バス（線８０５０．８
０３３〜８０４０．８０４２〜８０４９）とを含む。出
力バツ７ア装置１１０は、コントロールユニット１０６
からの切替指令により、リンケージユニット１０４の出
力データ、第３のボー）Ｐ３内のバッファ装置１０９に
貯蔵されたデータ、エバリユエーションユニット１０５
の出力データ、およびコントロールユニット１０６の出
力のうちのいずれかを選択して、ＬＯｏ〜ＬＯ＋ｓの端
子やＢＮＲ端子に出力する。出カバソファ装置１１０の
詳細は第７図に示されており、この詳細な説明は後述す
る。 データユニツｌ−１０１は、入力バッファ装置１０７か
らバス（線７１０１〜７１０９）を介して入力される画
像データを第２のポー）Ｐ２の入出力バッファ装置１０
８にバス（線１４０１〜１４０９）を介して転送すると
ともに、シフトされる画像データの各段のデータを並列
に出力し、プロセッサユニット１０３に転送する。プロ
セッサユニットに転送されるデータは、合計８バイトで
あり、これらはバス（線１１２１〜１１２８．１１３１
〜１１３８゜１２２１〜１２２８．１２３１〜１２３８
．１３２１〜１３２８．１３３１〜１３３８．１４２１
〜１４２８　、および１４３１〜１４３８　）を介して
行なわれる。また、データユニツ）　１０１　ば、入出
力バッファ装置１０８からバス（線７２０１〜７２０８
　）を介して送られてくるデータを同様に並列的に出力
してプロセッサユニット１０３に転送する。これらは、
どちらか一方が選択される。このデータユニット１０１
は、プロセッサユニット１０３において実行される並列
演算にうまく合致するようにデータを供給する。この実
施例におけるデータユニット１０１は、プロセッサユニ
ット１０３に対して、１マシンサイクル毎に合計８バイ
トのデータを供給する。このようなデータユニット１０
１の並列データ供給機能により、プロセッサ内での徨々
の画像処理の並列演算が可能となる。このデータユニッ
ト１０１の詳細は、第８図に示されておυ、この詳細な
説明は後述する。 メモリユニット１０２は、画像処理演算に必要な基礎と
なるデータ（積和演算における重みづけ係数などのコン
スタントデータ）をプロセッサユニット１０３に供給す
るためのものである。このコンスタントデータは、画像
処理演算の実行に先立って（つまりセットアップモード
時）、第３のボー）Ｐ３を介して書込まれる。具体的に
は、入力端子ＬＩｏ〜ＬＩ＋ｓ、バス（線８０１７〜８
０３２）を介して入力バッファ装置１０９にレジストさ
れたコンスタントデータを、コントロールユニット１０
６からの指令（図示せず）によって、バス（（線７３０
１〜７３１６）を介してメモリユニット１０２に記憶す
る。メモリユニット１０２は、書替え可・能なランダム
アクセスメモリであり、データを書替えることによって
種々の画像処理演算が実行できる。このメモリュニツ）
１０２からは、１マシンサイクル毎に８バイトのデータ
がバス（図示した線２１０１〜２１０８．２１１１〜２
１１８゜・・・、２４１１〜２４１８）を介してプロセ
ッサユニット１０３　に供給される。これは、データユ
ニット１０１からの並列に供給されるデータ量に対応す
る。このメモリユニット１０２の詳細は、第９図に示さ
れてお沙、この詳細な説明は後述する。 プロセッサユニット１０３は、画像処理演算を実行する
ためのものである。この例では、データユニット１０１
、メモリユニット１０２、第１のボートＰ１（入力バツ
７ア１０７）、第２のボートＰ２（入出力バッファ１０
８）、および第３のボートＰ３　（入力バッファ１０９
）から夫々のバスを介して合計の２０バイトのデータ供
給を受け、並列演算を実行して２バイト長の演算結果を
４語出力する。この出力は、バス（線３１７１〜３１８
６゜３２７１〜３２８６．・・・、３４７１〜３４８６
）を介してすべてリンケージユニット１０４に入力され
る。 このプロセッサユニット１０３の詳細は、第１０図に示
されており、この詳細な説明は後述する。 リンケージユニット１０４は、プロセッサユニット１０
３の演算結果を入力するとともに、第３のボートＰ３か
ら入力されてくるデータをバス（線７３０１〜７３１６
’ｌを介して入力し、コントロールユニット１０６から
の演算指令（図示せず）に基づきり／ケージ演算を実行
する。この実施例では、プロセッサユニット１０３から
の４ワード（１６ビツト長）の各データ間の演算、およ
びその結果と入カバソファ装置１０９からのデータとの
演算を実行する。このリンケージ演算結果は、バス（線
４２２１〜４２３６）ｋ介してエバリユエーションユニ
ット１０５、バス（線４１６１〜４１７６）を介して出
カバソファ装置１１０に出力する。このリンケージユニ
ット１０４の詳細は、第１１図に示されており、この詳
細な説明についでは後述する。 エバリュエーションユニツ１４０５Ｕ、夫々のバスを介
して、リンケージユニット１０４の出力データ、第３ポ
ー）Ｐ３に貯蔵さｈたデータを人力し、これらに対し２
値化処理、クラスタリング処理などを行ない、結果をバ
ス（線５００１〜５０１６．５０２１〜５０３６．・・
・５３０１）を介して第４のボー）Ｐ４内の出カバソフ
ァ装置１１０に出力する。２値化およびクラスタリング
処理を実行するに必要な比較データは、演算実行に先立
って（つまりセットアツプモード時において）、入力バ
ソファ装Ｈ１０９ｋ介してエバリユエーションユニット
内のレジスタに書込まれる。この書込みの指令は、直接
的にはコントロールユニット１０６から発せられる。こ
のエバリユエーションユニット１０５のこれらの機能に
ニジ、画像演算の評価処理も実行可能となる。エバリュ
エーションユニツ）１０５の詳細は、第１２図に示され
ており、この詳細な説明は後述する。 コントロールユニット１０６は、画像処１ｆｉｌロセツ
サ１００内の各ボートや各ユニットを制御する。このユ
ニット１０Ｇ内には、制御指令を規定するための複数の
レジスタ（ここでは、コントロールレジスタと名付ける
）があり、セントアップモード時において、第３のボー
トＰ３およびバスを介して必要なデータが入力され、そ
のデータは内部のコントロールレジスタに記憶される。 このコントロールレジスタの内容により、各ユニット内
のデータ７０−および機能が決定されるので、コントロ
ールレジスタの内容を一４ＦＷえるこトニヨり種々の画
像データの画像処理演算が実行できる。 また、コントロールユニット１０６は、メモリやレジス
タのアドレス指定のためのアドレスデータをＭ　ＲＡ　
ｏ　＝　Ｍ　ＲＡ　３とバス（線８０１０〜８０１３）
を介しで、同期信号を５ＹＮＣｏ　−８ＹＮＣＩ　と線
８０１４〜８０１５を介して、クロックをＣＬＫと線８
０５４を介して、オペレーションセンクト信号ヲｏＰＳ
と線８０５３ｉ介して、リセット信号をＲＥＳと線８０
５１介しで、ライトイネーブル信号をＷＩン線８０５１
を介して入力する。これらの信号、タイミング、データ
を入力し、制御に必要な指令が作られ、夫々のユニット
やボートに与えられる。 コントロールユニット１０６の詳細は第１３図に示され
てお沙、この詳細な説明は後述する。 第２図に示した画像処理プロセッサ１００におけるプロ
セッサユニット１０３、リンケージユニット は、バイブライン処理を実行する構成をとっており、非
常に高速に画像処理演算を実行できる。この例では、デ
ータ入力から演算結果出力までの実行時間を１６７ナノ
セカンドで終了させるため、最大動作サイクルは６　Ｍ
　Ｉ−（ｚとなっている。この高速演算によって、２５
６Ｘ２５６画素からなるノンインターレーステレビ画像
の画像データは実時間で処理される。 第２図における「＝◇」はデータバスを示し、矢印の方
向はそのデータの流れを示す。「π◇」はアドレスバス
を示し、矢印の方向はアドレスデータが与えられる方向
を示す。また、これら大幅の線で示されたバスの中の数
字（例えばｒ　Ｅ＞ｊにおける数字１６）は、七のノく
スの本数を示す。 そして、夫々のバスに対しでイ＝ｊされた４桁の数字は
線の番号を示す。したかつで、５の線がどのユニットと
結ばれているかは容易に理解できよう。 なお、ここで、上述の説明で記述されでいないノ；スを
簡単に説明する。線ｆ２１１〜７２１８で示されている
８ビツトのバスは、入出カッくツノア装置１０８からプ
ロセッサユニットデータ全供給するためのデータバスで
ある。線６００１〜６０１６゜６０２１〜６０３６．、
・・・６１０１〜６１０７で示される１６Ｘ４＋７本＋
７）バスハ、コントロールユニット１０６から出カバソ
ファ装置１１０にデータを転送するためのものである。 また、コントロールユニット１０６から出力される２３
本のアドレスノくスは、線６２２１〜６２２２．６２２
５．６２２７〜６２２８．６３５１〜６３５２．６３５
４〜６３６５゜６３２１〜６３２４で示されており、こ
れらの線は１０２．１０５のユニットと１１０の装置に
その一部が供給される。これらの信号線、データ線の番
号は、他の図面における番号と統一的に用いられている
。 入力バツ７ア１０７、人出カバソファ１０８を介して入
力される画像データおよび入力バッファ１０９に介して
プロセッサユニット１０３に供給される画像データは、
各８ビツトで、絶対値表示もしくは２の補数表示いずれ
かで使用できる。一方、入力バッファ１０９を介してリ
ンケージユニット１０４に入力される演算データお上び
出力バッファ１１０から出力される演算データは１６ビ
ツト２の補数表示である。なお、リンゲージユニット１
０４内で、最大８桁までのトランクイジョン（切捨て）
ができるので、本ＬＳＩ１００は実質有効桁数１６桁、
ダイナミックレンジ２４桁の演算精度を有することにな
る。 なお、本ＬＳＩ１００内のプロセッサユニット１０３は
、４つのプロセッサニレメン）ｔ［Ｌでいるため、８ビ
ット／画素の濃淡画像なら４画素を、１ビット／画素の
２値画像なら３２画素を同時に演算することが可能であ
る。また、演算実行中発生するオーバーフロー、アンダ
ーフローＫＪｊしでは、有効桁数内の近似演算を実行し
、オーバーフロー、アンダーフローの発生ハ、コントロ
ールユニット１０６内のステータスレジスタに記憶され
る。ステータスレジスタの内容は、演算終了後、出力バ
ッファ１１０を介して端子ＬＯｏ−ａに読み出すことが
できる。 第２図において、画像処理演算は次のように行なわれる
。まず、画像処理演算に先立って、処理の種類の中から
実行したい処理を選択（例えば、積和演算）シ、外部の
計算機やキーボード等からその処理に必要なデータを画
像処理プロセッサ１００に与える。この場合、ＯＰＳ端
子の電圧レベルを’　Ｉ、ｏｗ　”とし、セットアツプ
モードにする。 そして、端子Ｌ　Ｉ　ｏ　−Ｌ　Ｉ　１ｓに制御データ
を供給し、そのデータを入力バッファ装置１０９に貯蔵
する。貯蔵後、コントロールレジスタのどのレジスタに
データを書込むかを示すアドレスをＭＲＡ　０〜Ｍ　Ｒ
Ａ　３に与え、また、ＷＥ端子にライトイネーブル信号
を与えることによって、貯蔵されたデータがコントロー
ルユニット１０６内のコントロールレジスタにセットさ
れる。このコントロールレジスタに対するデータの確立
により、プロセッサユニット１０３、リンケージユニッ
ト１０４、エバリユエーションユニット１０５の夫々ニ
対シ、図示しない信号線を介してコントロール信号を伝
達し、夫々のユニットにおける演算機能を規定する。ま
た、入力バツ７ア装置１０９に入力されるメモリユニッ
ト１０２に対する基礎データを順次ユニット１０２に記
憶させる。また、４つのボートＰ１〜Ｐ４内の各バッフ
ァ装置に対してもコントロール信号を伝達し、機能を規
定する。このような一連のセットアツプが終了した段階
で、こんどはＯＰＳ端子に与えるモードを演算実行モー
ドにし、演算実行に入る。 この演算は、例えば次のように行なわれる。いま、コン
トロールユニット１０６は次のように各機器の機能を規
定したものとする。すなわち、第１のボートＰ１は多値
画像データを入力する機能が規定され、データユニット
１０１はＰｌから入力される画像データをポー）Ｐ２に
転送すると共に、並列的に画像データをプロセッサユニ
ット１０３に供給する機能が規定される。ポー）Ｐ２は
データユニット１０１から転送されるデータを外部に出
力する機能が規定されている。プロセッサユニット１０
３は、データユニット１０１から転送される８バイト画
像データと、メモリユニット１０２から読出された８バ
イトの基礎データとを用いて、それらの積を演算する機
能が規定されでいるものとする。リンケージユニット１
０４は、プロセッサユニット１０３から出力される４ワ
ード（４Ｘ１６）の演算結果を加算（和の演算）し、さ
らにそれと第３のボートＰ３から入力されるデータ（画
像処理データ）を更に加算する演算を行なう機能が規定
されているものとする。また、第４のボートＰ４は、入
力データのうち、リンケージユニットの演算結果データ
を選択し、それを外部に出力する機能が規定されている
ものとする。 そして、この場合においては、エバリュエーションユニ
ット１０５については何等の機能が規定されでいないも
のとする。このような各機器の規定ハ、コントロールユ
ニツｌ−１０６内のコントロールレジスタにより指令さ
れる。 画像データはボートＰ１に与えられ、さらにこのＰｌか
らタイミングに同期してデータユニット１０１に転送さ
れる。データユニット１０１では、内部のレジスタをや
はりタイミングに同期しで順次シフトし、ボート２にデ
ータを転送する。ボート２では入力されたデータを外部
に出力する。データユニット１０１では、タイミングに
同期しで、内部のレジスタの各ブロックのデータを並列
的に出力する。プロセッサユニット１０３では、入力さ
れる画像データとメモリユニットからの基礎データとの
積の演算を瞬時に実行し、リンケージユニット１０４に
出力する。リンケージユニット１０４では、プロセッサ
ユニット１０３の出力の和の演算と実行すると共に、そ
の実行結果とボート３からの画像処理データとの和の演
算を実行し、ボート４に出力する。ボート４は、この演
算結果全外部に出力する。これら一連のステップは、タ
イミングがとられ、順次実行される。したがって、画像
データをボートＰ１に順次供給すれば、瞬時にボートＰ
４から演算結果の出力が得られることとなる。 上述の演算実行の説明は、第２図に示すプロセッサの演
算機能のうちの１つを選択して行なったものであり、プ
ロセッサの演算機能はこれに限定されない。コントロー
ルレジスタの内容全書替えることにより、更に多くの処
理（例えば、パターンマツチング、フィルタリング、２
値化、濃度変換、スムージング、輪郭強調、特徴抽出、
４点線形補開演算、キュービック補間演算、色彩系変換
、色彩距離分類などの処理）が実現できる。 また、この実施例では、８ピット／画素のデータの場合
４画素の演算を並列的に行なうものを示しているが、こ
のようなプロセッサを複数個接続することによシ任意の
Ｎ画素の演算を高速に実行でき、拡張性に富む構成とな
っている。 く各部分の構成〉 次に、第２図に示した各ユニットおよびバッファ装置の
詳細について説明する。なお、第４図以下の図面におい
で、レジスタやカウンタ等のブロックにおいて、右上隅
が第３図（Ａ）のように示されているものは、コントロ
ールユニット１０６からのタイミング信号φ１　（線６
４１１）ｌφ２（線６４１２）により動作する。また、
レジスタ等で左下隅が第３図（Ｂ）のＪ：うに示されて
いるものは、コントロールユニット１０６からのタイミ
ング信号τ】　（線６４２１）、τ２　（線６４２２）
により動作する。更に、レジスタやカウンタ等のブロッ
クにおいて、右上隅と左下隅が第３図（（１のように示
されでいるものは、φｌ、φ２によりても、またτ１　
、τ２によっても動作する。φｒ。 φ２．τ］　、τ２については第１４図に示されている
。φ１　、φ２は演算実行モードのとき出力されるタイ
ミング信号であυ、τ１，１°２はセットアツプモード
のとき出力されるタイミング信号である。φ１．φ２．
τ）、τ２はクロック信号に基づいて作成される。 ■　入力バッファ装置１０７（ボートＰ１・）この装置
１０７の具体例は、第４図に示される。 第４図において、７１１は９ビツトの可変段シフトレジ
スタでｂす、端子Ａｏ　−Ａ７．Ａｂからバス（線８０
０１〜８００８．８００９）を介して入力される画像デ
ータをシフトタイミング（コントロールユニットから供
給されるが、ここでは図示していない。）に従って順次
／フト・し、データコ−ニット側に出力する機能を有す
る。この場合、その名の通シ、シフト段数は変更可能に
なっでいる。つまり、このシフトレジスタ７１１が１６
段のシフトレジスタで構成されていると、１〜１６段の
任意の段からデータを出力させることが可能となってい
る。どの段から出力させるかは、バス（線７１２１〜７
１３６）を介して入力されるデコーダ出力信号により規
定される。この構成によシフトタイミングを一定にした
場合でも、どの段から出力させるかによって遅延時間を
制御できる。７１２は８ピツＹ・のレジスタであわ、端
子Ａｏ　−Ａ７　Ｋ与えられ、バス（線８００１〜８０
０８）を介して入力される画像データをレジストし、プ
ロセッサユニット側に出力させる。７１３はデコーダで
あり、コントロールユニットからバス（線６０４１〜６
０４４）を介して入力されるシフ）・レジスタの出力段
を規定するための４ビツトの指令（ＰＬ−８ＫＥＷ−Ａ
Ｏ−ＰＬ−ＳＫＥＷ−Ａ３）を入力し、４−ｆｏ−１６
のデコードを行なう。この出力は、可変段シフトレジス
タ７１１に与えられ、出力段を制御する。可変段シフト
レジスタ７１１は、コントロールユニット１０６からの
信号φ！　、φ２（線６４１１と６４１２で転送される
タイミング信号）により動作する。φ１の立ち下が沙に
より信号線８００１〜８００９上のデータ読込み、φ２
の立ち上がりでデータを線７１０１〜７１ｏ９上に出力
する。 レジスタ７１２はφｌの立ち下がりで線８００１〜８０
０８上のデータを読込み、φ２の立ち上がりで読込んだ
データを線７１１１〜７１１８上に出力する。 シフトレジスタ７１１により、画像処理プロセッサ１０
０を複数個使用する場合に発生する演算データの到着不
整合が補正できる。 なお、第１６図に、可変段シフトレジスタの概略図を示
す。シフトレジスタと、その各段のデータを入力し、デ
コーダ出力に上ってその１つを選択するマルチプレクサ
とで構成することができる。 ■　入出力バッファ装置１０８（ポートＰ２）この装置
１０８の具体例は、第５図に示される。 第４図において、７２１は８ビツトの可変段シフトレジ
スタを示し、入力される画像データを図示しないシフト
タイミングに従って順次シフトし、ソレヲハス（［７２
０１〜７２０８　）を介してデータユニット側に出力す
る機能を有する。７２２はトライステートバッファであ
り、端子ＢＤから線８０５５を介して入力される信号（
パスディレクショ７　信号）　カー　ＬＯＷｕレベルの
トキ、バス（線１４０１〜１４０８）上のデータを通過
させ、線８０５６〜８０６４で構成されるバス上に出力
させる。 ＢＤからの信号が°’Ｈｉｇｈ’　レベルのときは、デ
ータの通過は許可しない。つまり、”：［、ｏｗ”レベ
ルのときゲートを開き、”Ｈｉｇｈ”　レベルのときゲ
ートを閉じる機能を有する。７２３は、８ピツトのレジ
スタである。７２４１ｄコントロールユニツト１０６か
らの指令（線６０４５〜６０４７上に出力される。）を
入力し、バス（線７２２１〜７２２８）にデコードした
結果を出力する。 いま、ＢＤに与えられる信号が“ＬＯＷ″レベルのとき
、この装置１０８はデータ出力としで使用される。すな
わち、データユニットからの画像データは、トライステ
ートバッファ７２２を通過し、信号線８０５７〜８０６
４を介して端子Ｂｏ〜Ｂ７に出力される。ＢＤに与えら
れる信号がＨｉｇｈ”レベルのトキ、トライステートバ
ッファ７２２はハイインピーダンスとなる。データユニ
ット１０１から信号線１４０９に出力されたデータは、
ＢＤの信号とは関係なく、出力バッファ７２５、信号線
８０５６を介して端子Ｂｂに出力される。 可変段シフトレジスタ（ＶＳＲ−Ｂ）７２　Ｌば、最小
１段から最大８段まで任意の遅延段数をとることができ
る。この構成は、第１６図に示された如きものである。 遅延段数は、コントロールユニット１０６から線６０４
５〜６０４７に出力された信号ＰＬ−８ＫＥＷ−ＢＯ−
ＰＬ−８ＫＥＷ−８２を人力するデコーダ７２４の出力
で規定される。デコーダ７２４では、入力信号に応じて
線７２２１〜７２２８のうちの１本の線を選択してその
線のみを付勢する。これによって、可変段シフトレジス
タ７２１内のマルチプレクサの該当するゲートが開き、
対応の段のデータが選択され出力される。このシフトレ
ジスタ７２１は、コントロールユニット１０６からのタ
イミング信号φ１．φ２　（夫々、線６４１１．６４１
２で供給される信号）により動作する。すなわち、信号
φ１の立ち下がυで線８０５７〜８０６４上のデータを
読込み、信号φ２の立ち上シで線７２０１〜７２０８上
にデータを出力する。この線７２０１〜７２０８上に出
力されたデータは、データユニット１０１の入力データ
となる。 レジスタ（′ＢＪ）７２３は、線８０５７〜８０６４上
に出力されたデータを信号φ１の立ち上υで読込み、そ
のデータをφ２の立下シで信号線７２１１〜７２１８上
に出力する。この線７２１１〜７２１８上のデータは、
プロセッサユニット１０３に供給される。 このように、ＢＤ端に与えられるバスディレ、クシコン
信号により動作するトライステートバッファ７２３のゲ
ート制御によシ、入出力バツ７ア装置１０８を入力用あ
るいは出力用として使用できる。また、シフトレジスタ
７２１は、入力バッファ装置１０７内のシフトレジスタ
７１１と共に、データユニット１０３へのデータ供給タ
イミングを任意に設定できるため、種々のデータの組合
せを可能とする。その結果、多様な画像処理演算が可能
となっている。 ■　入力バッファ装置１０９（ポートＰ３）この装置１
０９の具体例は、第６図に示される。 第６図において、７３１は１６ビツトのレジスタ（ＬＫ
Ｒ）である。このレジスタ７３１は、コントロールユニ
ット１０６からのタイミング信号によって動作する。す
なわち、セットアツプモード時には、信号τ１とτ２　
（線６４２１と６４２２上に出力されでいる信号）によ
って動作し、演算実行モード時には信号φ】とφ２　（
線６４１１と６４１２上に出力されている信号）によっ
て動作する。セットアツプモード時には、信号τ１の立
ち下がりによって信号線８０１７〜８０３２上のデータ
がレジスタ７３１に読込まれ、信号τ２の立ち上がりに
よって線７３０１〜７３１６上にデータが出力される。 演算実行モード時においては、信号φ１の立ち下がりに
よって線８０１７〜８０３２上のデータがレジスタ７３
１に読込まれ、信号φ２の立ち上がりによって線７３０
１〜７３１６上にデータが出力される。 線７３０１〜７３１６上に出力されたデータは、プロセ
ッサユニット１０３、リンケージユニット１０４、エバ
リユエーションユニット１０５、コントローフ、−＝ッ
５、。６、％　％　ＩＪ−：ッ、１ｏ７、およ　　　１
び出力バッファ装置１１０（ポートＰ４）に供給されて
いる。データをどのユニットに供給するかの制御は、コ
ントロールユニット１０６からの指令によって決定され
る。 ■　出力バッファ装置１１０（ポートＰ４）この装置１
１０の具体例は、第７図に示される。 第７図において、７４１はセレクタであυ、１６ビツト
×１２の入力データの中から１６ビツトのデータを出力
させる１２　　ｆｏ　　　１セレクタ（ＳＥＬ）である
。このセレクタ７４１のどのデータをセレクトするかは
、線６３５１〜６３５２゜６３５４〜６３５８．６３６
１〜６３６５．６２２１〜６２２２．６２２５．および
６２２７〜６２２８で構成されるバス（１７本）上のデ
ータによっで規定される。このデータは、コントロール
ユニット１０６から供給される。７４２は線５３０１上
のデータ（エバリユエーションユニット１０５から出力
された１ビットデータ）を入力して、線８０５０を介し
でＢＮＲ端子に出力するための出カバソファである。こ
の第７図において、セレクタ７４１によって出力信号線
８０３３〜８０４０．８０４２〜８０４９上に選択出力
される入力信号線と、コントロールユニット１０６から
の選択信号線との関連は下表の通りである。。 第　　　１　　　表 なお、上記表の中で矢の印の付されているものハ、コン
トロールユニット１０６からの信号５ＹＮＣ−ＥＮＡＢ
ＬＥ（線６０７４上の信号）、および信号ＭＡＳＫ−Ｍ
ＯＤＥ　（線６０７６上の信号）が共にＨｉｇｈ”　　
レベルであり、しかもイ言号ＥＵ−８ＹＮＣ−ＢＯ（線
６５５１上の信号）もしくは信号ＥＵ−８ＹＮＣ−Ｂｌ
（線６５５２上の信号）のいずれかがｅＬＬＯＷ”レヘ
ルノトキハ、信号線５０６１〜５０７６上のデータが選
択されるものであることを示す。 また、■Ｘ印の付されているもの、すなわち信号線６１
０１〜６１０７上のデータは、信号線８０３３〜８０３
９上に出力され、信号線８０４０．８０４２〜８０４９
上には″′ＬｏＷｌｊレベルが出力される。 ■　データユニット（ＤＵ）１０１ このユニツ）１０１の具体例は、第８図に示される。デ
ータユニット１０１は、第８図から明らかなように、４
つのレジスタブロック（Ｒ，ＢＯ〜几Ｂ３）１２１〜１
２４と、デコーダ１２５とで構成される。各レジスタブ
ロック内の構成は、同一構成であり、その詳細はレジス
タブロック１２１と１２２に示される如きものである。 １２１と１２２において、１３１と−１４１は１〜４ス
テツプに遅延ステップ数を変更できる９ビツト可変シフ
トレジスタ（ＶＳＲ−Ｒ）である。１３２と１４２は８
ビツトのレジスタである。１３３〜１３５．２よび１．
１３〜１４５は２人力のうちの１つを選択して出力する
セレクタである。 データユニツ）　１．０１は、ボー１−ＰＬから入力さ
れる画像データを順次シフトし、ボー）Ｐ２側に出力す
る機能と、複数（この列では４個）のレジスタブロック
にレジストされている画像データをプロセッサユニット
１０３に並列的に転送する機能を有する。また、ボート
Ｐ２から入力される画像データを順次シフトしながら、
４個のレジスタブロックにレジストされている画像デー
タをプロセッサユニット１０３に並列的に転送する機能
も有している。 レジスタブロックは夫々同一の機能、構成を有しておシ
、以下の説明は主にレジスタブロック１２１を例にとっ
て説明する。ボートＰ１からの画１象データは、線７１
０１〜７１０９上に出力され、セレクタ１３３、線１１
４１〜１１４９を介して可変段シフ　１−レジスタ１３
１に入力される。もつとも、これはＰｌからの画鐵デー
タをセレクタ１３３が選択した場合である。このセレク
タ１３３ば、コントロールユニット１０６から線６５１
２を介して入力される信号１）Ｕ−８ＥＬ−Ａにより制
御される。 この信号がｔｔ　ｎ　ｉｇｈ”レベルのとき、線１１０
１〜１１０９上のデータ（／フトレジスタ１３１の出力
）が選択され、“ＬＯＷ”レベルのとき、線７１０１〜
７１０９（ＰＩから送られる画１象データ）が選択され
る。セレクタ１３３の出力は、シフトレジスタ１３１へ
送られると同時にセレクタ１３５へも送られる。シフト
レジスタ１３１の出力は、セレクタ１３３へ転送すると
同時にレジスタブロック１２２のセレクタ１４３へも転
送される。レジスタブロック１２２の可変段シフトレジ
スタ１４１はこのとき線１２０１〜１２０９を介して次
のレジスタブロック１２３にデータ出力する。同様に、
レジスタブロック１２３も線１３０１〜１３０９を介し
てレジスタブロック１２４にデータ出力し、レジスタブ
ロック１２４は線］、４’０１〜１４０９を介してボー
トＰ２にデータ出力する。このデータの書込み（読込み
）、読出しは、信号φ１．φ２に同期して行なわ才ｅる
。つまシ、φ１の立下がりによってデータの書込みが行
なわれ、φ２の立上りによってデータの読出しが行なわ
れる。これによって、順次データがシフトされる。さて
、セレクタ１３５の制御は、信号線１１４９上に出力さ
れた信号と、コントロールユニット１０６から信号線６
０５４と６０５５に出力された信号ＤＵ−ＥＮＡ−ｂ　
、　ＤＵ−ＦＵＮＣ−ｂ　　によってなされる。ｆ）Ｕ
−ＥＮＡ−ｂが１”、ＤＵ−ＦＵＮＣ−ｂが′０＃、信
号線１１４９の信号″′Ｏｎのとき、信号線１１２１〜
１１２８上にはすべて′０″が選択される。つまり、プ
ロセッサユニット１０３へのデータ供給はされない。上
記３つの信号が、それ以外のとさ、信号線１１４１〜１
１４８上に出力されたデータが選択される。なお、線１
１４１〜１１４８のデータは、端子Ａｏ〜Ａ７の入力デ
ータに対応し、線１１４９は端子Ａｂに対応している。 人出力バツファ装置１０８（ボートＰ２）から線７２０
１〜７２０８を介して転送されたデータは、レジスタブ
ロック１２１内のレジスタ１３２とセレクタ（ＳＥＬ−
Ｂ）１３４に供給される。そして、まずレジスタ１３２
に供給されたデータは、レジスタブロック１２２内のレ
ジスタ１４２とセレクタ１４４に与えられる。このレジ
スタ１４２のデータは、次のレジスタブロック１２３に
与えられ、更にレジスタブロック１２４に与えられる。 このデータの転送は、タイミングに応じて＋１ｌＦｉ次
行なわれる。この場合のレジスタ１３２などへのデータ
の書込みは信号φ１の立下がりに同期して行なわれ、デ
ータの読出しく転送）は直号φ２の立上りに同期して行
なわれる。さて、セレクタ１３４に供給されたデータは
、セレクタ１３４を介して、プロセッサユニット１０３
に出力サレル。セレクタ１３４は、コントロールユニッ
ト１０６から信号線６０５３に出力された信号ＤＵ−８
ＥＬ−Ｂにより制御される。セレクタ１３４の出力は、
信号線１１３１〜１１３８上に現われ、セレクタ１３５
の出力と共にプロセッサユニット１０３に転送さｎ、る
。セレクタ１３４の場合、２つの入力データが同じもの
となるので信号ＤＵ−，５ＥＬ−Ｂが”Ｈ１ｇｈ’レベ
ルか“Ｌｏｗ”レベルかによる差異はない。しかし、他
のレジスタブロック１２２〜１２４内の同様のセレクタ
においてはこれが意味のあるものとなる。例えば、レジ
スタブロック１２２内の同様のセレクタ１４４では、線
６０５２上の信号ＤＵ−８ＥＬ−Ｂがｕ　ｎ　ｉｇｈ　
＃レベルのとき、線７２０１〜７２０８上のデータが選
択され、＠１１３１〜１１３８上に出力される。これが
”Ｌｏｗ＃レベルのとき１，９１１１１〜１１１８上の
データが選択され、線１２３１〜１２３８上に出力され
る。つまり、線６０５２上の信号が’Ｈｉｇｈ”レベル
のときには、信号線１１３１〜１１３８．１２３１〜１
２３８゜１３３１〜１３３８．１４３１〜１４３８上に
は全く同じ８ビツトのデータが現われる。そして、これ
が′ＬＯＷ“レベルのときには、信号線１１３１〜１１
３８．１２３１〜１２３８．１３３１〜１３３８．１４
３１〜１４３８上には、１つ手前のレジスタブロックか
らのデータ（＋？ＩＪえばレジスタブロック１２２にお
いては、レジスタブロック１２１内のレジスタ１３２の
出力データ）が現われる。 このように、各レジスタブロック１２１〜１２４からは
、夫々８×２ビツトのデータがプロセッサユニット１０
３に供給される。この場合、夫々のブロックにおける可
変段シフ）　ｌ／レジスタ１３１゜１４１）およびレジ
スタ（１３２，１４２）はタイミング信号φ１．φ２に
よって動作しており、プロセッサユニット１０３に対し
て、各レジスタブロックから同時並列的にデータが出力
される。 再びレジスタブロック１２１を列にとって、実施例の効
果について説明する。 シフトレジスタ１３１が、１〜４ステツプまで遅延ステ
ップ数を変化させ得ることによシ、マスクスキャン入力
モード並びにスティックスキャン入力モード（共に後述
する）の両方の入力モードにおける１ｆｉｉ像処理を可
能にしている。また、シフトレジスタ１３１、信号線１
１０１〜１１０９、セレクタ１３３、信号線１１４１〜
１１４９で構成されるフィードバック機構は、最大４フ
ード（１ワード９ビツト）から成るデータストリングを
２回以上連続してプロセッサユニット１０３へ送す込む
ことができる。こｎによりシングルマスク処理とマルチ
マスク処理（共に後述する）の両方が可能になっている
。又、レジスタ１３２、セレクタ１３４によシ、いろい
ろなデータの組合せ全可能にし、各種の画像演算の実現
に貢献している。一方、℃レジタ１３５により、入力さ
ｌした画像データを一部分だけキャンセルして任意の画
像データだけを演算に用いることができる。 デコーダ１２　ｓ　ハ、コントロールユニノ）１０６か
らの４言号線ＤＵ−８ＴＥＰ−ＲＯ−１６０４９〜６０
５０をデコードして、レジスタブロック１２１〜１２４
内のシフトレジスタ１３１，１４１他に供給する。 ■　メモリユニット（ＭＵ　）　１０２このユニット１
０２の具体例は、第９図に示される。図から明らかなよ
うに、この例で示されるメモリユニット１０２は、２０
１〜２０４で示される４個のメモリブロック（ＭＢＯ〜
ＭＢ３）と、セレクタ２０５と、セレクタ２０５の出力
をデコードするデコーダ２０６とで構成される。各メモ
リブロックは同一の構成を採ってお）、以下主にメモリ
ブロック２０１を例にとって説明する。メモリ二二ソ）
ｔ：Ｊ：、デー　タ全記憶する機能と、記憶したデータ
を読出し拗音）てよりプロセッサユニット１０３に読出
ず機能と有している。 メモリブロック２０１は、１６ワード×８ビツト、ｆな
わら会＃ｌ゛１２　Ｓビットのメモリセルがらなつ−Ｃ
おり、８ビット並列書込み、１６ビツト並列読出しのＲ
ＡＭ（ランダムアクセスメモリ）である。 メモリブロック２０１への書込みは、セットアツプモー
ド時に行なわれ、以下の手順で実施される。まず、コン
トロールユニット１０６がう信号線６５１３．６３５９
上ｉ１ｊ力サレル信号ＲＥ（）ＷＥＮ　。 ＲＥＧＡｆ）Ｒ８を共にＪ−（ｉｇｈ”レベルてする。 さらに、ボー）Ｐ３における入力バッファ装置１１１０
９からのライトイネーブル信号線７３ｏ９上の信号が”
）（ｉｇｈ”レヘルノ状態ニオいて、コントロールユニ
ット１０６から信号線６４２１に出力されるタイミング
τ１を′ＬｏＷ”−＋　−Ｈｌ　ｇｈ　’　→”　Ｌｏ
Ｗ　”と変化させることによシ、入力バッファ装置１０
９から線７３０１〜７３ｏ８上に出力されたデータを書
込むことができる。この場合、線２０１１〜２０２６上
に出力されたデコードされたデータで規定されるアドレ
スに書込まれる。デコーダ２０６は、線２００１〜２０
０４上の４ビツトのデータを入力して、デコード結果を
出力する。書込みの場合、コントロールユニットから線
６４３１上に出力された信号は、セレクタ２０５がポー
トＰ３がらのアドレスを選択するようになっている。こ
の例では、”　ＬｏＷ’レベルのとき、セレクタ２０５
が線７３１３〜７３１６上に出力されたアドレスデータ
を選択する。″”Ｈｊｇｈ”レベルのときは、セレクタ
２０５が線６３２１〜６３２４上のアドレスデータを選
択する。このように、第３のポートＰ３によって入力さ
れたメモリユニットへのデータ（線７３０１〜７３０８
上のデータ）は、同時に入力されているアドレスデータ
（線７３１３〜７３１６上のデータ）によって指定され
たアドレスに記憶される。 一方、メモリブロック２０１の内容（他のブロックも同
じ）は、出力データ線（Ａ、Ｂ）２４０１〜２４０８．
２４１１〜２４１８上に常に出力されている。アトＬ／
ス線２０１１〜２０１６の内Ｘ番が″）（ｉｇｈ’レベ
ルとすると、ｌ１Ａ２４１１〜２４１８にはメモリブロ
ック２０１のＸ番地に記憶されている８ビツトの内容が
、また線２４０１〜２４０８には（Ｘ＋Ｓ）ｍｏｄ１６
番地の内容が読出される。他のメモリブロックの場合も
同様である。この読出されたデータ（ハ、プロセッサユ
ニット１０３に与えられる。 各メモリブロックのアドレス線２０１１〜２０２６は、
デコーダ２０６の出力信号線であり、信号線２００１〜
２００４が符号化されたもので、線２０１１〜２０２６
の内１本だけが常にＨ４ｇｈ”レベルである。信号線２
００１〜２００４ば、セレクタ２０５の出力信号線であ
り、コントロールユニットからの信号ＥＸＥＣ（線６４
３１）により選択を実行する。２０５は、６４３１が′
Ｈ１ｇｈ＃のときＭＵ−ＡＤＲＯ〜ＭＵ−ＡＩ）几３（
線６３２１〜６３２４上のデータ）を、”ＬＯＷ″のと
き人力バッファ装置１０９（ポートＰ３）からのアドレ
ス（線７３１３〜７３１６）を、線２００１〜２００４
に出力する。ずなわち、セットアツプモード時（’ＥＸ
ＥＣ＝″″ＬｏＷ　＃）、人力バッファ装置からの信号
にょシアドレスしてデータを書込み、演算実行モード時
（ＥＸＥＣ＝　”　Ｈｉｇｈ”）、：Ｉントｏ−ルユ＝
　７　）　１０６カらの信号によりアドレスしでデータ
を読出す。 第９図に２いて、線７３０９〜７３１２は、各メモリブ
ロックに対するライトイネーブル信号を与えるためのも
のである。したがって、このライトイネーブル信号を７
３０９〜７３１２にすべて与えると、各メモリブロック
のＸ＃地に同時に同一データを書込むことも可能である
。もちろん、個々のメモリブロックのＸ番地に異なるデ
ータを書込むことができる。これは、各メモリブロック
のライトイネーブル信号を独立させているためである。 なお、入カバソファ装置１０９からの信号線７３０１〜
７３１６は、整理すると、次の表のようになる。 第２表 ■　プロセッサユニット（ＰＵ）１０３このユニット１
０３の具体例は、第１０図に示される。このユニット１
０３は、画像処理プロセッサにおける画像処理演算の中
枢をなすものである。第１０図に明らかなように、この
ユニット１０３は、複数（この例では４個）のプロセッ
サエレメント（ＰＥＯ〜ＰＢ３）３’０１〜３０４と、
コントロールユニットからの信号をデコードする２つの
デコーダ３０５，３０６とで構成される。 各プロセッサエレメント３０１〜３０４には、データユ
ニット１０１か１−）１６本、メモリユニット１０２か
ら１６本、さらに入力バッファ装置１０７（ボートＰ１
）、入出力バノファ装置１０８（ボートＰ２）、あるい
は入力バッファ装置１０９（ボートＰ３）から８本の信
号線が接続されてお）、合計４０本の信号線からのデー
タが供給されている。そして、各プロセッサユニットは
、１６ビツトの演算結果を夫々リンケージユニット１０
４に出力する。また、コントロールユニット１０６から
の信号は、信号線６０６１〜６０６８を除いて、各プロ
セッサエレメント３０１〜３０４に共通に直接壕だけデ
コードされて供給される。各プロセッサエレメント３０
１〜３０４は同一構成であり、以下の説明では主にプロ
セッサエレメント３０１を例にとって説明する。 プロセッサニレメン）３０１は、ピット単位に論理積を
演算する８ビット並列アンド回路（ＡＮＤ）３１１、加
算減算等を実行するアリスメテツクロジックユニノト（
ＡＬＵ−Ａ）３１２、乗算等を実行するアリスメテソク
ロジックユニノト（ＡＬＵ−Ｂ）３１３．３つの８ビツ
トセレクタ（ＳＥＬ−Ａ、５ＥＬ−Ｂ、５ＥＬ−Ｃ）３
２１〜３２３．４つの８ビツトレジスタ［１〜Ｒ４）３
２４〜３２７、および１６ビツトレジスタ（Ｒ５）３２
８から構成されている。 セレクタ（ＳＥＬ−Ａ）３２１は、コントロールユニッ
ト１０６からの信号ＰＵ−８ＥＬ−Ａ（線６０３２）が
Ｈｉｇｈ”レベルの時メモリユニット１０２内のメモリ
ブロック２０１からの信号線２１０１〜２１０８上のデ
ータが選択され、″′ＬＯＷＭレベルの時信号線３１０
１〜３１０８上のランタ即ちオール″″１”が信号線３
１１１〜３１１８上に選択され、アンド回路３１１に供
給される。 セレクタ（ＳＥＬ−Ｂ）３２２は、コントロールユニッ
ト１０６からの信号線ＰＵ−８ＥＬ−Ｂ　ｆ線６０３３
　）がＩＩ　Ｈｉ　ｇｈ”　レベルの時メモリユニット
１０２内のメモリブロック２０１からの信号線２１１１
〜２１１８上のデータが選択され、”ＬＯＷ”レベルの
時データユニット１０１内のレジスタブロック１２１か
らの信号線１１３１〜１１３８上のデータが信号線３１
４１〜３１４８上に選択され、レジスタ（Ｒ，２）３２
５に供給される。 セレクタ＜５ＥＬ−Ｃ）３２３は、コントロールユニッ
ト１０６からの信号線ＰＵ−８ＥＬ−Ｃ（線６０３４）
が’Ｈｉｇｈ”　レベルの時、入力バッファ装置１０９
からの信号線７３０９〜７３１６上のデータが、パＬＯ
Ｗ＃レベルの時はアンド回路３１１からの信号線３１２
１〜３１２８上のデータが信号線３１３１〜３１３８上
に選択され、レジスタ（Ｒ１）３２４に供給される。 アリスメテイツクロジックユニット３１２は、レジスタ
（Ｒ，１，Ｒ２）３２４，３２５の内容を入力データと
して演算結果をレジスタ（Ｒ３゜Ｒ４）３２６，３２７
に出力する。ＡＬＵ−Ａ３１２の機能はコントロールユ
ニットからの（’ＩＰＵ−ＦＵＮＣ−ＡＯ〜ＰＵ−ＦＬ
ＩＮＣ−Ａ２　（線６００１〜６００３）によシ選定さ
れる。信号線６００１〜６００３と、ＡＬＵ−Ａ３１２
の機能及びその内容については第３表に示す。 注１１　ＮＯＰにおいて、（Ｒ１）、（Ｒ２）は、どち
らも２の補数表示でも、絶対値表示でもよ（、Ｒ３゜Ｒ
４にはそれぞれ（Ｒ１）、（Ｒ２）が転送される力ζＡ
ＬＵ−ＢがＭＵＬＴ機能の時に限り、（Ｒ２）の絶対値
表示は、２の補数表示に変換されてＲ４に転送される。 この時（Ｒ２）≧２８ならば２８−１がＲ４に出力され
る。 注２）ＡＤＤ、およびＳＵＢにおいて（Ｆｔｌ）、（Ｒ
２）はどちらも２の補数でも、絶対値表示でもよいが、
演算結果は、常に２の補数表示で出力される。 実際には、コントロールユニツ）１０６からの信号線６
００４〜６００６上のデータはプロセッサユニット１０
３内のデコーダ３０６でデコードされ、デコード信号が
、信号線３５４１〜３５４８を介して各プロセッサエレ
メント内のＡ　Ｌ　Ｕ　−Ｂに供給さｉする。 ＡＬＵ−Ａ３１２．ＡＬＵ−Ｒ３１３には、絶対値表示
および２の補数表示の２つの表示形式が許されている。 演算実行に際して、いずれの表示形式のデータが入力さ
れるのかは、コントロールユニット１０６から線６０３
０と６０３１上に出力された信号ＰＵ−ＴＹＰＥ−Ａと
ＰＵ−ＴＹＰＥ−Ｂによって指定される。セレクタ（Ｓ
ＥＬ−Ｃ１３２３の出力（純３１３１〜３１３８上のデ
ータ）は、線６０３０上の信号がＩＩ　）（ｉｇｈ　ｔ
″　レベルのとき絶対値表示であり、”ＬＯＷ”レベル
のとき２の補数表示である。同様に、セレクタ（ＳＥＬ
−Ｂ）３２２の出力（線３１４１〜３１４８上のデータ
）は、線６０３１上の信号がｌ（ｉｇｈ”　レベルのと
き絶対値表示であり、”：［、□ｗ″レベルのとき２の
補数表示である。なお、２値画像データを処理するとき
は、線６０３０．６０３１上の信号はいすり、であって
も問題とならない。また、ＡＬＵ−Ａ、３１２　。 Ａ、ＬＵ−Ｂ　３１３（７）ｆｆｌ力は、常に２の補数
表示テ示される。 ＡＬＵ−Ａ３１２において、加算あるいは減算を実行し
てオーバフロー、アンダフローが発生シた場合（すなわ
ち、８ビツト２の補数表示の範囲を超える場合）、オー
バフロー信号ｍ、３５１１（ＣＵ−ＯＶＦ−Ａ）、ある
いはアンダーフロー信号線３５２１　（ＣＵ−ＵＤＦ−
Ａ）が’Ｈｉｇｈ”　レベルとなる。また、セレクタ（
ＳＥＬ−Ｂ）３２２の出力が絶対値表示で、ＡＬＵ−Ａ
３１２の機能がＮＯＰであり、ＡＬＵ−ＢａＩ２の機能
かへイＵＬＴ　Ｉ乗算）の場合、線３１４１〜３１４８
上のデータが２８−１’に越えているときはレジスタ（
Ｒ４）３２７に２８−１の値が出力されると共に、オー
バスケール信号線３５０１上に出力される信号ＣＵ−Ｏ
ＶＳ−ＢＯが”Ｈｉｇｈ”　レヘルトナル。 ナオ、信号ａ３５０１，３５１１，３５２１上のデータ
はコントロールユニット１ｏ６に供給される。オーバフ
ロー、オーバスケール発生時には２７−１出力し、アン
ダー７０−発生時には−２７を出力する。 また、ＡＬＵ−ＢａＩ２には、コントロールニーニット
１０６から線６０６１〜６０６２を介して信号Ｐ（Ｊ−
ＰＥＯ−ｏｏ−ＰＵ−ＰＥＯ−０１が供給されている。 こねてよって、ＡＬＵ−Ｂの出力が制御されるが、この
制御は下記第５表の通シである。 ントを動作させることが可能となる。 さらに、ＡＬＵ−ＢａＩ２は、コントロールユニット１
０６から線６００７’ｅ介して供給される信号ＰＵ−Ｆ
ＩＪＮＣ−Ｂ３　　により、下記第６表のように制御さ
れる。 線３１７１〜３１８６上に任意のデータを容易に設定す
ることができる。 ■　リンケージユニット（ＬＵ）１０４このユニット１
０４の具体例は、第１１図に示される。す／ケージユニ
ット１０４ば、６つの１６ビツトアリスメテイツクユニ
ツト（ＡＵ−ＣＯ。 ＡＵ−ＣＩ、ＡＵ−Ｃ２，ＡＵ−Ｄ、ＡＵ−Ｅ、ＡＵ−
Ｆ）４０１〜４０６と、３つの１６ビツト２−ｔ、ｏ−
１セレクタ（ＳＥＬ−Ａ、５ＥＬ−Ｂ、５ＥＬ−Ｃ）４
１１〜４１３と、７つの１６ビツトレジスタ（Ｒ６〜Ｒ
ＩＯ，ＲＲＡ、ＲＲＢ）４２１〜４２７と、２つの２−
ｔ、、Ｏ−４デコーダ４３１〜４３２とから構成されて
いる。 プロセツザユニット１０３の演算結果は、線３１７１〜
３１８６．３２７１〜３２８６゜３３７１〜３３８６．
３４７１〜３４８６を介して、リンケージユニット１０
４に転送される。 ＰＥＯ，ＰＥＩからの演算結果データはＡＵ−Ｃ０（４
０１）に供給さネ５、ここで更に演算統合され、レジス
タ４２１、線４００１〜４０１６を介して、Ａ、Ｕ−０
２（４０３）に供給される。ＰＥ２゜ＰＥ３からの演算
結果データはＡＵ−ＣＩ　（４０２）に供給され、ここ
で演算統合畑れて、レジスタ４２２、線４０２１〜４０
３６を介して、ＡＵ−０２（４０３）に供給される。そ
して、ＡＵ−０２では、これら入力データを更に演算統
合し、レジスタ４２３、線４０４１〜４０５６を介して
、ＡＵ−Ｄ（４０４）に送られる。４０１〜４ｏ３での
演算機能は、コントロールユニット１ｏ６がら線６００
８〜６０ｏ９に出力される信号Ｌ　Ｕ　−ＦＵＮＣ−Ｃ
Ｏ〜ＬＵ−ＦＵＮＣ−ＣＩＫより規定される。 この信号は、デコーダ４３１によりテコードされ、１４
３０１〜４３０４を介して夫々のユニット４０１〜４０
３に供給される。この信号とユニット４０１〜４０３の
機能と内容については次表に示される。 ＡＵ−Ｃｏ〜ＡＵ−Ｃ２’（４０１〜４０３）において
、オーバフローもしくはアンダフローが発生した場合、
それぞれオーバフロー信号線４４０１（ＣＵ−ＯＶＦ−
Ｃ）、アンダフロー信号線４４０２（ＣＵ−［ＪＤＦ’
−Ｃ）が゛）（ｉｇｈ”　レベルとなる。この信号は、
コントロールユニットへ供給されている。オーバフロー
発生時Ｈ２”−１ｉアンダフロ一発生時は一２１５全出
力する。 ＡＵ−Ｃ２（４０３）の演算結果は、ＡＵ−Ｄ（４０４
）転送される。ＡＵ−Ｄ　（４０４）では、コントロー
ルユニットかう（８号ｉ６０１０〜６０１４Ｋｉ力され
た信号ＬＵ−ＦＩＪＮＣ−ＤＯ−ＬＵ−ＦＵＮＣ−Ｄ４
に従って、次表のように機能する。 ＡＵ−Ｄ４０４の出力はレジスタ（Ｒ９）４２４Ｘレジ
スタ（ＲＩＯ）４２５及びセレクタｆｓＥＬ−Ａ、５Ｅ
Ｌ−Ｂ）４１１，４１２を介して、ＡＵ−Ｅ４０５へ供
給されます。レジスタ（ＲＩＯ）４２５やセレクタ４１
１，４１２により、以下の事が可能である。 ■　入力バッファ１０９からのデータ（信号線７３０１
〜７３１６上のデータ）と、レジスタ（ＲＩＯ）４２５
内のデータとの演算 ■　入力バッファ１０９からのデータとレジスタ（ＲＲ
Ａ）４２６内のデータとの演泗。 ■　レジスタ（Ｒ９）４２４内のデータとレジスタＩ　
Ｒ，１０）　４２５内のデータとの演算■　レジスタ（
Ｒ９）４２４内のデータとレジスタ（ＲＲＡ）４２６内
のデータとの演算これらの事から複数個の本ＬＳ１１０
０’ｉ用いて、ラスクスキャン入力モード、スキイック
スキャン入力モード（共に後述する）の２つの入力モー
ドによる画像処理が可能になっている。上記４つのデー
タセレクションは、コントロールユニットからの信号線
６０７４，６０７５，６５２１゜６５２２によシ制御さ
れる。信号線６ｏ７４上の信号５ＹＮＣ−ＥＮＡＢＬＥ
　　は、信号線６５２１゜６５２２上の信号ＬＵ−８Ｙ
ＮＣＯ〜ＬＵ−８ＹＮＣ１の７クテイプ、ノンアクティ
ブの状態を示し、信号線６０７５　上（Ｄａｍ号ＩＮＰ
ＵＴ−ＭＯＤＥ　　は、入力モードを示す。信号線６５
２１．６５２２は信号線６０７４がｌ　Ｈ、’　ｇｈ”
の時アクティブで、”、［、□ｗ’″の時アクティブで
はない。又、信号線６ｏ７５がＩＩ　Ｒ７ｇｈ１７　　
レヘルの時スティックスキャン入力モードでＩｔ　Ｌ　
ｏｗ　ｕの時ラスクスキャン人カモードである。信号線
６０７４，６０７５，６５２１゜６５２２とセレクタ（
８ＥＬ−Ａ、５ＥＬ−Ｂ）４１１　、４１２ｔＤセｖク
シヨンの関連を下表に示す。 ただしｐｏｒｔ３　（第３のボート）が選択されたとき
け、コントロールユニットからの信号ＬＵ、−ＶＡＬ−
ＩＯ〜ＬＵ−ＶＡＬ−ＩＩ（６０６９，６０７０）　　
によ、！ｌ）、ＡＵ−Ｅ４０５に入力されるデータは、
次の表のように制御される。 Ａ　Ｕ　−Ｅ　４０　ｓ　ｏ機能ｕ、コントロールユニ
ット１０６からの信号ＬＵ−ＦＵＮＣ−ＥＯ〜ＬＵ−Ｆ
ＵＮＣ−Ｅ１（線６０１５〜６ｏ１６上の信号）ニより
選択される。この信号は、デコーダ４３２においてデコ
ードされ、線４３１１〜４３１４に介してＡＵ−Ｅ（４
０５）に入力される。この信号とＡＵ−Ｅ（４０５）の
機能および内容を次の衣に示す。 ＡＵ−Ｆ４Ｏ５において、オーバフローもしくはアンダ
フローが発生した場合、それぞれオーバフロー信号ＣＵ
−ＯＶＥ−Ｅ、アンダフロー信号ＣＵ−ＵＤＦ−Ｅ（線
４４０３，４４０４＋が（Ｉ　Ｈｉ　ｇｈ　１７　　レ
ベルになる。この信号は、コントロールユニットに送ら
れる。ＡＵ−Ｆ４Ｏ５の演算結果は、レジスタ（Ｒ，Ｒ
Ａ）４２６’に介してセレクタ（ＳＥＬ−Ｃ）４１３へ
送られると共に、出カバソファ装置１１０へも出力され
る。 セレクタ４１３は、入力バッファ装置１０９からのデー
タもしくはレジスタ４２６内のデータのいずれかを選択
してＡＵ−Ｆ２Ｏ３に転送する。 この選択は、コントロールユニットからの信号ＬＵ−８
ＥＬ−ＣＣ線６０３５）によりなされる。 ６０３５がＨ１ｇｈ″　レベルのとき人カバツ７ア装置
１０９からのデータを、ＬＯＷ”レベルのときレジスタ
４２６内のデータを選択する。 ＡＵ−Ｆ２Ｏ３は、ＡＵ−Ｄ４０４と同様の機能ヲもっ
ていて、コントロールユニット１０６から線６０２１〜
６０２５’ｅ介して入力される信号ＬＵ−ＰＵＮＣ−Ｆ
Ｏ〜ＬＵ−ＦＵＮＣ−Ｆ４によシ制御される。この信号
とＡＵ−Ｆ２Ｏ３の機能および内容を次の第１２表に示
す。 ＡＵＦ４０６の出力は、レジスタ（ＲＲＢ）４２７、線
４２２１〜４２３６を介して、エバリユエーションユニ
ット１０５へ出力さｈると共Ｋ、出力バツ７ア装置１１
０へも出力される。 ■　エバリユエーションユニツｌ−１０５この二二ッ）
１０５の具体例は、第１２図に示すしる。エバリユエー
ションユニット（ＥＵ）１０５は、２つの１６ピツトコ
ンパレータ（ＣＣ１ｊＰ−Ａ、ＣＯＭＰ−Ｂ）５０１，
５０２と、４ビツトのバイナリ−カウンタ（ＣＮＴ）５
０３と、４つの１６ピツト２−ｔ、ｏ−１セレク；Ｊ（
ＳＥＬ−Ａ、５ＥＬ−Ｂ、５ＥＬ−Ｃ，ＩＬ−Ｄ１５１
１〜５１４と、３つの１６ビツトレジスタ（ＩＮＲ，Ｍ
ＡＸＲｌ、ＭＩＮＲ）５２１〜５２３と、２つの５ビツ
トレジスタ（Ｔ　Ｐ　Ｒ。 ＣＬＲ）５２４，５２５と、１ビツトレジスタ（ＢＩＲ
）５２６とで構成される。 コンパレータ（ＣＯＭＰ−Ａ）５０１ｊ：、ＬＴＪ１０
４から出力される信号線４２２１〜４２３６上のデータ
と、セレクタ（ＳＥＬ−Ｃ］５１３がら出力される信号
線５１４１〜５１５６上のデータとを比較し、大きい方
の値を信号線５１８１〜５１９６上に出力する。又、信
号＠４２２１〜４２３６上のデータが信号線５１４１〜
５１５６上のデータより大きいとき、信号線５３１１を
’）−１ｉｇｈ”　　レベルにし、等しいか小さいとき
、信号線５３１１　ｆ　”ＬＯＷ”レベルにする。 コンパレータ（ＣＯＭＰ−Ｂ　）５０２は、Ｌ’［Ｊ１
０４から出力される信号線４２２１〜４２３６上のデー
タと、セレクタ（ＳＥＬ−Ｄ）５１４から出力される信
号線５１６１〜５１７６上のデータとを比較し、小さい
方の値を信号線５２０１〜５２１６上に出力する。又、
信号線４２２１〜４２３６上のデータが信号線５１６１
〜５１７６上のデータよシ大きいとき、信号線５３１２
を”Ｌｏｗ”レベルにし、等しいか小さいとき、信号線
５３１２をＨ１ｇｈ＃　レベルにする。 セレクタ（ＳＥＬ−Ａ）５１１、セレクタ（ＳＥＬ−Ｂ
）５１２はコントロールユニット１０６からの信号ＥＸ
ＥＣＣ線６４３１）が１１　Ｈ１ｇｈ　Ｍ　　レベルの
とき、それぞれ、信号線５１８１〜５１９６．５２０１
〜５２　］、　６上のデータを信号線５１０１〜５１１
６，５１．２１〜５１３６上に選択出力する。父、信号
ＥＸＥＣ（６４３１）がＩ　ｂ　ｏｗ”レベルのとき、
入力バッファ装置１０９からの信号線７３０１〜７３〕
６上のデータを信号線５１０１〜５１１６及び５１２１
〜５１３６上に選択出力する。 セレクタ（ＳＥＬ−Ｃ）５１３及びセレクタ＋５ＥＬ−
ＤＪ５１４は、コントロールユニット１０６からの信号
５ＹＮＣ−・ＥＮＡＢＬＥ　Ｃ線６０７４）ＭＡＳＫ−
ＭＯＤＥ　（線６０７６）、Ｅ［Ｊ−８ＹＮＣ−ＢＯ（
線６５５１）、ＥＵ−８ＹＮＣ−Ｂｌｆ線６５５２ンの
すべてがＨｉｇｈ”　　レベルのとき、それぞれ信号線
５００１〜５０１６上のデータを信号線５１４１〜５１
５６及び信号線５１６１〜５１７６上に選択出力する。 又、上記４つの信号の内少なくとも１つがＩ　Ｌ　Ｏｗ
″レベルのときは、それぞれ信号線５０２１〜５０３６
．５０４１〜５０５６上のデータを信号線５１４１〜５
１５６．５１６１〜５１７６土に選択出力する。 イニシャルレジスタ（ＩＮＩ（）５２１は、セットアツ
プモード時（信号線ＥＸＥＣ（６４３１）が”Ｌ　ＯＷ
　”レベルの時）において、コントロールユニット１０
６からの信号Ｒ，ＥＯＷＥＮ　　Ｃ線６５１３）及びＲ
ＥＧ−ＡＤＲ３（線６３５４１が共にｌ　Ｈ、’　ｇｈ
　＆ルベルのトキ、コントロールユニット１０６からの
信号Ｔｌ　　（６４２１）の立ち下がりで、入力バッフ
ァ装置１０９から信号線７３０１〜７３１６上に出力さ
れたデータがイニシャルレジスタ５２１に書き込まれる
。又、コントロールユニット１０６からの信号ＲＥＳＥ
Ｔ（線６５１４）がｔｌ　Ｈｉ　ｇｈ　１７レベルにな
ると、イニシャルレジスタは′０″にリセットされる。 一方、イニシャルレジスタ５２１は演算実行モード時（
信号ＥＸＥＣ６４３１がＩ　Ｈｉ　ｇｈ　＃　　レベル
の時）には、動作せず、記憶されているデータが、常に
信号線５００１〜５０１６上に出力される。 ＭＡＸレジスタ（ＭＡＸＲ）５２２は、セットアツプモ
ード時は、コントロールユニット１０６からの信号ＲＥ
ＯＷＥＮ　　（線６５１３）及びＲＥＯ−ＡＤＲ６（線
６３５７）が共にｔ′Ｈｉ　ｇｈ　Ｈレベ＃（７）トキ
、コントロールユニツｌ−１０６からの信号τ１　（線
６４２１）の立ち下がりで、信号線５１０１〜５１１６
上のデータを取り込み、コントロールユニット１０６か
らの信号τ２　（線６４２２）の立ち上がりで取り込ん
だデータを信号線５０２１〜５０３６上に出力する。一
方、演算実行モード時（ＥＸＥＣが”Ｈｉｇｈ”　　レ
ベルの時）は、レジスタ５２２の動作はコントロールユ
ニット１０６からの信号５ＹＮＣ−ＥＮＡＢＬＥ　（線
６０７４）により２分される。５ＹＮＣ−ＥＮＡＢＬＥ
、カ″Ｌ　□　ｗ　’レベルのトキハ、コントロールユ
ニット１０６からの信号ＥＵ−ＦＵＮＣ−０３１線６０
２９）及びＥＵ−Ｒ，ＥＯＷＥＮ　　ｆ線６５５３）が
共に′″Ｈ１ｇｈ＃Ｈ１ｇｈ＃ナラールユニット１０６
からの信号φｌ　（線６４１１）の立ち下がりで信号１
５１０１〜５１１６上のデータが取り込まれ、φ２　（
線６４１２）の立ち下がシで、取り込んだデータな信号
線５０２１〜５０３６上に出力する。５ＹＮＣ−ＥＮＡ
ＢＬＥ　　がＩ（Ｈｉ　ｇｈｌ’　　レベルのときは、
コントロールユニット１０６からの信号ＥＵ−８ＹＮＣ
−Ｂ１１線６５５２１及び、先の２つの信号（ＥＵ−Ｆ
’ＵＮＣ−０３，ＥＵ−４（Ｅ（３ＷＥＮ）のすべてが
”ｌ（ｉｇｈ″ルベルのとき、５ＹＮＣ−ＥＮＡＢＬＥ
がＬＯＷ”　レベルの場合と同様に動作する。 レジスタ（ＭＩＮ、［（）５２３は、レジスタ５２２と
同様の動作をする。異なるのは、レジスタ５２２におけ
るコントロールユニットからの信号ＲＥＧ−ＡＤＲ，６
（線６３５７）の代わシを、コントロールユニットから
の信号Ｒ，Ｅ（３−ＡＤＲ，７１線６３５８）がするこ
とと、人出信号線が、レジスタ５２３においては信号線
５１２１〜５１３６．５０４１〜５０５６であることで
ある。 なお、レジスタ５２２、レジスタ５２３Ｈ、セットアツ
プモード時、コントロールユニットからの信号ＲＥＳＥ
Ｔｆ線６５１４）が６）（ｉｇｈ″レベルになると各々
−２１５，２１５１にリセットされる。 パイナリイレジスタ（ＢＩＲ）５２６は、２値化回路を
１ビツトのレジスタとから構成されている。２値化回路
では、コンノ（レータ（ＣＯＭＰ−Ａ、ＣＯＭＰ−Ｂ）
５０１，５０２からの信号（５３１１，５３１２）と、
コントロールユニットからの信号、ＥＵ−Ｆ’ＵＮＣ−
（３０〜ＥＵ−ＦＵＮ　Ｃ−０１（６Ｑ２６〜６０２７
）とにより、２値データを作成し、１ビツトレジスタの
入力とする。レジスタの出力値は、信号線５３０１によ
シ出カッくソファ装置１１０に出力される。 ２値化回路の機能を下表に示す。 バイナリイカウンタ（ＣＮＴ）５０３は、セットアツプ
モード時（信号ＥＸＥＣ（６４３１）が″［、□ｗ”レ
ベルの時）、コントロールユニットカラノ信号ＲＥＳＥ
Ｔ　（線６５１４）カー　Ｈｉｇｈ”レヘルノ時信号Ｔ
＋（６４２１）の立ち上がシで０にリセットされる。又
、演算実行モード時（信号ＥＸＥＣがＨｉｇｈ　　’レ
ベルの時）においては、コントロールユニットカラノ４
つの信号５ＹＮＣ−ＥＮＡＢＬＥ（線６０７４）、ＭＡ
ＳＫ−ＭＯＤＥ（線６．０７６　）　ＥＵ−８ＹＮＣ−
ＡＯ（線６５４１）。 ＥＵ−，５ＹＮＣ−ＡＩ　（線６５４２）のすべてが”
Ｈｉｇｈ”レベルのとき、信号φ１　（線６４１１　）
の立ち上がりで０にリセットされる。そして、演算実行
モード時、コントロールユニットからの信号５ＹＮＣ−
ＥＮＡＢＬＥ、ＭＡＳＫ−ＭＯＤＥ、ＥＵ−８ＹＮＣ−
Ａｌが″ｒ−ｒｉｇｈ”レベルで、かつＥＵ−８ＹＮＣ
−ＡＯが″Ｌ　ｏ　ｗ”レベルのとき、信号φｌの立ち
下がりでカウントアツプされ、信号φ２の立ち上がυで
カウントアツプされた値は信号線５２２１〜５２２４上
に出力される。 テンポラル・レジスタ（ＴＰＲ）５２４は、演演実行モ
ード時において、■コントロールユニットからの５つの
信号Ｅ　Ｕ　−ＦＵＮＣ−Ｇ２　（線６０２８）。 ５ＹＮＣ−ＥＮＡＢＬＥ（線６０７４）、ＭＡＳＫ−Ｍ
ＯＤＥ（線６０７６　）　、　ＥＵ−８ＹＮＣ−ＢＯＣ
線６５５１　）　、　ＥＵ−８ＹＮＣ−Ｂ１（線６５５
２）のすべてが”Ｈｉｇｈ”レベルで、かつ、コンパレ
ータ５０２からの信号線５３１２がＩ　Ｌ　ＯＷ”レベ
ルのとき、■５ＹＮＣ−ＥＮＡＢＬＥ。 ＭＡＳＫ−ＭＯＤＥ、ＥＵ−８ＹＮＣ−ＢＯ，ＥＵ−８
ＹＮＣ−Ｂ１のすべてが”Ｉｑｉｇｈ”レベルで、かつ
ＥＵ−ＦＵＮＣ−（）２及びコンパレータ５０１からの
信号線５３１１が共に″ＬＯＷ”レベルのとき、■■い
ずれかが満足されるとき信号φ、（６４１１）の立ち下
、かりて５ビツトとも”Ｈｉ　ｇｈ″ンベルにセットさ
れ、信号φ２　　（６４１２）の立ち上が９でセットさ
れたデータは信号線５２３１〜５２３５上に出力される
。さらに演算実行時、■コントロールユニットからの信
号Ｅ　Ｕ　−ＦＵＮＣ−Ｇ２　（６０２８）、　５ＹＮ
Ｃ−ＥＮＡＢＬＥ（６０７４）、ＭＡＳＫ−ＭＯＤＥ（
６０７６）、ＥＵ−８ＹＮＣ−Ｂｌ　（６５５２）及び
コンパレータ５０２からの信号すべてが″Ｈｉ　ｇｈ”
レベルのとき、■ＥＵ−ＦＵＮＣ−Ｇ２が′″Ｌ□　ｗ
”レベルでかつ５ＹＮＣ−ＥＮＡＢＬＥ、ＭＡＳＫ−Ｍ
ＯＤＥ、　ＥＵ−８ＹＮＣ−Ｂｌ　及びコントロール５
０１からの信号すべてがｌ　Ｈ，’　ｇ　ｈ　ｍレベル
のとき、■■いずれかが満足されるとき信号φ１の立ち
下がりで、最上位ビットは１ＬＯＷ”ノベルに、下位４
ビツトは、信号線５２２１〜５２２４上のデータを読み
込む。そして、信号φ、６４１２の立ち下がりで５ビツ
トのデータを信号線５２３１〜５２３５上に出力する。 クラスタ・レジスタ（ＣＬＲ）５２５は、演算実行モー
ド時、コントロールユニットからの信号５ＹＮＣ−ＥＮ
ＡＢＬＥ（線６０７４）、ＭＡＳＫ−ＭＯＤＥ（Ｍ６０
７６　）　、　ＥＵ−８ＹＮＣ−Ｂ　Ｏ（線６５５１）
、ＥＵ−８ＹＮＣ−Ｂ１（線６５５２）かてが”Ｅ（ｉ
　ｇｈ”ノベルのとき、信号φＩの立ち下がりで信号線
５２３１〜５２３５上のデータを読み込み、信号φ２の
立ち上がりで読み込んだデータを信号線５０６１〜５０
６５に出力する。 信号線５０６１〜５０６５の最上位ビット信号線５０６
５上のデータは、信号線５０６６〜５０７６上に拡張さ
れ、信号線５０６１〜５０７６上のデータは出力バッフ
ァ装置１１０に転送される。 エバリユエーションユニット１０５においては、コンパ
ン−夕５０１，５０２が２個用いられてお゛す、それぞ
れ最大値、最小値の選択を並列にする為、４通ｐの選択
が高速に処理できる。即ち、第１３表に示す４通りの２
値化が実時間で処理できる。又、カウンタ５０３、レジ
スタ５２４，５２５と組合わせることにより、最大値又
は最小値の選択を活用したクラスタリング処理も可能で
ある。 ＭＡＸＲ，ＭＩＮＲは、最初の設定値を演算実行中、保
持させることもでき、ＣＯＭＰの出力である最大値及び
最小値で更新させることもできる。 まだ、ひとつの局所画像を成す画素データセットに対し
て、複数の標準データを用いて行うクラスタリング処理
において（所望のクラスタ番号をＣＮＴにより作り出し
、ＣＬＲＫ査き込ませる処理において）、ＣＯＭＰは、
以下のいずれかの条件の下で、所望のクラスタ番号をＣ
ＬＲに書き込ませる。 ■　演算結果の最大値をもってクラスタリングする。 ■　演算結果の最小ｉｉｔをもってクラスタリングする
。 クラスタリング処理において、最初のクラスタの演算１
直の比較にｌｄ、ＩＮａ（イニシャルレジスタ）とＲＲ
Ｂ　ｉ用いる。上記■、■いずれの場合においても、Ｉ
ＮＲに設定された値に達しない場合は、クラスタ番号Ｏ
がＣＬＲに書き込まれる。 エバリユエーションユニット１０５は、演算の最終段に
おいて、評価的機能を果す。その王な機能は、固定２値
化、浮＠２値化、最大値クラスタリング、最小値クラス
タリング等である。また１０５ｉ’ｊ、ひとつの画素デ
ータセットに対し、複数の標準データを用いるマルチマ
スクモード演算、ひとつのプロセッサ１００を用いて多
値画像の４画素を超える（２＠画像の３２画素を超える
）画素の演算を２〜４マシンサイクルで実行するステイ
クスキャン人力モード演算においても、すべての回路は
、同期信号（ＳＹＮＣＯ−１１により同期がとられてい
る。 ■　コントロールユニット（ＣＵ）１０にのユニット１
０６の具体例は、第１３図に示肯れる。このＣｕ２Ｏ３
は、４個のコントロールレジスタ（ＣＲＯ〜ＣＲ３）６
０１〜６０４、論理回路６０７、ステータンジスタ（Ｓ
ＴＲ，）６０６、セレクタ６１１、デコーダ６１２、可
変段シフトレジスタ（ＶＳＲ−Ｍ）６２１、デコーダ６
２２、セレクタ６２３、デコーダ６２４、クロックパル
スジェネレータ（ＣＰＧ）６３１、バッファ６３２〜６
３４、デコーダ６３５、可変段シフトレジスタ（ＶＳＲ
−８）６４１、Ｒ／Ｓフリップフロップ（Ｆ／Ｆ）６４
２、ファーストインファーストアウトレジスタ（ＦＩＦ
Ｏ）６４３、デコーダ６４４、可変段シフトレジスタ（
ＶＳＲ−Ｌ）６４　ｓ、レジスタ６４６、アンドゲート
６５１〜６５４などで構成される。 コントロールレジスタ６０１〜６０４は、夫々１６ビツ
トのレジスタで、セットアツプモード時（線６４３１上
の信号ＥＸＥＣが“Ｌ、ＯＷ″のとき）のみ書き替えが
可能である。そして、一度書き込まれたデータは、Ｖｃ
ｅ端から供給される電源がオフになるまで保持、出力さ
れる。４つのコントロールレジスタ６０１〜６０４は、
各ユニットの構成及び機能を決定する。６０１〜６０４
は、セットアツプモード時、線６５１４に出力された信
号ＲＥＳＥＴが”Ｈｉｇｈ”レベルになると、夫々下記
の表のようにリセットされる。 なお、第１３図における簀印の付されている信号は、コ
ントロールデータ）　１０６内で作うレ、出力されてい
る信号を使用していることを示す。 コントロールレジスタ（ＣＲ，０１６０１は、セットア
ツプモード時において、アドレス線６３ｉ６＋２が選択
されているとき、ポートＰ３を介して入力されるデータ
（コントロールデータ）が書込まれる。そして、−掘込
まれたデータは、信号線６００１〜６０１６上に出力さ
れる。 コントロールレジスタ＜ｃＲｘ　＞　６０２ｆｄ、同様
に、アドレス線６３６３が選択されているとき、ポート
Ｐ３を介して入力されるデータを書込む。 そのデータは、線６０２１〜６０３６上に出力される。 コントロールレジスタ（ＣＦｔ２　）６０３Ｕ、−？は
り同様に、アドレス線６３６４が選択されているとき、
ボートＰ３を介して入力されるデータを書込む。そのデ
ータは、線６０４１〜６０５６上に出力される。 コントロールレジスタ（（、ＦＬ３　）　６０４ｕ、他
と同様に、アドレス線６３６５が選択されているとき、
ボートＰ３＆介して人力されるデータを書込む。そのデ
ータは、線６０６１〜６０７６上に出力される。 論理回路（１，０ＧＩＣ）６０７は、３つの４人力オア
回路からなり、信号線３５０１〜３５０４の論理和（Ｏ
Ｒ）、３５１１〜３５１４（７）ＯＲ，３５２１〜３５
２４のＯＲを信号線６０９１〜６０９３上に出力する。 ステータレジスタ（ＳＴＲ）６０６は、演算実行モード
時（信号ＥＸＥＣが“ｉ−１−１ｉ”レベルの時）、線
６０９１〜６０９３．４４０１〜４４０４上のデータを
信号φＩ　（線６４１１）の立ち上がりで読み込む。た
だし、一度“Ｈｉ　ｇｈ″ルベルを読み込むと、′″［
、□Ｗ”レベルには戻らない。セットアツプモード時、
線６３６１上の信号ＢＥ（）−ＡＤＲＡおよび線６５１
３上の信号ＲＥＧＷＥＮが共に“Ｈｉｇｈ”レベルの時
、信号ｒ　Ｉ（ｄ　６４２１　）　カ”Ｈ’ｇｈ″”）
　−υ」ｌ”ｓｌ、レジスタ６０６の内容が線６１０１
〜６１０７上に出力される。 そして、τ１がｌ　Ｌ　ＯＷ”になると、レジスタ６０
６は、すべてのビットが′ＬＯＷ”レベルにクリアされ
る。セットアツプモード時、ＲＥＳＥＴ（線６５１４）
’ｅ″″Ｈｉｇｈ’レベルにすることによっても、ステ
ータス１／ジスタロ０６は＠　Ｌ　ＯＷ”レベルにクリ
アされる。 セレクタ（ＳＥＬ）６１１は、３ビツトの２−１Ｏ−１
セレクタで、演算実行モード時、コントロールレジスタ
（ＣＲ，３）６０４の出力信号であるＰ４−８ＥＬ−０
０〜Ｐ４−８ＥＬ−０３（線６０７１〜６０７３）を線
６２１１〜６２１３　Ｊ二に選択する。 セットアツプモード時、線６２０１〜６２０３上のデー
タ“１１０”が緑６２１１〜６２１３上に選択される。 線６２１１〜６２１３上のデータは、デコーダ　。 （ＤＥＣ）６１２でデコードされて、ボートＰ４の出力
バッファ装置１１０に出力される。すなわち、セットア
ツプモード時は、デコーダ６１２の出力信号線６２２１
　（信号Ｐ４−ＡＤＲＯ）、６２２２（＠号Ｐ４−ＡＤ
ＲＩ）、６２２５　（信号Ｐ４−ＡＤＲ４）、６２２７
　（信号Ｐ４−ＡＤＲ６）、６２２８　（信号Ｐ４−Ａ
ＤＲ７）はすべて″ＬＯＷ”レベルになる。 ４ビツト可変段ンフトレジスタ（ＶＳＲ−Ｍ）６２１は
、コントロールレジスタ（ＣＲ２）６０３からの信号Ｐ
１−８ＫＥＷ−ＡＯ〜ＰＬ−３Ｋ、ＥＷ−Ａ３（線６０
４１〜６０４４　　）により、１〜１６段までの任意の
遅延段数をとり得る。この信号は、デコーダ６２２によ
りデコードされ、・ンフトレジスタ６２１に供給される
。ＶＳＲ−Ｍ（６２１）は、信号φ１の立ち下がりでデ
ータを読込み、信号φ２の立ち上がりでイα号線６３２
１〜６３２４上にデータ（ＭＵ−ＡＤ　ＲＯ−ＭＵ−Ａ
ＤＲ３）を出力する。 ４ビツトの２−　ｔ　ｏ　−１セＶクタ（Ｓ　Ｅ　Ｌ　
）６２３は、セットアツプモード時（ＥＸＥＣが＠ＬＯ
Ｗ”の時）、端子Ｍｆ％ＡＯ−ＭＲＡ３から（１７）信
号（ａ８０１０〜８０１３　）　ヲ線６３４１〜６３４
４上に選択する。線６３４１〜６３４４に出力されたデ
ータは、デコーダ６２４によってデコードされる。 その結果は線６３５１〜６３５２．６３５４〜６３５９
゜６３６１〜６３６５上に出力される。演算実行モード
時（ＥＸＥＣが＠Ｈ；　ｇｈ”）は、セレクタ６２３は
線６３３１〜６３３４　（′１１１ビ）を選択し、その
結果、デコーダ６２４は出力をすべて″Ｌ　ｏ　ｗ”と
する。 クロックパルスジェネレータ（ＣＰＧ）６３１は、ＣＬ
Ｋ端から人力されるクロックを取込んで動作信号を発生
する。この発生された信号は、セットアツプモード時（
ＥＸＥＣが“ＬＯＷ”）Ｋはバッファ６３３を介してタ
イミングτ亀、τ２として線６４２１．６４２２上に出
力される。ｍｓ実行％　−ト時（ＥＸＥＣｄｆ　”Ｈｉ
　ｇｈ　’）Ｋｉｄ、ソノ発生すれた信号はバッファ６
３２を介してタイミングφ！、φ２として線６４１１，
６４１２上に出力される。このφｈφ２　（あるいはτ
１．τ２　）は、第Ｉ４図に示されるように、線８ｏ５
４上のクロック信号を用いてＮ　　”Ｈｉｇｈ”レベル
が重ならない２つの信号である。線６４０１．６４０２
上の信号は、ハック７６３２．６３３に人力され、ＥＸ
ＥＣＫより制御される。ＣＰＧ６３１内での動作の様子
は第１５図に示される。■〜■のデータの流れが１ザイ
クル毎にくり返される。 端子ＯＰＳからのオペンーンコンセＶクト信号は、線８
０５３を介してバッファ６３４に入力され、信号ＥＸＥ
Ｃ（モード切替信号）となって、線６４３１上に出力さ
れる。すなわち、ＥＸＥＣが”ＬＯＷ″レベルのとき、
この画像処理プロセッサ１００はセットアンプモードと
して動作し、“Ｈ１ｇｈルベルのとき、演算実行モード
として動作する。 可変段シフトレジスタ（ＶＳＲ−８）　６４１は、１段
から１６段まで任意の遅延段数をと漫得る。 この段数の制■は、コントロールレジスタ（ＣＲ３１６
０４からの信号Ｐ１−８ＫＥＷ−ＡＯ〜Ｐｌ−８ＫＥＷ
−Ａ３（線６０４１〜６０４４）によ沙決定される。こ
の信号は、デコーダ６４７によりデコードされ、ＶＳＲ
−８６４１にその出力が供給される。 ＶＳＲ，−づ６４１は、信号φ１の立ち下がりで端子５
ＹＮＣＯ，５ＹＮＣＩから線８０１４．８０１５上に出
力されたデータを読込み、信号φ２の立ち上が９で線６
５０１，６５０２上に出力される。 ＶＳＲ−８６４１は、ＶＳＲ−Ｍ６２１、及び人力バツ
７ア装置１０７内の可変段シフトレジヌタ（ＶＳＲ，−
Ａ）７１１と同一信号Ｐ　１−５ＫＥＷ−ＡＯ〜Ｐ　１
−５ＫＥＷ−’Ａ　３により遅延段数（遅延時間）が決
定される。このため、画像処理プロセッサ１００への入
力信号である端子Ａ。−Ａ７゜Ａ、、ＭＲＡ〜ＭＲＡ　
３．５ＹＮＣＯ，５ＹＮＣＩに与えられる信号、データ
は、常に同一タイミングで入力される。 ＲＳ　７リツプフエツプＣＦ’／Ｆ’）６４２は、ＶＳ
Ｒ−８６４１から出力される信号が共に“Ｈｉ　ｇｈ”
レベルのときリセットされて、線６５１１は”ＬＯＷ”
レベルとなる。線６５０２が”Ｈｌｇｈ”で６５１１が
”’［、Ｏｗ”レベルのとき、６５１１は”）（ｉｇ）
ｕ”レベルにセットされる。線６５１１上の信号は、コ
ントロールレジスタ（Ｃｌｌ、３）６０４がらの信号５
ＹＮＣ−ＥＮＡＢＬＥ（線６０７４１およびＭＡＳＫ−
ＭＯＤＥ　（、陳６０７６）が共に”Ｈｉｇｈ”　レベ
ルのとき、線６５１２上に信号ＤＵ−８ＥＬ−Ａとして
出力される。 端子ＷＥ、線８０５１からの信号は、ＥＸＥＣ７’）Ｅ
ｌｒ、　Ｏｖ”レベルのとき、ゲート６５４によって、
線６５１３上に信号ＲＥＧＷＥＮ　　として反転出力さ
れる。ＥＸＥ（Ｊｆ″ｆ−（ｉｇｈ”のときは、信号Ｒ
ＥＧＷＥＮは常に“Ｌ　ｏＷ　＊レベルでアル。 端子ＲＥｓ、線８０５２からの信号は、ＥＸＥＣが−ａ
　ｔ、　Ｏｗ”レベルのとき、ゲート６５３によって、
線６５１４上に信号ＲＥＳＥＴとして反転出力される。 ＥＸＥＣが−（ｊｇｈ”のときは、ＲＥ、ＳＥ’ｌ’は
常に＠　Ｌ　ｏＷ”レベルである。 ファーストインファーストアウトレジスタ（ＦＩＦＯ１
６４３は、７段の遅延回路である。 Ｆ’ＩＦＯの入力信号は、ＶＳＲ−８６４１の出力信号
と、アンド回路６５４の出力信号（線６５１５）の合計
３声である。ＦＩＦＯ６４３は、信号φ１の立ち下がり
でデータｋＲ込み、φｇの立上りでデータを線６５２１
〜６５２３上に出力する。アンド回路６５４の出力信号
は、コントロールレジスタ（ＣＲ，２）６０３からの信
号ＤＵ−ＥＮＡ−ｂ（線６０５４　）およびＤ　Ｕ−Ｆ
ＵＮＣ−ｂ　（線６０５５）が共に、”’［（ｆｇｈ”
レベルのとき、線７１０９丘の信ずれかの信号レベルが
″［、□Ｗ″′のときは、出力は常に＠　Ｌ　ｏＷ　＃
レベルとなる。 ３ビツトの可変段シフトレジスタ（ＶＳＲ−Ｌ）６４５
は、１〜４段の任意の段数をとることができる。この制
御は、コントロールレジスタ（ＣＲ，２）６０３からの
信号Ｄ　Ｕ　−５ＴＥＰ　−ＲＯ（線６０４９入ＤＵ−
８ＴＦＪＰ−４１（＠６０５０）により決定される。デ
コーダ６４４は、この信号を入力し、デコード結果を線
６５３１〜６５３４を介してＶＳＲ−Ｌ６４５に供給す
る。ＶＳＲ−Ｌ６４５は、信号φ【の立ち下がりでデー
タを読込み、φ２の立ち上が９でデータを線６５４１〜
６５４３上に出力する。 レジスタ６４６は、３ビツトのレジスタで、信号φ！の
立ち下がりでデータを読込み、そのデータをφ寞の立ち
上がりで線６５５１〜６５５３上例出力する。 なお、ＦＩＦＯ６４３，ＶＳＲ−Ｌ６４５、レジスタ６
４６は、線６５１４上の信号ＲＥＳＥＴが”Ｈｉ　ｇｈ
　＃　レベルになると、それらの内容はすべて″Ｌ　Ｏ
Ｗ　＃レベルにクリアされる。 第１５表にコントロールユニツｌ−１０６における信号
と線番号との対応を示す。 く画１象処理プロセッサの使い方〉 画像処理プロセッサ１００を動作させて画像処理演算を
実行させるには、ＯＲ３端に与えられるオペレーション
セレクト信号６−Ｈ７ｇｈ”ンベルにすることが必要で
ある。この場合、演算に必要なデータ等ハ、セットアツ
プモード時（オペレーションセレクト信号をｍ　Ｌ　Ｏ
Ｗ”とする。）にセットアツプする。演算実行モードは
、画像データ人力方式により、ラスクスキャン入力モー
ド（１ｕｓｔｅｒ　５ｃａｎ　工ｎｐＬ１ｔ　ｍｏｄｅ
：ＦＬＳＩ）と、ステイツクスキャン入力モード（５ｔ
ｉｃｋ　５ｃ４ｎ　Ｉｎｐｕｉｍｏｄｅ：５ＳＩ）とに
分けられる。さらに、夫々の人力モードは、処理マスク
数から、シングルマスクモード（Ｓｉｎｇｌｅ−４ｏｓ
ｋ　ｍｏｄｅ　：　Ｓ　Ｍ゛）と、マルチマスクモード
（Ｍｕｌ　ｔ　Ｌ−Ｍａｓｋ　ｍｏｄｅ　：　Ｍ　Ｍ　
）に分けられる。 ・ＩＩ’（ＳＩモード 多値画像１ｔｓＩモードで人力する場合、入力画像の各
画素は、第１７図に示すように、−列ずつ左から右へ、
そして上から下へ走査される。例えば、入力画像が、縦
横各１００画素から成る場合、最初に１列目左端、つま
逆入力画像の左上隅の画素が走査され、１００番目に１
列目右端、右下隅の画素が走査される。そして最後に人
力画像の右下隅の画素が人力される。この場合、各画素
は一度ずつしか走査されない。 ２値画像をＲ８Ｉモードで人力する場合は、常に縦８×
横１、合計８つの画素が一度に走査される。つまり、第
１８図に示すように、まず、入力画像の１〜８列目の画
素が左から右へ走査され、次に、２〜９列目の画素が再
び左から右へ走査される。最後は、最終列を含む８列の
画素が左から右へ走査される。この場合、上下７列を除
くと、各画素は、８度ずつ走査されることになる。なお
、第１７図（第１９図も同様）において、○は走査され
る１つの画素（データ）を示し、○内の数字は走査の順
序を示す。まだ、第１８図（第２０図も同様）において
、口は１度に走査される８画素を示し、中の数字は走査
の順序を示す。 ・ＳＳＩモード ＳＳＩモードは、３段階から成る走査を行って画像を入
力する方式である。まず多値画像なら２゜３、ｏｒ４画
素、２値画像なら１６，２４．ｏｒ３２画素から成るス
ティック内の画素が縦方向に走査される。そして、ステ
ィック単位で、人力画像の列方向に走査され、さらに、
行方向に走置が拡大される。これは、第１９図に示され
る。ここで、多値画像の場合は、スティック内の画素数
を、２値画像の場合は（スティック内の画素）／８をス
ティックレングスと定義する。ＳＳＩモードにおいて、
スティックレングスｌｄ、２，３、もしくは４となる。 （スティックレングス１の場合がＲ８Ｉモードとなる。 ） 縦横各１００画素から成る多値画像を、スティックレン
グス３のＳＳＩモードで人力する場合を例にとると、第
１９図に示すような順序で走査さり、まだ■、　＠　、
　＠も同じ画素である。つ甘り、入力画像の上下２列を
除くと、各画素は、３度ずつ即ちスティックレングスと
同一回数だけ走査されることに欧る。 縦横各１００画素から成る２値画像を、スティックレン
グス３のＳＳＩモードで人力する場合は、第２０図のよ
うな走査になる。この場合、人力画像の上下（８Ｘ３−
１＝１２３画素を除くと、各画素は（８Ｘ３＝＋２４回
ずつ走査されることになる。 ・８ＭモードとＭＭモード シングルマスク（ＳＭ）モードは、第２１図に示すよう
に、入力画像から切り出した局所画像に対して、積和荷
重係数や、パターンマツチング用のテンプレートなどの
マスクを、１つだけ用いて演算するモードである。これ
に対して、マルチマスク（ＭＭＩモードは、第２２図に
示すように、局所画像に対して、複数のマスクを用いて
演′擁するモードである。 ８Ｍモードの場合、出力画像は一枚だけ作成さレルノで
、エバリュエイテーシコンユニット（ＥＵ）を用いると
、固定２値化や、最大値、最小値の抽出などができる。 固定２値化の場合には、コントロールユニット（ＣＤ）
からの制御信号Ｅ　ｔＪ　−ＦＵＮＣ−（）　３（６０
２９）をＯ（″ＬＯＷｗＶベル）にしてＭＡＸＲやＭ　
Ｉ　Ｎ　ａを固定させる。そしてＣＵからの制御信号Ｅ
Ｕ−ＦＵＮＣ−Ｇ　Ｏ〜ＥＵ−ＦＵＮＣ−Ｇｌ　（６０
２６〜６０２７）により２値化条件を設定する。この条
件を第１６表に示す。 ８Ｍモードで、最大値、最小値を抽出したい場合は、Ｅ
Ｕ−ＦＵＮＣ−Ｇ３を１　（″”ｐ１ｇｈ″′）レベル
）にするだけで、−１面像の処理が終了した時点で、最
大値、最小値がそれぞれＭＡＸＲ，ＭＩＮＲに保持され
る。（そだしＳＲ，−ＥＮＡ−ｂ＝０あるいはＳＲ，−
ＦＵＮＣ−ｂ＝０の時） ８Ｍモードで、出力画像のある一部分でだけ、最大値や
最ｌＪＳ値を求めたい場合は、ｃＵの制御信号５Ｒ−Ｅ
ＮＡ−ｂ、及ヒｓ　Ｒ−Ｆ’ＵＮＣ−ｂ　Ｔｈ共に１（
’Ｈｉｇｈ”レベル）にしておいて、最大値。 最小値を求めたい部分だけ１で、それ以外は０であるよ
うな２値画像を、人力画像と共にデータバスＡの端子Ａ
、より入力すればよい。 １−ＥＮＡ−ｂ、５Ｒ−ＦＵＮＣ−ｂと、ＥＵ−ＦＵＮ
Ｃ−Ｂとを組み合わせることにより、出力画像の中で最
大、直／最小値をもつ画素の位置も、ＢＮＲ，から求め
ることもできる。 ＭＭモードにおいては、同一２値化条件における固定２
値化はできるが、それ以外は、出力画像をそれぞれ単一
に扱い得るＥＵの機能はない。 ＭＭモードにおけるＥＵの最大の機能は、カウンタ（Ｃ
ＮＴ）ｋ用いたクラスタリングである。クラスクリング
機能は、ＣＵの制御信号ｇＵ−ＦＵＮＣ−０２（６０２
８）　　により選択される。ＥＵ−ＦＵＮＣ−０３（６
０２９）　　は１（′″ｉ−ｒｉｇｈ”　レベル）でな
ければならない。（第１７表参照）蝦 ＭＭモードにおいては、人力画像の局所画像につき、マ
スク数に等しい演算結果（出力画像）が得られますが、
クラスタリングは、局所画像単位になされる。例えば、
マスク数４のＭＭモードにおるマキシマムクラスタリン
グ処理の場合、一つの局所画像において４つの演算結果
を得て、その中の最大値と、そのクラスタ番号（１，２
，３゜あるいは４）を時分割で端子ＬＯｏ−＋ｓに出力
する。 この処理をすべての局所画像に実行する。マスク数は最
大１６まで可能である。 マキシマムクラスタリングは、多＋ＴｉＴＪｉ像におけ
る境界線（エツジ）の強さとその方向を算出したり、２
値画像のパターンマツチングなどに応用できる。 ミニマムクラスタリングは、多重画画像のパターンマツ
チングや色彩画像の色彩距離分類などに応用できる。 クラスタリングにおいては、ある局所画像ト最初のマス
クとの演算値は、常にＩＮＲ，と比較され、大きい方の
値がＭＡＸＲに、小さい方の値がＭＩＮ１１％に書き込
まれる。２枚目以後のマスクとの演算値は、ＭＡＸＲ，
ＭＩＮＲと比較され、ＭＡＸＲ，ＭＩＮＲは更新される
。すべての（マスクの）演算値との比較が終了した時点
で、ＩＮ）％の初期値を含めて演算値の最大値がＭＡＸ
１％に、最小値がＭＩＮＲに保持される。マキシマムク
ラスタリングの場合は、ＣＩ、Ｒ，には、ＭＡＸＲに保
持されている値を作り出したマスクの番号（ＩＮＲなら
Ｏ）がクラスタ番号として保持される。１枚目のマスク
な２ら１．２枚目のマスクならば２となる。同様に、ミ
ニマムクラスタリングの場合は、ＭＩＮＲに保持されて
いる値を作り出しだマスク番号（ＩＮＲなら０）がＣＬ
Ｒ，に保持される。ＣＬＲの内容は、〜１ＡＸＲもしく
はＭＩＮＲ，の内容と時分割でＬ　Ｏｏ−＋ｓに読み出
される。 ・５ＹＮＣ信号の機能 インプットモード及びマスクモードの組み合わせにより
、演算実行モードは、４つの異なる動作を行う。特にＬ
Ｕ及びＥＵけ、それぞれについて大きく動作が異なる。 この動作を制量する信号が５ＹＮＣ信号である。５ＹＮ
Ｃ信号は、データバスＡと同時に読み込まれるが、同時
に読み込まれるデータバスＡの内容を第１８表のように
規定する。 第１８表（ＳＹＮＣ信号の機能） ＊　５ｔｉｃｌ（を構成する画素データが実際に読み込
゛まれまず。 ＩＩ黄ＭＭモードで、５ＦＬＵ内の画素データがｆｅｕ
ｓｅされる時、５ｔｉｃｋを構成する画素データは読み
込まれないが、あたかも同じスティックレングスのステ
ィックを連続して入力しているように動作させている。 この仮空のスティックをいう。 つまり、Ｒ，ＳＩ／ＳＭモードでは、スティックレング
ス１のスティックを、連続して入力させることになるの
で、５ＹＮＣｏ−１は、常に（ｘｉ）ｔを入力させるこ
とになシます。この操作の代わりにＣＵ内の制御信号５
ＹＮＣ−ＥＮＡＢＬＥをＯ（”ＬｏＷ’　ルベル）にさ
せることにより、Ｒ８Ｉ／ＳＭモードを実現することが
できる。Ｒ８Ｉ／ＭＭモード、Ｓ　Ｓ　ｉ／ＳＭモード
、ＳＳＩ／’ＭＭモードで（ｄＳＹＮＣ−ＥＮＡＢＬＥ
は１　（’Ｈｉｇｈ”レベル）でなければならない。各
モードにおける５ＹＮＣ信号のタイミングは第２３図の
ようになる。第２３図において、（ａ）はＲ８Ｉ／ＭＭ
モードの場合を示し、（ｂ）はＳＳＩ／ＳＭモードの場
合を示し、（Ｃ）はＳ　Ｓ　Ｉ／ＭＭモードの場合を示
している。なお、１図中の０は、［面ｌ象データを表わ
している。 ５ＹＮＣ化号により、以下の制御が自動的に実施される
。 １）ＤＵ・・・各Ｒ，Ｂ内のマルチプレクサ５ＥＬ−Ａ
２）ＬＵ・・・マルチプレクサ５ＥＬ−Ａ及びＳＥＬ、
−８３）ＥＴＪ・・・■ＭＡＸＩ（、、ＭＩＮＲの書き
換えタイミング ■ＣＮＴＯカウンティング ■ＣＬＲの書き換えタイミング ■ＬＯにおけるＭＡＸＲ／ＣＬＲもしくはＭＩＮＲ／Ｃ
ＬＲのアルタネ−ジョン〜−ＭＡＸＲとＣＬＲ，ＭＩＮ
ＲとＣＬ　Ｒは、演算実行中ｄ：時分割でＬＯＫ出力さ
れる。 ・ダイレクトデータサプライ コントロールユニツ）　（ＣＵ）の制ｉ（ｉ号ＰＵ−８
ＥＬ−Ｃを１、即ち″Ｈｉｇｈ−レベイレにセットする
と、ＤＵを使用せず、ポートＰ１〜Ｐ３（ｐｏｒｔｌ、
２及び３）から、３２ビツトのデータをプロセッサユニ
ツ）（ＰＵＩに供給することができる。供給方式は以下
の通りです。 ｐｏｒｔ　３　（上位８ビツト）−＋ＰＥ０Ｐｏｒｔ　
３　（下位８ビツト）→ＰＥＩｐｏｒｔｌ（８ビツト）
　　　−＋ＰＥ２Ｐｏｒｔ　２　（８ビツト）　　　→
ＰＥ３この時、データバスＢは、入力端子となるから、
パステイレクシコン（ＢＤ）Ｋは”）（ｉｇｈ”’　ｖ
ヘル電圧を印加しなければならない。凍た、ｐｏｒｔ　
ｌ、及びｐｏｒｔ２のスキューレジスタ（ＶＳＲ−Ａ。 ＶＳＲ−Ｂ）は使用されない。Ｐｏｒｔ３と同様一段の
入力レジスタがあるだけなので、人出力のりイミングは
Ａ　−ｔ　ｏ−ＬＯ，Ｂ　−ｔ　ｏ−ＬＯ。 し１ニーｔｏ−ＬＯ及びＡ−ｔｏ−ＢＮＲ，Ｂ−ｔ　ｏ
−ＢＮＲ，ＬＩ−ｔ　ｏ−ＢＮＲが、それぞれａ　＝　
１のＥ％ＳＩ／ＳＭモードのＡ　−ｔ　ｏ　−［、Ｑ及
びＡ−ｔｏ−ＢＮＲと同じになる。 〈両像処理システムの構成例〉 上述した如き画像処理プロセッサを複数個用いて、画像
処理システムを構成した例について説明する。第２４図
は、このＬ　Ｓ　Ｉを４個用いて構成シタシステム例を
示す。このシステムをラスクスキャンインプットモード
（Ｒ８Ｉ）で動作させる場合について以下述べる。 入力画像１０００ば、１画素当たり８ビツトから成る濃
淡画像である。入力画像部ｉ　ｏｏｏからはチンピ画像
のスキャン方法と同じく、左上隅から右下隅へ（主走査
方向は左から右、副走査方向は上から下）１画素８ビツ
トずつ順次メモｌハもしくはテレビカメラから信号線２
００１〜２００８上に取り出される。取り出された画素
データは、ＬＳｌｌｌｏｏに与えられると共に８ピツト
の遅延回路１００２に人力される。遅延素子１００２は
、人力画像の１ラインに相当する画素数だけ画素データ
を遅延させる。遅延回路１００２は信号線２０１１〜２
０１８上に画素データを出力し、２つ目のＬＳＩｌ２０
０と共に別の遅延回路１００３に入力される。 同様に遅延回路１００３は、ＬＳＩｌ３００と遅延回路
１００４に画素データを出力し、遅延回路１００４ｆ’
ｊ：ＬＳＩｌ４００に画素データを出力する。遅延回路
１００３及び１００４も遅延回路１００２と同様入力画
像１０００の１行を走査するのに要する時間だけ画素デ
ータを遅延させるため、信号線２００１〜２００８．２
０１１〜２０１８．２０２１〜２０２８．２０３１〜２
０３８上には走査の開始当初及び走査終了前を除きどの
時点においても人力画像１０００内で垂直方向に連なっ
た４つの画素データが読み出されることになる。これら
４画素のデータは、それぞれのＬＳＩの端子ＡＯ−Ａ７
（第１図における端子番号１〜７）に入力される。 ＬＳＩｌ１００の端子ＬＯＯ−ＬＯ１５（第１図におけ
る端子番号３３〜３９、及び４１〜４８）ば、ＬＳＩｌ
２００の端子Ｌ　Ｉ　Ｏ〜Ｌ１１５（第１図における端
子番号１７〜３２）に接続さｎる。 又ＬＳ１１２００のＬＯＯ〜ＬＯ１５はＬＳ１１３［Ｊ
ＯのＬＩＯ〜Ｌ０１５に、ＬＳＩｌ３００のＬＯＯ〜Ｉ
、　０１５　Ｋ接続される。ＬＳＩｌ４００の出力が出
力画像１００１の画素データとなる。 第２４図のシステムにおいては、それぞれのＬＳＩ０入
カバソフア１０７内の可変的ンフトンシスタ（ＶＳ　Ｒ
−Ａ　ｌ　７１１　〕遅ＷＲａｋ、ツレぞれＳ　ＬＳｌ
ｌｌｏｏは１段、ＬＳＩｌ２００は３段、ＬＳ　Ｉ　１
３００は５段、ＬＳＩｌ４００は７段とすることにより
、複数個の四−ＬＳＩを用いたシステムにおいてもパイ
プライン処理が可能どなっている。 今冬ＬＳＩ内のデータユニット１０１内の各可変段シフ
トレジ、ｌｒ　（ＶＳＲ−Ｒ，）　１３１．　１４１゜
１５１．１６１の遅延段数を１段と設定することにより
４×４の近傍画素を用いた画像演算が実行できる。又、
動作サイクルを６ＭＨｚに設定すれば、２５６×２５６
画素からなるノンインターレースのテレビ画像を実時間
で処理することが可能になる。 〔発明の効果〕 以上説明したように本発明によれば、画像処理を高速に
実行できるのみならず、汎用性、拡張性に秀れたもので
あり、ＬＳＩにするに最高なアーキテクチャを実現でき
る。 図面の簡単な説明 第１図は画像処理プロセッサの外観図、第２図は本発明
の一実施例の全体構成図、第３図（Ａｌ−（Ｃ）は各機
器ブロックの説明図、第４図〜第１３図は第２図に示す
各機器の具体的実施例を示す図、第１４図と第１５図は
クロック信号とタイミング信号（φ１．φ２．τ１．τ
２　）との関係を示す図である。第１７〜２３図は第２
図に示す画像処理プロセッサの使い方を説明するだめの
図、第２４図は本発明における画像処理プロセッサを用
いた画像処理システム構成例を示す図である。 ＰＩ〜Ｐ４・・・第１〜第４のボート、１０１・・・デ
ータユニット、１０２・・・メモリユニット、１０３・
・・プロセッサユニット、１０４・・・リンケージユニ
ット、１０５・・・エバリユエーションユニット、１０
６＄１　図 ’；ｆ’ｙ３図 第４匣 ｆＡＰ＋Ｊ　　　　　　　　　　　　　　　　　びｃＵ
ｔＪＦｕ 第６閏 不゛■図 笛１３図 ＄１４反 １２　　　３４ｔ 不＋５１ｆｆｌ −−−−−−−−−）４２　　ｊ　　１←−１ 不ｊ６　　口 第１７図 不１乞図 ＄１９図 第ｚｏ図 手続補正書（方式） 昭＋ｕ５＆ト　６月　２工］ ｆ、’、ｌ、′ｌ庁長杓　若杉和夫殿 事イ！Ｉの表示 昭和５８年特許願第　　２１３２１、 発明の名称　　画像処理プロセッサ 補正をする者 小１”Ｉと・ノ）関１．賃　　特急出（卯ｌ（名　旧誼
０）抹式会＋−，ｔ：　　Ｓ　　立　製　１乍　所代　
　　理　　　人 舖ヤオーエ竹＝酬”・１面 補正の内容 ■、委任状・・・別紙の通り １１、願書の浄書（内容に変更なし）・・・別紙の通ｐ
■、明細書の浄書（内容に変更なし）・・・別紙の通り ■１図面の浄書（内容に変更なし）・・・別紙の通ｐ以
上

Claims (1)

【特許請求の範囲】
1. １、画像データを入力するための第１のポートと、該画
   像データを複数段シフトすると共に各シフト段の画像デ
   ータを並列にプロセッサユニットに転送するデータユニ
   ットと、該データユニットから直列に転送された画像デ
   ータを外部に出力する第２のポートと、画像処理演算の
   ための基礎データ、演算機能を規定させるためのコント
   ロールデータ、画像データまたは画像処理データを入力
   するだめの第３のポートと、該コントロールデータを第
   ３のボートを介して入力するとともにタイミング信号を
   人力して、制御に必要な指令信号を出力するコントロー
   ルユニットト、コントロールユニットからの指令信号に
   基づき第３のボートを介して入力される前記基礎データ
   を記憶し、指令信号に基づき記憶データをプロセッサユ
   ニットに出力する、ｔ　モ’ｌ）ユニットと、プロセッ
   サエレメントを複数個備え、これら複数個のエレメント
   を同時に動作させて入力データを用いて画像処理演Ｘを
   行なう前記フロセッサユニットと、該プロセッサユニッ
   トの演算結果と第３のボートを介して入力されるデータ
   を入力し、リンケージ演算を行なって第４のポートへ結
   果を出力するリンケージユニットと、入力されるデータ
   を外部に出力する第４のボートとを有することを特徴と
   する画像処理プロセッサ。