JPS59147497A - 半導体部品のテ−ピング体 - Google Patents

半導体部品のテ−ピング体

Info

Publication number
JPS59147497A
JPS59147497A JP2118383A JP2118383A JPS59147497A JP S59147497 A JPS59147497 A JP S59147497A JP 2118383 A JP2118383 A JP 2118383A JP 2118383 A JP2118383 A JP 2118383A JP S59147497 A JPS59147497 A JP S59147497A
Authority
JP
Japan
Prior art keywords
parts
semiconductor
deviation value
predetermined
taping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2118383A
Other languages
English (en)
Inventor
茂生 松本
勉 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12047822&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS59147497(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2118383A priority Critical patent/JPS59147497A/ja
Priority to PCT/JP1984/000040 priority patent/WO1984003194A1/ja
Priority to DE8484900751T priority patent/DE3471432D1/de
Priority to EP19840900751 priority patent/EP0137045B1/en
Publication of JPS59147497A publication Critical patent/JPS59147497A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/003Placing of components on belts holding the terminals
    • H05K13/0038Placing of components on belts holding the terminals placing the components in a predetermined order

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Packages (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、各対半導体部品、例えば半導体可変容酔累子
、いわゆるパリキャップがテープ上に配列包装、即ちい
わゆるテーピングされてなる半導体部品のテーピング体
に係わる。
背景技術とその問題点 例えばテレビノヨン受像機のチューナにおいては、1つ
のチューナで複数個(N個)のパリキャップが用いられ
るがこの場合、同一のチューナに用いられるN個のパリ
キャップにおいてそのC−v特性が、できるだけ均一で
あることが望まれ、その特性のバラツキの範囲は、一定
の範囲内に即ちその特性が所定の偏差値内にあることが
要求される。従ってこの種半導体部品においては、この
部品自身の製造後において個々にその特性即ちパリキャ
ップにおいてはC−V特性を測定し、これらを用いる回
路或いは機器、例えばグーユーナにおいて、その1つの
チューナに必要ガ数即ちN個、例えば4〜8個のパリキ
ャップが所定の特性偏差値内にあるように、N個づつ例
えば4個づつ組み分けをなす。即ち各組内のN個、例え
ば4個のパリキャップに関しては、そのC−V特性が所
定の偏差値内にあるように縮分けし、この組分けされた
グループ毎に1キツトの例えばチューナ全組立る方法が
とられる。
一方、この種バリキャップの如き小部品を取シ扱う場合
において、これを個々に酸9扱うことは、これら部品の
取シ扱いを煩雑にし、又、その取り。
扱い中の破損、不良品発生を招来するので、これ、らを
回避し、更には前述したような各グループの部品から1
キツト分の各種回路、ないしは機器を組立て製jへする
にその作業の簡易化、自動化を図って、第1図にその路
線的断面図を示すように複数個の”示導・体部品、例え
ばバリキャップを所要の間隔ヲ丙って配列包装いわゆる
テーピングしたテーピング体を用いることが行われる。
このテーピング体は、例えば第1図に示すように可撓性
を有する樹脂テープ(1)及び(2)間に半導体部品、
例えばパリキャラf(3)を挾み込んで、その周囲にお
いて両テープ(1)及び(2)を圧着させて、チーf(
1,)及び(2)の長手方向に部品(3)が所要の間隔
を持って配列されて両テーグ(1)及び(2)間におい
て部品(3)が包装収容されるようになされる。このよ
うナテーピング体(4)は、例えば1本のテープ体(4
)に2400個の部品が配列されるものであり、このテ
ープ体(4)が第2図に示すようにリール(5)上に巻
き込才れているもので、回路ないしは機器の組立に当っ
てこのリール(5)からテープ体(4)を繰シ出しテー
プ体(4)上の半導体部品(3)ヲその配列順にその包
装部から順次取シ出して所定部にマウントして、各種回
路或いは機器、例えばチューナを組立てるものである。
この場合、テープ体(4)には、前述したように、所定
の特性偏差値内にある部品(3)が、1つの回路或いは
機器例えばチューナにおいて用いられる数、N個を組(
グループ)として、これらが第3図に示すように、各グ
ループGl+G1・・・毎に区分配列されるものであシ
、各グループGl + 02・・・間においては例えば
部品(3)が包装されない部分El + E2等を設け
て或いは目印等を付して各グループ毎の表示がなされる
。第3図において(6)は、テープ体(4)をその長手
方向に移行させるに供するいわばスプロケットに相当す
る送シ孔である。そして、このテープ体(4)の各部品
のマウントに当っては、各グループ毎において1つの回
路或いは機器例えばチューナが組立てられるようにする
ところが、このような構成によるテーピング体を用いる
場合各グループ内においてのみ各部品が所定の偏差値内
に選ばれていて、隣シ合うグループとの間、例えば1の
グループの末端側に配置さ力、た部品とこれと隣シ合う
グループの始端側に配置された部品とでは、何ら相互の
特性の考慮はなされておらずこれらが所定の偏差値内に
あるとは限らない。これがため、この種、半導体部品の
テーピング体を用いて回路或いは機器の組立て製造を行
なう場合、1つのグループの内の第1番目の部品におい
てマウント失敗等による不良品が発生した場合でもこの
グループに関するN−1個の部品を棄却して他のグルー
プの部品を用いる必要が生じる。
発明の目的 本発明はこのようガ部品の無駄や煩雑な手間の発生を解
消した半導体部品のテーピング体を提供するものである
発明の概要 本発明においては、今、1つの回路或いは機器例えばチ
ューナの組立てに用・いられるべき半導体部品の数がN
個の場合において、テーピングによって順次並べられた
半導体部品の任意のn番目から(n+N−1)番目まで
の連続したN個の各々の特性、例えば半導体可変容量素
子において、そのC−V特性が所定の特性偏差値内にあ
シ、且つ(n+1)番目から(n+1) +N −1=
 (n+N)番目までの連続したN個の各々の半導体部
品の特性も上述した、所定の特性偏差値内にあるように
テーピングする。
実施例 本発明においては、例えば第4図に示すように、第1図
で説明したと同様に夫々可撓性を有する2枚の樹脂テー
プ(1)及び(2)間に半導体部品(3)、例えばバリ
キャップを各テープ(1)及び(2)の長手方向に沿っ
て所定の間隔をもって配列し、テープ(1)及び(2)
全部品(3)を囲む周囲において、例えば熱圧着によっ
て層合合体して、両者間に各半導体部品(3)ヲ包み込
んで配列包装、即ちテーピングする。図においてα→は
、本発明による半導体部品のテーピング体を全体として
示す。
今、組立てようとする回路或いは機器が例えばテレビジ
ョン受像機用のチューナである場合、°1つのチューナ
即ち1キツトにおいて用いられる半導体部品(3)すな
わち可変容量素子の数Nは、N=4〜8であシ、且つ1
キツト内において用いられる可変容量素子は、2.5〜
3.5%の容量偏差値内に入っているととが必要となる
この場合において、本発明においては、テーピング体の
隣シ合うN個に関して、前述した2、5〜3.0%の容
量偏差値内にその特性を有する各パリキャブ(3)全配
列するものであるが、これら配列されたいずれの個所に
おいても隣り合うN個を抽出した場合、夫々が25〜3
.0−の容量偏差値内に入るように選定する。即ち、今
任意のn番目から、例えば第4図において右方向に順次
配列された半導体部品(3)について見るに、今1キッ
トでN個(この例では4個)が用いられる場合、n番目
の部品を含んでN個、言い換えればn+N−1番目まで
の連続した部品が所定の特性偏差値、例えば可変容量素
子において、前述した2、5〜3.0チの容量偏差値内
にあるような特性を有するものから選らばれた部品を配
列すると共に、更にこのn+N−1番目と隣シ合う次の
部品、言い換えれば(n+N−1)+ 1 = n 十
N番目の部品とに関しても、前述した所定の偏差値内、
即ち26〜3.0 %の容量偏差値内にその特性を有す
る部品を配列する。すなわち、これら配列された部品(
3)の隣シ合ういずれのN個をとっても相互にその特性
が所定の偏差値内にあるように各部品を選んで配列する
更にこのテープ体(4)は、前述したようにこれが所定
の長さ分、例えば2400個の部品に関して1つのリー
ル上に巻き込まれているものであるが、この場合、順次
これら部品が使われる回路、或いは機器を複数のキット
を組み立てて行く場合に用いられる複数のリールに関し
てその末端の部品(3)と次に用いられるリールの始端
の部品とが同様に前述した所定の偏差値内に存するよう
になされる。
そして本発明においては、各テープ体α◆においてlキ
ットに用いられるN個の部品毎にグルービングされるも
のではなく、連続的に所定の間隔をもって部品(3)が
配列されてテーピングされた構成とする。
尚、このような配列関係をもって配列包装される部品(
3)は、予めその特性が測定されるものであるが実際上
共通の半導体ウェファから切シ出された半導体素子は、
そのウェファ上において隣接した位置に形成された素子
に関しては、その特性が近似する傾向にあるので、この
ウェファ上での各半導体素子の配列関係を考慮して互い
に隣接する同士の素子を順次抽出していくことによって
その特性が近似した素子を選び出すことができ、夫々上
述した偏差値内にある素子を抽出配列することは比較的
容易なととである。
この部品(3)の特性の測定は、例えば半導体可変容量
素子においては、半導体ウェファ上に多数作られた素子
をウェファのベレツタイズによって分離したのち、これ
を例えば2本の端子を有するヘラグーないしはケース上
にデンディングして必要に応じて樹脂モールドを施して
部品(3) f:得てのちに、C−V特性の測定を行う
。このC−V特性は、各素子に関して夫々所定の電圧、
例えば2V、7V。
12 V 、 14 V 、 20 V 、 25 V
等の電圧印加における夫々容量値Ci測定するものであ
り、これら測定値が上述した所定の偏差値内にあるもの
を抽出してテーピングするものである。
発明の効果 上述した本発明による半導体部品のテーピング体α→に
よれば、各種回路1機器等の組立てに当って隣シ合うN
個に関しての部品を順次1つのキットにおいて用いれば
、所定の特性を有するキットが組立てられるものである
が、この場合、その任意の隣シ合うN個の内の1つの部
品にマウントミス等によって不良品が発生した場合、即
ち例えばn番目からn+N−1番目のN個の部品を用い
て共通のキットの回路或いは装置を組立でんとする場合
において、例えばn番目において、マウントミス等の不
良品が発生した場合、従来のようにN個のグループに関
して全ての部品を排除して用いる必要はなく、n+1番
目からN個の部品、即ち(n+1)番目から(n+1十
N−1) = (n+N)番目までの部品を用いて共通
のキットの回路もしくは装置を組立てればよい。従って
本発明による時は、チーピン?体において使用が回避さ
れて残される部品の数を減少させることができ、能率的
な組立て、従ってコストの低下を期する・ことができる
【図面の簡単な説明】
第1図は半導体部品のテーピング体の説明に供する路線
的断面図、第2図はそのリール上の巻回状態を示す斜視
図、第3図は従来の半導体部品のテーピング体の要部の
平面図、第4図は本発明による半導体部品のテーピング
体の7例の要部の平面図である。 (1)及び(2)は可撓性樹脂テープ、(3)は半導体
部品、α4は本発明による半導体部品のテーピング体で
ある。 手続補正書 昭和58年4 月 15日 1、′1イイ11の表示 昭和58年特許願第 21183  号2、発明の名称
  半導体部品のテーピング体3、rili jl’、
 ヲt 6 者1G件との関係  特許出願人 f王所 東京部品用区北品用6丁目7番35号名拍、(
2]Fl)  ソニー株式会社代表取締役 大 賀 リ
IJ、  711’。 4、代 理 人 東京都新宿区西独宿1丁目8番1号(
新1市ビル)5、浦、正命令の1−1套J   昭和 
 年  月  日6、補正により増加する発明の数 明      細      官(訂正)発明の名称 
 半導体部品のテーピング体特許請求の範囲 順次並べられた半導体部品のn番目から(n−1−N−
1)番目までの連続したN個の各々の特性が所定の特性
偏差値内にあり、且つ(n+1)番目から(n+N)番
目までの連続したN個の各々の特性も上記特性偏差値内
にあるようにテーピングされた半導体部品のテーピング
体。 発明の詳細な説明 産業上の利用分野 本発明は、各種半導体部品、例えば半導体可変容量素子
、いわゆるバリキャップがテープ上に配列包装、即ちい
わゆるテーピングされてなる半導体部品のテーピング体
に係わる。 背景技術とその問題点 例えばテレビジョン受像機のVHF用、UHF用のチュ
ーナにおいては、夫々1つのチューナで複数個のバリキ
ャップが用いられるがこの場合、同一のチューナに用い
も!15るバリキャップにおいてそのC−V特性が、で
きるだけ均一であることが望まれ、その特性が所定の偏
差値内にあることが要求される。従ってこの種のバリキ
ャップにおいてはそのC−Vfi性を測定し、その1つ
のチューナに必要な数N個、例えば4〜8個のバリキャ
ップが所定の特性偏差値内にあるように、N個ずつ例え
ば4個ずつ組み分けをなす。即ち各組内のN個、例えば
4個のバリキャップに門しては、その<ニーV特性が所
定の偏差値内にあるように組分けし、この絹分けされた
グループ毎に1つの回路或いは機器の例えばチューナを
組立る方法がとらJする。 一方、この種バリキャップの如き小部品を取り扱う場合
において、これを個りに取り扱うことは、こハら部品の
取り扱いを煩雑にし、又、その取り扱い中の破損、不良
品発生を招来するので、これらを回避し、更には前述し
たような各グループの部品から1つの各種回路、ないし
は機器を組立て製造するにその作業の簡易化、自動化を
図って、第1図にその路線的断面図を示すように複数個
の半導体部品(3)、例えばバリキャップを所要の間隔
をもって配列包装いわゆるテーピングしたテーピング体
を用いることが行われる。 このテーピング体は、例えば第1図に示すように可撓性
を有する樹脂テープ(1)及び(2)間に半導体部品(
3)、例えばバリキャップを挾み込んで、その周囲にお
いて両テープ(11及び(2)を圧着させて、テープ(
1)及び(2)の長手方向に部品(3)が所要の間隔を
持って配列されて包装収容されるようになされる。 このようなテーピング体(4)は、例えば1本のテープ
体(4)に2400個の部品が配列されるものであり、
このテープ体(4)が第2図に示すようにリール(5)
−ヒに巻き込まれているもので、回路ないしは機器の組
立に当ってこのリール(5)からテープ体(4)を繰り
出しテープ体(4)上の半導体部品(3)をその配列t
rにその包装部から順次取り出して所定部にマウントし
て、各種回路或いは機器を組立てるものである。 この場合、テープ体(4)には、前述したように、所定
の特性偏差値内にある部品(3)が、1つの回路或いは
イ岸器において用いられる数、N個をff1(グループ
)として、こオtらが第3図に示すように、各グループ
GI、(3z・・・毎に区分配列されるものであり、名
グループQx 、 G2・・・間においては例えば部品
(3)が包装されない部分El、Ez等を設けて或いは
[1印等を伺して各グループ毎の表示がなされる。 筆3図において(6)は、テープ体(4)をその長手方
向に移行させるに(14:するいわばスプロケットに相
当する送り孔である。そして、このテープ体(4)の各
部品のマウントに当っては、各グループ毎において1つ
の回路或いは機器力強11立てられるよ5にす2)。 ところが、このような構成によるテーピング体を用いる
場合各グループ内においてのみ各部品が所定の偏差値内
に1月ばれていて、隣り合うグループとの間、例えば1
のグループの末端側jに配置さハた部品とこれと隣り合
うグループの始端側に配rさ几た部品とでは、何ら相互
の特に1゛の考慮は1にされておら1″これらがJ9[
定の偏差値内にあるとは限らない。これがため、この種
、半導体部品のテーピング体を用いて回路或いは機器の
組立て製造を行なう場合、1つのグループの内のいずれ
が1つの部品においてマウント失敗等による不良品が発
生した場合でもこのグループK 1−S’l スる(N
−1)個の部品を棄却し1他のグループの部品を用いる
必要が生じる。 発明の「1的 本発明はこのよつ7工部品の無駄や煩雑な手間の発生を
i!+Ct梢した半導体部、品のテーピング体を提供す
るものである。 発明の概要 本発明においては、今、1つの回路或いは機器の組立て
に用いられるべき半導体部品の数がN個の場合において
、テーピングによって順次並べられた半導体部品の任意
のn番目から(n−1−N−1)番目までの連続したN
個の各々のそのC−■特性が所定の特性偏差値内にあり
、且つ(n−1−])番目から(n−1−N)番目まで
の連続したN個の各々の半導体部品の特性も上述した、
所定の特性偏差値内にあるようにテーピングする。 実施例 本発明においては、例えば第4図に示すように、第1図
で説明したと同様に夫り可撓性を有する2枚の樹脂テー
プ(1)及び(2)間に半導体部品(3)、例えばバリ
キャップを各テープ(1)及び(2)の長手方向に沿っ
て所定の間曜1をもって配列し、テープ(1)及び(2
)を部品(3)を囲む周囲において、例えば熱圧着によ
って摺合合体して、配列包装、即ちテーピングする。図
において旧)は、本発明による半導体部品のテーピング
体を全体として示す。 今、組立てようとする回路或いは機器が例えばテレビジ
ョン受像機用のチ、ユーナである場合−11つのチュー
ナにおいて用いられる半導体部品(3)例えばバリキャ
ップの数は、4〜8であり、且つ同一のチューナにおい
て用いられるバリキャップのl特性は例えば2.5〜3
5%の容量偏差値内に入っていることが必要となる。 この場合において、本発明においては、テーピング体(
14Jの隣り合うへ個に関して、前述した25〜30%
の容量偏差値内にその特性を有する各バリキャップ(3
)を配列するものであるが、こ牙1.ら配列され°たい
ずれの個所においても隣り合5N個を抽出した場合、夫
々が2.5〜3.0%の容量偏差値内に入るように選定
する。例えば第4図において右方向にIl1次配動きれ
た半導体部品(3)について見るに、今1ユニットとし
てN個が用いられる場合、n番目の部品から(n十N−
1)番目までの連続したN個の部品が所定の特性偏差値
内にその特性を有するものから選ばれ、更に(n+1)
番目から連続した(n−1−N)番目の部品に関しても
、前述した所定の偏差値内にその特性を有する部品を配
列する。すなわち、これら配列された部品(3)の隣り
合ういずれのN個をとっても相互にその特性が所定の偏
差値内にあるように各部品を選んで配列する。 更にこのテーピング体σ4)は、前述したようにこれが
所定の長さ分、1つのリール上に巻き込まれるものであ
るが、これらの部品(3)が使われる回路、或いは機器
を多数組み立てて行く場合に111次用いられる複数の
リールに関してその末端側の部品(3)と次に用いられ
るリールの始端側の連続したN個の部品とが同様に前述
した所定の偏差値内に存するようになさhる。 そして本発明においては、各テーピング体04)におい
てlユニットに用いられるN個の部品毎にグルーピング
されるものではなく、連続的に部品(3)が配列されて
テーピングされた構成とする。 尚、このような配列関係をもって配列包装される部品(
3)は、予めその特性が測定されるものであるが実際上
共通の半導体ウェファから切り出された半導体素子に関
しては、そのウェファ上において14接した位置に形成
された素子は、その特性が近似Jる傾向にあるので、こ
のウェファ上での各半勇体素子の配列関係を考慮して互
いに隣接する素子をII[を次抽出していくことによっ
てその特性が近似し、た末子を選び出すことができる。 従ってh il+くした偏差fii内にある素子を抽出
配列することは比較的容易なことである。 この部品(3)例えばバリキャップの特性の測定は、仝
r−冶体ウエつァ上に多数作られた素子をウェファのベ
レツタイズによって分離したのち、これを例えば2本の
端子を有するヘッダーないしはケース上にボンディング
して必要に応じて樹脂モールドを施して部品(3)を得
てのちに、C−V特性の氾11定を行う。このC−V特
性は、各素子に関して夫々所定の電圧、例えば2V、7
V、12V、14V。 20V、25V等の電圧印加における夫りの容量値Cを
測定するものであり、これら測定値が上述しまた所定の
偏差値内にあるものを抽出してテーピングするものであ
る。 発明の効果 上述した本発明による半導体部品のテーピング体(14
)によれば、各種回路、機器等の組立てに当って隣り合
うN個の部品を順次1つのユニットとして用いれば、所
定の特性を有する各種回路或いは機器が組立てられるも
のであるが、例えばn番目から(n−1−N−1)番目
のN個の部品を用いて回路或いは装置を組立てんとする
場合、例えばn番目がマウントミス等により不良となっ
た場合、従来のようにN個のグループに関して(n+1
)番目から(n4−N−1)番目までの(N−1)個の
部品を排除する必要はなく、(n+1)番目からN個の
部品、即ち(n十N)番目までの部品を用いて回路もし
くは機器を組立てればよい。即ち(n+1)番目から(
n−1−N−1)番目までの(N−1)個の部品を節約
できる。従って本発明による時は、テーピング体におい
て使用が回避されて残される部品の数を減少させること
ができ、能率的な組−立てとコストの低下を期すること
ができる。 図面の簡単な説明 第1図は半導体部品のテーピング体の説明に供する路線
的断面図、第2図はそのリール上の巻回状態を示す斜視
図、第3図は従来の半導体部品のテーピング体の要部の
平面図、第4図は本発明による半導体部品のテーピング
体の一例の要部の斗面図である。 (1)及び(2)は可撓性樹脂テープ、(3)は半導体
部品、(14)は本発明による半導体部品のテーピング
体であ同      松  隈  秀  盛 、11.
、.1、’、l’、、、1.’・−″

Claims (1)

    【特許請求の範囲】
  1. 順次並べられた半導体部品のn番目から(n+N−1)
    番目1での連続したN個の各々の特性が所定の特性偏差
    値内にあり、且つ(n+1)番目から(n+N)番目ま
    での連続したN個の各人の特性も上記特性偏差値内にあ
    るようにテーピングされた半導体部品のテーピング体。
JP2118383A 1983-02-10 1983-02-10 半導体部品のテ−ピング体 Pending JPS59147497A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2118383A JPS59147497A (ja) 1983-02-10 1983-02-10 半導体部品のテ−ピング体
PCT/JP1984/000040 WO1984003194A1 (fr) 1983-02-10 1984-02-10 Elements semiconducteurs en bande
DE8484900751T DE3471432D1 (en) 1983-02-10 1984-02-10 Taped semiconductor elements
EP19840900751 EP0137045B1 (en) 1983-02-10 1984-02-10 Taped semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2118383A JPS59147497A (ja) 1983-02-10 1983-02-10 半導体部品のテ−ピング体

Publications (1)

Publication Number Publication Date
JPS59147497A true JPS59147497A (ja) 1984-08-23

Family

ID=12047822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2118383A Pending JPS59147497A (ja) 1983-02-10 1983-02-10 半導体部品のテ−ピング体

Country Status (4)

Country Link
EP (1) EP0137045B1 (ja)
JP (1) JPS59147497A (ja)
DE (1) DE3471432D1 (ja)
WO (1) WO1984003194A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8503063A (nl) * 1985-11-08 1987-06-01 Philips Nv Bandverpakking voor elektrische en/of elektronische onderdelen.
EP0254099A1 (de) * 1986-07-17 1988-01-27 Siemens Aktiengesellschaft Gurt zum maschinengerechten Zuführen von Stückgütern, insbesondere von elektrischen bauelementen und Bauelementegruppen in Bestückungsautomaten für Leiterplatten
DE3873710D1 (de) * 1987-12-23 1992-09-17 Siemens Ag Verfahren zum gurten von abstimmdioden mit fliessendem uebergang der kapazitaetsgleichlaufgruppen.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522834A (en) * 1978-08-03 1980-02-18 Matsushita Electric Industrial Co Ltd Device for arraying parts

Also Published As

Publication number Publication date
EP0137045A1 (en) 1985-04-17
EP0137045B1 (en) 1988-05-18
EP0137045A4 (en) 1985-07-30
WO1984003194A1 (fr) 1984-08-16
DE3471432D1 (en) 1988-06-23

Similar Documents

Publication Publication Date Title
US4558394A (en) Capacitor unit with multiple selectable capacitance values
US20110149472A1 (en) Method of connecting busbars with capacitor and product manufactured by the same method
CH683469A5 (de) Anordnung mit einem einen Magnetfeldsensor enthaltenden Halbleiterplättchen zwischen einem ersten und einem zweiten Polschuh und Verfahren zur Herstellung einer Vielzahl der Anordnungen.
JPS59147497A (ja) 半導体部品のテ−ピング体
US4870476A (en) Integrated circuit packaging process and structure
US20040164406A1 (en) Discrete circuit component having an up-right circuit die with lateral electrical connections
GB2129620A (en) Thin film resistor matching
US7832618B2 (en) Termination bonding
JP2006253349A (ja) コンデンサ及びその製造方法
JP2705408B2 (ja) 混成集積回路装置
US11240908B2 (en) Thin film capacitor and circuit board incorporating the same
DE2818903A1 (de) Vorrichtung zur erzeugung hoher gleichspannungen
EP0698923A1 (en) Semiconductor integrated circuit
GB2149967A (en) Decoupling capacitor and method of manufacture thereof
JPH0330973B2 (ja)
US4586019A (en) Matching of resistor sensitivities to process-induced variations in resistor widths
JPH0547600A (ja) 電子部品およびその集合体ならびにその製造方法
DE2617555C3 (de) Miniaturspule
US4646056A (en) Matching of resistor sensitivities to process-induced variations in resistor widths
JPH01265508A (ja) コンデンサアレイ
US3330995A (en) High density electric structure awx mtthoii of kaking
US3238597A (en) Method of making a miniature wound capacitor
JPS6377125A (ja) 可変容量ダイオ−ドの製造方法
DE102019120430A1 (de) Verfahren zum Anordnen von elektrischen Bauteilen, Verfahren zur Bestückung von Bauelementen und Gurtband
JPH04158562A (ja) 半導体装置、それに用いるリードフレーム、半導体装置の製造方法および半導体装置の検査方法