JPS6377125A - 可変容量ダイオ−ドの製造方法 - Google Patents
可変容量ダイオ−ドの製造方法Info
- Publication number
- JPS6377125A JPS6377125A JP61222622A JP22262286A JPS6377125A JP S6377125 A JPS6377125 A JP S6377125A JP 61222622 A JP61222622 A JP 61222622A JP 22262286 A JP22262286 A JP 22262286A JP S6377125 A JPS6377125 A JP S6377125A
- Authority
- JP
- Japan
- Prior art keywords
- pellets
- variable capacitance
- wafer
- elements
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は可変容量ダイオードの製造方法に関し、電子チ
ューナ等の回路内に特性の近似しない素子の装着を防止
するものである。
ューナ等の回路内に特性の近似しない素子の装着を防止
するものである。
（ロ）従来の技術
従来、ＵＨＦ、ＶＨＦ、ＦＭ等の高周波帯域に使用され
る電子チューナには、受信周波数を選択するための共振
回路等に、可変容量ダイオードが使用されている。
る電子チューナには、受信周波数を選択するための共振
回路等に、可変容量ダイオードが使用されている。
周知のように前述の如き回路では可変容量ダイオードを
２個乃至４個程度を一組として使用され、回路上の点か
ら各素子間の特性は近似しており、容量値偏差が極めて
小さくおさえられている。そのために特開昭５３−１０
８７８２号公報の如く、先ず第１図に示す如く、ウェハ
（１）に多数の可変容量ダイオード（２）・・・（２）
を熱拡散法等で形成し、各素子の電気的特性を測定し、
不良品にマークをする。
２個乃至４個程度を一組として使用され、回路上の点か
ら各素子間の特性は近似しており、容量値偏差が極めて
小さくおさえられている。そのために特開昭５３−１０
８７８２号公報の如く、先ず第１図に示す如く、ウェハ
（１）に多数の可変容量ダイオード（２）・・・（２）
を熱拡散法等で形成し、各素子の電気的特性を測定し、
不良品にマークをする。
次にウェハ（１）をグイシングして個々に分離する。こ
の際ウェハ（１）のペレット（２）・・・（２）の位置
関係は保持しておく。
の際ウェハ（１）のペレット（２）・・・（２）の位置
関係は保持しておく。
次に第２図に示す如く、位置関係を保持した状態でリー
ドフレーム（３）に順次不良ペレットを飛ばしペレット
（２）・・・（２）を接着し、各リードに電気的に接続
する。
ドフレーム（３）に順次不良ペレットを飛ばしペレット
（２）・・・（２）を接着し、各リードに電気的に接続
する。
次に第３図に示す如く、前記リードフレーム（３）に接
着されたペレット（４）・・・（４）を樹脂封止する。
着されたペレット（４）・・・（４）を樹脂封止する。
そして樹脂封止されたリードフレーム（３）を個々にカ
ットする。ただしこの工程に於いてもウェハ（１）のベ
レットク２）・・・（２）の位置関係は保持しておく。
ットする。ただしこの工程に於いてもウェハ（１）のベ
レットク２）・・・（２）の位置関係は保持しておく。
更に各素子（５）・・・（５）を夫々測定し、組立時の
不良および容量値の許容偏差外の素子を除去し、順次第
６図の如くテーピングする。
不良および容量値の許容偏差外の素子を除去し、順次第
６図の如くテーピングする。
ここでウェハ内に形成された可変容量ダイオード（２）
・・・（２）は第７図に示す如く、素子と隣接した数個
の素子間では特性は非常に近似しており、許容偏差内に
形成きれているため、ランク分けをしないでテーピング
でき、連続してウェハ内の順番に取付けることで容量偏
差を保証できた。
・・・（２）は第７図に示す如く、素子と隣接した数個
の素子間では特性は非常に近似しており、許容偏差内に
形成きれているため、ランク分けをしないでテーピング
でき、連続してウェハ内の順番に取付けることで容量偏
差を保証できた。
尚第７図はある逆方向印加電圧におけるダイオードの容
量値とウェハ内位置関係の代表例を示したものである。
量値とウェハ内位置関係の代表例を示したものである。
（ハ）発明が解決しようとする問題点
第１図に示す如く、ウェハ（１）に多数の可変容量ダイ
オード（２）・・・（２）が形成されるが、斜線の領域
（７）内が不良素子や規格外の素子が形成されていると
する。
オード（２）・・・（２）が形成されるが、斜線の領域
（７）内が不良素子や規格外の素子が形成されていると
する。
これらの素子は測定時に取除かれ、ウェハ（１〉の端か
ら順次テーピングされる。
ら順次テーピングされる。
例えばＡのある列は右方向へ、またこれより１つ下の列
は左方向へ順次ペレットを拾い上げ接着する。
は左方向へ順次ペレットを拾い上げ接着する。
従ってテープより順次回路に組込みチップＡより４個が
１組として使用された場合、斜線領域は取除かれるので
、チップＡとチップＢは１組となる。一方チツブＡとチ
ップＢはウェハ上では非常に離れているので容量値が近
似してなく許容偏差外となる問題点を有していた。
１組として使用された場合、斜線領域は取除かれるので
、チップＡとチップＢは１組となる。一方チツブＡとチ
ップＢはウェハ上では非常に離れているので容量値が近
似してなく許容偏差外となる問題点を有していた。
（ニ）問題点を解決するための手段
本発明は前述の問題点に鑑みてなされ、ウェハ（１）内
に複数個の可変容量ダイオード（２）・・・（２）を形
成する工程と、該ウェハ（１）を切断して前記可変容量
ダイオード（２）・・・（２）を夫々ペレットに分割す
る工程と、前記ウェハ（１）内に隣接するペレット＜２
）・・・＜２）をリードフレーム（３）に順次接着する
工程と、該リードフレーム（３）上のペレット（４）・
・・（４）を封止する工程と、前記ウェハ（１）内の位
置関係を保持したままテープ（７）に順次等間隔で取付
ける工程とを備えた可変容量ダイオードの製造方法に於
いて、隣接する可変容量ダイオードと近似しない可変容
量ダイオードの前に異なる間隔を設けることで解決する
ものである。
に複数個の可変容量ダイオード（２）・・・（２）を形
成する工程と、該ウェハ（１）を切断して前記可変容量
ダイオード（２）・・・（２）を夫々ペレットに分割す
る工程と、前記ウェハ（１）内に隣接するペレット＜２
）・・・＜２）をリードフレーム（３）に順次接着する
工程と、該リードフレーム（３）上のペレット（４）・
・・（４）を封止する工程と、前記ウェハ（１）内の位
置関係を保持したままテープ（７）に順次等間隔で取付
ける工程とを備えた可変容量ダイオードの製造方法に於
いて、隣接する可変容量ダイオードと近似しない可変容
量ダイオードの前に異なる間隔を設けることで解決する
ものである。
くホ）イ乍用
特性の近似してない（特性の急変した）可変容量ダイオ
ードを取付ける前に、異なる間隔例えば可変容量ダイオ
ードの取付けていない領域（６）を設けることで、回路
基板に可変容量ダイオードを組込む挿入機は、この異な
る間隔（素子の取付けてない領域）（６）を検知して、
同一回路基板に特性の近似してない（特性のずれた）可
変容量ダイオードを取付けず、良好に精度良く組込むこ
とができる。
ードを取付ける前に、異なる間隔例えば可変容量ダイオ
ードの取付けていない領域（６）を設けることで、回路
基板に可変容量ダイオードを組込む挿入機は、この異な
る間隔（素子の取付けてない領域）（６）を検知して、
同一回路基板に特性の近似してない（特性のずれた）可
変容量ダイオードを取付けず、良好に精度良く組込むこ
とができる。
（へ）実施例
本発明の実施例を第１図乃至第４図を参照しながら詳述
する。
する。
先ず第１図に示す如く、ウェハ（１）内に多数の可変容
量ダイオード（２）・・・（２）を形成し、各素子の電
気的特性を測定し、不良品をマークする。
量ダイオード（２）・・・（２）を形成し、各素子の電
気的特性を測定し、不良品をマークする。
ここで可変容量ダイオード（２）・・・（２）はＰＮ接
合ダイオードとＭＯＳダイオードが考えられる。
合ダイオードとＭＯＳダイオードが考えられる。
またウェハ（１）に形成きれた可変容量ダイオードの特
性は相隣り合う数個の間はなだらかに変化して非常に近
似している。従って位置関係を崩さずに順次数個を１組
とするならば、容量値の偏差は非常に小さい。次にウェ
ハ（１）をグイランクして個々に分離する。この際ウェ
ハ〈１）の中のベレッ１−（２）・・・（２）の位置関
係は保持しておく。
性は相隣り合う数個の間はなだらかに変化して非常に近
似している。従って位置関係を崩さずに順次数個を１組
とするならば、容量値の偏差は非常に小さい。次にウェ
ハ（１）をグイランクして個々に分離する。この際ウェ
ハ〈１）の中のベレッ１−（２）・・・（２）の位置関
係は保持しておく。
次ぎに順次良品ペレットをピックアップするのに例えば
Ａベレットを含む列は右づｊ向へ、その１段下の列は左
方向へとピックアップされるのでペレットＡとペレット
Ｂは相隣り合うことになる。
Ａベレットを含む列は右づｊ向へ、その１段下の列は左
方向へとピックアップされるのでペレットＡとペレット
Ｂは相隣り合うことになる。
またペレットＡとペレットＢの位置はウェハ上では非常
に離れており、第１図の如くベレットＡとベレットＢと
の間には１０個の不良ペレットが有るために特性が近似
してなく（偏差が大きくなり）、ペレットＡよりベレッ
トＢになると特性が所定特性範囲から急激に変化する。
に離れており、第１図の如くベレットＡとベレットＢと
の間には１０個の不良ペレットが有るために特性が近似
してなく（偏差が大きくなり）、ペレットＡよりベレッ
トＢになると特性が所定特性範囲から急激に変化する。
次に第２図に示す如く、ウェハ（１）のペレットの位置
関係を保持した状態で、リードフレーム（３）に順次ベ
レット（４）・・・（４）を接着し、各リードに電気的
に接続する。
関係を保持した状態で、リードフレーム（３）に順次ベ
レット（４）・・・（４）を接着し、各リードに電気的
に接続する。
ここでベレットは半田等でリードフレーム（３）のアイ
ランドに接着され、また基板上の電極とリード等を金属
細線でワイヤボンドされている。
ランドに接着され、また基板上の電極とリード等を金属
細線でワイヤボンドされている。
次に第３図に示す如く、前記リードフレーム（３）に接
着されたベレット（４）・・・（４）を樹脂封止し、素
子（５）・・・（５）を形成する。
着されたベレット（４）・・・（４）を樹脂封止し、素
子（５）・・・（５）を形成する。
更に前記樹脂封止された素子（５）・・・（５）を個々
にカットし、リードフレーム（３）の順番（ウェハ（１
）上のペレットの順番）通りに素子（５）・・・（５）
を等間隔でテーピングする。ただしテーピングする一前
に各素子を再度測定し、組立時等の不良や許容偏差外の
素子を取除く。
にカットし、リードフレーム（３）の順番（ウェハ（１
）上のペレットの順番）通りに素子（５）・・・（５）
を等間隔でテーピングする。ただしテーピングする一前
に各素子を再度測定し、組立時等の不良や許容偏差外の
素子を取除く。
ここでは前述の如く順番さえ正しければ素子をすべてカ
ットした後にテーピングしても、またカットしながらテ
ーピングをしても良い。
ットした後にテーピングしても、またカットしながらテ
ーピングをしても良い。
本工程は本発明の特徴とする所であり、前記素子をテー
プに取付ける方法にある。
プに取付ける方法にある。
つまり素子（５）・・・（５）はウェハ（１）のペレッ
トの順番通りにテーピングされているために、素子Ａと
素子Ｂとの間は特性が近似してなく、急激に特性が変化
している場合がある。これをこの状態で従来（第６図）
の如く、連続でテーピングをすると、素子Ａと素子Ｂを
回路基板に組込む可能性があり、不良回路基板を発生す
る。
トの順番通りにテーピングされているために、素子Ａと
素子Ｂとの間は特性が近似してなく、急激に特性が変化
している場合がある。これをこの状態で従来（第６図）
の如く、連続でテーピングをすると、素子Ａと素子Ｂを
回路基板に組込む可能性があり、不良回路基板を発生す
る。
従って素子Ｂを取付ける前に、つまり第４図や第５図の
如く素子Ａと素子Ｂとの間に、異なる間隔例えば素子（
可変容量ダイオード）の取付けてない領域（６）を少な
くとも１つ設けることで、回路基板に素子を組込む挿入
機は、この異なる間隔（素子の取付けてない領域）（６
）を検知して、次の１組の素子が来るまで空送りし、同
一回路基板に特性のずれた素子を取付けず、良好に精度
良く組込むことができる。
如く素子Ａと素子Ｂとの間に、異なる間隔例えば素子（
可変容量ダイオード）の取付けてない領域（６）を少な
くとも１つ設けることで、回路基板に素子を組込む挿入
機は、この異なる間隔（素子の取付けてない領域）（６
）を検知して、次の１組の素子が来るまで空送りし、同
一回路基板に特性のずれた素子を取付けず、良好に精度
良く組込むことができる。
（ト）発明の効果
以上の説明からも明らかな如く、特性の近似していない
変容量ダイオード（素子Ｂ）を取付ける前に、異なる間
隔（可変容量ダイオードの取付けてない領域）＜６〉を
設けることで、回路基板に可変容量ダイオードを組込む
挿入機は、この異なる間隔（素子の取付けてない領域）
（６）を検知して、同一回路基板に特性のずれた素子を
°取付けず、良好に精度良く組込むことができる。
変容量ダイオード（素子Ｂ）を取付ける前に、異なる間
隔（可変容量ダイオードの取付けてない領域）＜６〉を
設けることで、回路基板に可変容量ダイオードを組込む
挿入機は、この異なる間隔（素子の取付けてない領域）
（６）を検知して、同一回路基板に特性のずれた素子を
°取付けず、良好に精度良く組込むことができる。
第１図乃至第４図は本発明の可変容量ダイオードの製造
方法を説明する図であり、第１図は可変容量ダイオード
が形成きれたウェハの平面図、第２図は可変容量ダイオ
ードを接続したリードフレームの平面図、第３図は可変
容量ダイオードをｍｔｉ封止した時のリードフレームの
平面図、第４図は可変容量ダイオードをテーピングした
時の平面図、第５図は可変容量ダイオードの別のテーピ
ング例を示す平面図、第６図は従来の可変容量ダイオー
ドのテーピングを示す平面図、第７図はウェハ内、の位
置と容量値の関係を説明する図である。（１）はウェハ
、（２）は可変容量ダイオード、（３）はリードフレー
ム、（４）はペレット、（５）は素子、（６）は素子の
取付けてない領域である。 出願人 三洋１！機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第１図 第 ２図 第３図 第４図 第５８ 第６図 第７図 ７藤層ヅ
方法を説明する図であり、第１図は可変容量ダイオード
が形成きれたウェハの平面図、第２図は可変容量ダイオ
ードを接続したリードフレームの平面図、第３図は可変
容量ダイオードをｍｔｉ封止した時のリードフレームの
平面図、第４図は可変容量ダイオードをテーピングした
時の平面図、第５図は可変容量ダイオードの別のテーピ
ング例を示す平面図、第６図は従来の可変容量ダイオー
ドのテーピングを示す平面図、第７図はウェハ内、の位
置と容量値の関係を説明する図である。（１）はウェハ
、（２）は可変容量ダイオード、（３）はリードフレー
ム、（４）はペレット、（５）は素子、（６）は素子の
取付けてない領域である。 出願人 三洋１！機株式会社外１名 代理人 弁理士 西野卓嗣 外１名 第１図 第 ２図 第３図 第４図 第５８ 第６図 第７図 ７藤層ヅ
Claims (1)
- （１）ウェハ内に複数個の可変容量ダイオードを形成す
る工程と、該ウェハを切断して前記可変容量ダイオード
を夫々ペレットに分割する工程と、前記ウェハ内に隣接
するペレットをリードフレームに順次接着する工程と、
該リードフレーム上のペレットを封止する工程と、前記
ウェハ内の位置関係を保持したままテープに順次等間隔
で取付ける工程とを備えた可変容量ダイオードの製造方
法に於いて、隣接する可変容量ダイオードと近似しない
可変容量ダイオードの前に異なる間隔を設けることを特
徴とした可変容量ダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222622A JPS6377125A (ja) | 1986-09-19 | 1986-09-19 | 可変容量ダイオ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222622A JPS6377125A (ja) | 1986-09-19 | 1986-09-19 | 可変容量ダイオ−ドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6377125A true JPS6377125A (ja) | 1988-04-07 |
Family
ID=16785336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222622A Pending JPS6377125A (ja) | 1986-09-19 | 1986-09-19 | 可変容量ダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6377125A (ja) |
-
1986
- 1986-09-19 JP JP61222622A patent/JPS6377125A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528330B2 (en) | Semiconductor device manufacturing method | |
| US6495379B2 (en) | Semiconductor device manufacturing method | |
| US5904488A (en) | Semiconductor integrated circuit device | |
| US4870476A (en) | Integrated circuit packaging process and structure | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| JPS6377125A (ja) | 可変容量ダイオ−ドの製造方法 | |
| US20080245470A1 (en) | System and method for improved auto-boating | |
| US20040164406A1 (en) | Discrete circuit component having an up-right circuit die with lateral electrical connections | |
| EP0357050B1 (en) | Assembly packing method for sensor element | |
| JPS6382963A (ja) | 電子部品実装帯 | |
| JPS6377192A (ja) | 半導体装置の装着方法 | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| CA2143641A1 (en) | Process for producing miniature components | |
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JPH04102339A (ja) | 半導体素子及びその実装方法 | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| KR100244270B1 (ko) | 반도체 패키지의 제조방법 | |
| US5960256A (en) | Wafer layout of semiconductor device and manufacturing method thereof | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| JPS61260645A (ja) | 半導体チツプの実装法 | |
| JPH04164344A (ja) | フィルムキャリアテープ | |
| KR100377467B1 (ko) | 반도체패키지용 써킷테이프의 라미네이션 방법 | |
| JPS62290141A (ja) | 半導体装置の製造方法 | |
| JPH0563106A (ja) | リードレスチツプキヤリア型半導体装置の製造方法 |