JPS59148346A - 半導体装置用基板 - Google Patents

半導体装置用基板

Info

Publication number
JPS59148346A
JPS59148346A JP58023062A JP2306283A JPS59148346A JP S59148346 A JPS59148346 A JP S59148346A JP 58023062 A JP58023062 A JP 58023062A JP 2306283 A JP2306283 A JP 2306283A JP S59148346 A JPS59148346 A JP S59148346A
Authority
JP
Japan
Prior art keywords
substrate
silicon film
insulator
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58023062A
Other languages
English (en)
Inventor
Koji Egami
江上 浩二
Masakazu Kimura
正和 木村
Hideki Tsuya
英樹 津屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58023062A priority Critical patent/JPS59148346A/ja
Publication of JPS59148346A publication Critical patent/JPS59148346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁体上に結晶性の良好な単結晶シリコン膜を
形成するための基板に関する。
絶縁体上に単結晶シリコン膜を形成する技術はデバイス
の高速化、あるいは三次元化に有用であり、種々の方法
が試みられている。その一つの方法として、絶縁体上に
非晶質あるいは多結晶シリコン膜を堆積し、該シリコン
膜をレーザアニールすることによシ該シ男コン膜を再結
晶化し、大きなグレインを有する多結晶シリコン膜ある
いは島状単結晶シリコンを得る方法がある。〔例えば、
T、I Kamins等IBBE l1ilectro
n Device Letters vol法で多結晶
シリコン膜を石英ガラス上に堆積し、レーザとしてネオ
ジウムヤグ(Nd:YAG)レーザを用い、レーザアニ
ールにより再結晶化すると、基板面垂直方向に(100
)優先配向したシリコン膜が得られる。〔木村他、応用
物理学会、応用電子物性分科会N11393(昭57.
5.25)P7]このようなシリフン膜にデバイスを形
成する場合、各単結晶シリコングレインの方位が整って
いることが、デバイス特性のバ乏ツキを小さくする点か
ら好ましく、従ってレーザアニール後のシリコン膜は出
来るだけ多くのグレインが基板面垂直方向に(100)
配向していることが望まれる。しかしながら、絶縁体基
板上全面に堆積させて得られたレーザアニール再結晶化
シリコン膜は結晶学的配同性という点からは良いもので
あるが、実際、デバイスを形成させようとすると、次の
ような障害がある。
それは、表面の凹凸が大きい、クラックが発生する、必
ずしもデバイス形成領域に単一のシリコンダレインが対
応しないとbうものである。これらの問題点を避ける方
法として、デバイス形成領域を島状に分離し、絶縁体基
板表面上に埋め込む方法がある。(特願昭55−136
292)  本発明者らは前記のような埋め込み型の島
状シリコン膜をレーザアニールに評価したところ、表面
の平坦性が長いこと、クラックの発生が無いことを見い
出したが、この方法ではレーザアニールに用いるシリコ
ン膜のレーザに対する吸収係数が小さい場合には、溝に
埋め込んだ島状シリコンの側壁部の絶縁体領域からの熱
の逃げの影響が犬きく、シリコ:/膜を溶融しにくかっ
たり、あるいは、一部良好なく100)配向が得られる
ものの、配向性の均一性が未だ十分でないことがある。
例えば、レーザアニールにヨク再結晶化したシリコンダ
レインヲ含むIXo、5−程度の領域では(100)配
向の角度分布幅が10以内という領域が存在することも
あれば、IQX5−の広す領域では上記角度分布幅が3
0以上にもなってしまうことがある。本発明は前記シリ
コン膜を埋め込む方法をさらに改善し、発展させたもの
で、デバイスを形成する絶縁体表面層を少なくとも、ン
ーザ光を吸収するよう表乾縁体で形成し、溝領域の周辺
部も加熱される構造を有し、配向性の制御された島状シ
リコン膜を得るために絶縁体表面層の熱勾配の制御を行
うことを特徴とするものである。
以下、一実施例を示し、図面を用いて本発明の詳細な説
明する。第1図は従来例を説明するための模式的断面図
である。絶縁体基板として石英ガラス基板を用い、リン
グラフィ技術にょシブバイス形成領域として溝加工を施
し5次いで、LPCVD法により多結晶シリコン膜を該
基板上に堆積し、さらに、非デバイス形成領域のシリコ
イ膜をボリシングにより取りのぞいた基板断面の模式図
である0このような構造を有するシリコンfs1を含む
基板表面をレーザアニールすると、レーザのエネルギー
を吸収するシリコン膜lは加熱されるが、溝2の側壁部
分Bはレーザのエネルギーを吸収しないので加熱されな
い。側壁部分Bはシリコン膜lが加熱されて伝導してく
る熱で加熱されるだけである。このような場合、レーザ
のエネルギーが不十分だと、埋め込まれたシリコン膜1
の側壁部だ微小なシリコン結晶粒が残留したり、エネル
ギーを十分に与え再結晶化させても、(100)配向性
の均一性が悪かった。溝の深さd%牌の間隔Xをパラメ
ータとして種々の基板について検討した結果、配向性が
不十分なのは、シリコン膜が加熱されて、融液状態とな
り、次いで、冷却して再結晶化する時の固−液界面が基
板の底面Aと平行でないことによるものであることを見
い出した。したがって、上記のような埋め込み型シリコ
ン膜をレーザアニールして再結晶化させる場合、溝の側
壁部も十分加熱できる構造が必要で、このような条件下
では再結晶化時の固−液界面が底面と平行になり、基板
垂直方向に〈100〉優先配向した再結晶化シリコン膜
が得られる。
第2図は本発明の一実施例である溝の側壁部分が加熱さ
れる構造を有する基板断面の模式図である。3は基体と
なる絶縁体基板、4はレーザを吸収するランタニド金属
イオンがドープされた光吸収絶縁体、5は埋め込み型島
状シリコン膜である。
先ず、第2図に示した基板の形成法について簡単に説明
する。基体絶縁体3として、直径50簡、板厚350μ
mの石英ガラスを用い九〇次いで、該石英ガラス上にあ
らかじめ所望の含有率になるようにランタニド金属イオ
ンがドープされた二酸化ケイ素をターゲットとして用い
たスパッタ法で光吸収絶縁体膜4を厚さ2〜5μm堆積
させ念。次いでリングラフィ技術、プラズマエツチング
によシ深さ0.7βmの溝を形成した。デバイス形成領
域となる溝は10 XI O−μm茸、 10X20−
、lIm” 、 20x20すm雪の3種類の大きさを
形成した。また、溝と溝との間隔は1〜5μmとした。
次いで該絶縁体膜上にLPCVD法により多結晶シリコ
ン膜を0.7μm堆積させた。次いでボリシングによシ
ブバイスを形成しない不必要なシリコン膜を除去し、第
2図に示すような島状シリコン5を作成した。光吸収絶
縁体膜4として二酸化シリコン(Sing)膜にランタ
ニド金属イオンをドープしたものを用いた。例えばネオ
ジウム(Nd)を5%ドープした二酸化シリコン膜はA
rレーザ光の波長に相当する0、5μm近傍で大きな光
吸収を有する。又、サマリウム(Sm)をドープした二
酸化シリコン膜は、ネオジウム・ヤグ(Nd:YA()
)レーザ光の波長釦相当するI  Am近傍で光吸収を
有する。ランタニド金属イオンはd−電子が関与した光
吸収が見られ、二酸化ケイ素(Sing)のよう々絶縁
体にドープすることにより、加熱効果がある。
第2図で示した基板表面を、絶縁体膜4の光吸収波長に
応じて、Arレーザ光又はNd:YkGV−ザ光でアニ
ールし、デバイス形成領域の埋込型島状シリコン膜を再
結晶化させ、結晶学的配同性をX線回折法で、評価した
ところ、基板垂直方向が(100)配向しており、X線
ロッキングカーでの半値幅が1°以内である領域が10
x511j程度の広い領域まで渡っていた。これは、亀
1図で示した絶縁体表面が加熱されない構造を有する場
合で得られた配向量に比べio倍以上も良く配向してい
ることがわかった。また、電子顕微鏡観察によると、埋
め込み島状シリコン膜は単一のグレインから成ってお9
、欠陥は見ら、れす、その結晶の完全性を示す菊池パタ
ーンも見られた。
以上の実施例では絶縁体表面層として光吸収を増大させ
るために例えばランタニド金属イオンをドープした二酸
化シリコン膜のごとき光吸収絶縁体膜を用いたが、この
ほかに光吸収を住じさせるためのランタニド金属イオン
が基板全体にドーグされた石英ガラスを絶縁体基板とし
て用いても良い。又、絶縁体材料として石英ガラス以外
にシリコン基板表面を酸化させた基板あるいはアルミナ
を主成分としたセ、7ミクス等を用いても本発明は有効
である。
以上、示したよう炉、本発明は絶縁体基板上に堆積させ
た非晶質あるいは多結晶質シリコン膜をレーザアニール
して再結晶化する場合、少なくと電絶縁体表面層を、レ
ーザに対する吸収係数が大なるランタニド金属イオンが
ドープされた絶縁体で形成し、デバイス形成領域として
該絶縁体に形成された溝に埋め込まれた島状シリコン膜
を有する構造のシリコン半導体用基板を提供するもので
、これをレーザアニールすることによりデ/(イス領域
を分離する絶縁体も十分に加熱され、配向性の均一性が
優れたシリコンデバイス形成領域が得られる。
【図面の簡単な説明】
第1図は本発明を説明するために用いた、従来例を示す
基板断面の模式図。第2図は本発明の基板構造の断面を
示す模式図。 1.5・・・島状シリコン膜、2・・・溝、3・・・絶
縁体基板、4・・・光吸収絶縁体膜。

Claims (1)

    【特許請求の範囲】
  1. ・ 少くとも表面に絶縁体層が設けられ、該絶縁体層の
    表面に島状Kgが形成され、この溝にレーザアニール法
    を用いて再結晶化させたシリコン膜が埋込まれた半導体
    装置用基板において、前記絶縁体層にランタニド金属イ
    オンが含まれていることを特徴とする半導体装置用基板
    。
JP58023062A 1983-02-15 1983-02-15 半導体装置用基板 Pending JPS59148346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58023062A JPS59148346A (ja) 1983-02-15 1983-02-15 半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58023062A JPS59148346A (ja) 1983-02-15 1983-02-15 半導体装置用基板

Publications (1)

Publication Number Publication Date
JPS59148346A true JPS59148346A (ja) 1984-08-25

Family

ID=12099931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58023062A Pending JPS59148346A (ja) 1983-02-15 1983-02-15 半導体装置用基板

Country Status (1)

Country Link
JP (1) JPS59148346A (ja)

Similar Documents

Publication Publication Date Title
US4596604A (en) Method of manufacturing a multilayer semiconductor device
JPH0732124B2 (ja) 半導体装置の製造方法
US4599133A (en) Method of producing single-crystal silicon film
JPS5886717A (ja) 単結晶シリコン膜形成法
JPH027415A (ja) Soi薄膜形成方法
JPH0442358B2 (ja)
US4801351A (en) Method of manufacturing monocrystalline thin-film
JPS5975618A (ja) シリコン半導体装置用基板
JPS5958821A (ja) 半導体単結晶膜の製造方法
JPH03286520A (ja) 結晶性半導体薄膜の製造方法
JPS6347256B2 (ja)
JPS5825220A (ja) 半導体基体の製作方法
JPH0732121B2 (ja) 半導体装置の製造方法
JPS60191090A (ja) 半導体装置の製造方法
JP2526380B2 (ja) 多層半導体基板の製造方法
JPH027414A (ja) Soi薄膜形成方法
JPS61240676A (ja) 半導体薄膜結晶の製造方法
JPS63175415A (ja) 単結晶薄膜の形成方法
JPS6362894B2 (ja)
JPS60154520A (ja) アニ−ル方法
JPH04271125A (ja) 半導体装置とその製造方法
JPS6362892B2 (ja)
JPH01297814A (ja) 単結晶薄膜の製造方法
JPH0283915A (ja) 半導体単結晶薄膜の製造方法
JPS61229316A (ja) 半導体装置